專利名稱：一種基于現(xiàn)場可編程邏輯的可配置片上系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種片上系統(tǒng)，特別是一種可編程邏輯的片上系統(tǒng)。 技術(shù)背景SoC芯片系統(tǒng)往往忽視存儲器向新工藝節(jié)點的擴展能力。如果能夠?qū)⑿酒壍?更先進的制造工藝節(jié)點，就能降低成本(芯片將變得更小)，或者可以以相同成本在現(xiàn)有設(shè) 計上添加進更多功能。而基于浮動門技術(shù)的閃存存儲器由于需要額外的掩膜和工藝步驟， 往往落后最新工藝2代左右。不利于產(chǎn)品向最新的工藝遷移。傳統(tǒng)的離散器件系統(tǒng)連接設(shè)計里，基于離散器件系統(tǒng)設(shè)計的系統(tǒng)板，各個器件之 間的連接都是固定不可變的。如圖1所示，傳統(tǒng)的離散器件系統(tǒng)設(shè)計里，F(xiàn)lash和FPGA之 間，MCU和FPGA之間雙向采用固定連接雙向連接在一起。他們之間的鏈接關(guān)系一旦應(yīng)用變 化，就需要重新規(guī)劃各個器件之間的連接，進而使得系統(tǒng)板需要重新設(shè)計制版。傳統(tǒng)的FPGA普遍采用SRAM，而采用基于SRAM的FPGA需要外接額外非易失性配置 存儲器而造成成本高、安全性差。

實用新型內(nèi)容有鑒于此，本實用新型的目的在于提供一種新型的架構(gòu)，使得FPGA不再受制于閃 存技術(shù)的限制，可以向更高工藝水平遷移產(chǎn)品，同時將器件緊密結(jié)合。為了達到上述目的，本實用新型提供一種基于現(xiàn)場可編程邏輯的可配置片上系 統(tǒng)。該系統(tǒng)包括現(xiàn)場可編程邏輯，用于實現(xiàn)用戶可定義的邏輯；微控制器，用于控制一次 性可編輯存儲器；一次性可編程存儲器，用于存儲所述用戶可定義的邏輯信息；所述現(xiàn)場 可編程邏輯、微控制器和一次性可編程存儲器兩兩之間雙向連接形成數(shù)據(jù)通路，用于傳輸 數(shù)據(jù)，所述每一路數(shù)據(jù)通路均可控制聯(lián)通或者斷開。進一步地，在所述每一個數(shù)據(jù)通路上加入多路選擇器，所述多路選擇器的一個輸 入端和輸出端分別連接所述數(shù)據(jù)通路上，多路選擇器輸入端到輸出端的方向與所述數(shù)據(jù)通 路的方向一致。進一步地，所述多路選擇器的另一輸入端設(shè)為默認值，所述多路選擇器還包括一 控制端，用于控制數(shù)據(jù)通路聯(lián)通或輸出所述默認值。進一步地，所述多路選擇器采用“眾”形的交叉連接(cross-link)緊密結(jié)合在一 起。進一步地，所述當所述微控制器和一次性可編程存儲器工作時，所述現(xiàn)場可編程 邏輯不工作。進一步地，所述一次行可編程存儲器和現(xiàn)場可編程邏輯工作時，所述微控制器不工作。進一步地，所述微控制器、一次性可編程存儲器和現(xiàn)場可編程邏輯工作，所述系統(tǒng)工作。[0013]本實用新型采用一次性可編輯存儲器，其集成在芯片里可以降低芯片本身成本； 同時一次性可編輯存儲器在反克隆上有天然的優(yōu)勢，在一定的反克隆機制下，即便客戶的 競爭對手打開芯片本身，也不容易從一次性可編輯存儲器上獲取客戶的關(guān)鍵數(shù)據(jù)。由于一 次性可編輯存儲器是基于標準CMOS工藝，這樣使得整個CSoC都是基于標準的CMOS工藝制 造，避免了因為特殊制造工藝而難于向最新工藝移植的困難。

下面將參 照附圖對本發(fā)明的具體實施例進行更詳細的說明，附圖中圖1是傳統(tǒng)基于離散器件系統(tǒng)設(shè)計的系統(tǒng)器件間連接的系統(tǒng)框圖；圖2是本實用新型一種具體實施例中的系統(tǒng)框圖；及圖3是本實用新型一種基于現(xiàn)場可編程邏輯的可配置片上系統(tǒng)一個具體的實施 例中的器件間連接的系統(tǒng)框圖。
具體實施方式
請參看圖2所示，本實用新型提供了一種基于現(xiàn)場可編程邏輯的可配置片上系統(tǒng) CSoC (Configurable System-On-Chip),其包括現(xiàn)場可編程邏輯FPGA (Field Programmable Gate Array)，用于實現(xiàn)用戶可定義 的邏輯。所述用戶可定義的邏輯可隨需求變化，靈活地更新設(shè)計，而不需要更新硬件系統(tǒng)。微控制器MCU (Micro Control Unit)用于控制現(xiàn)場可編程邏輯和一次性可編輯存 儲器。一次性可編程存儲器OTP (One Time Programming)用于存儲所述微控制器代碼和 FPGA需要實現(xiàn)的用戶可定義的邏輯信息。在一個例子中，OTP存儲微控制器執(zhí)行用的代碼 和/或現(xiàn)場可編程邏輯所需的系統(tǒng)配置信息。所述配置信息例如包括可配置的連接信息。所述FPGA本身只有實現(xiàn)邏輯的功能，斷電后本身并不具備存儲實現(xiàn)的邏輯的功 能，需要其他的存儲介質(zhì)存儲其實現(xiàn)的邏輯。但是目前常用的基于浮動門技術(shù)的閃存存儲 器由于需要額外的掩膜和工藝步驟，往往落后最新工藝2代左右，不利于產(chǎn)品向最新的工 藝遷移。而本實用新型應(yīng)用的OTP采用標準CMOS工藝，這樣使得整個CSoC都是基于標準的 CMOS工藝制造，避免了因為特殊制造工藝而難于向最新工藝之的困難，這樣可使得該CSoC 無障礙地向更先進的90nm，65nm工藝，甚至45nm工藝移植。同時，所述OTP是一種非易失性存儲器，集成在芯片里可以降低芯片本身成本；同 時OTP在反克隆上有天然的優(yōu)勢，在一定的反克隆機制下，即便打開芯片本身，也不容易從 OTP上獲取客戶的關(guān)鍵數(shù)據(jù)。在前述例子中，微控制器用于控制現(xiàn)場可編程邏輯，可編程邏輯可以擴展微控制 器的功能。在又一個例子中，現(xiàn)場可編程邏輯控制微控制器。在再一個例子中，微控制器和 現(xiàn)場可編程邏輯交互操作。圖3是本實用新型一種基于現(xiàn)場可編程邏輯的可配置片上系統(tǒng)一個具體的實施 例中的器件間連接的系統(tǒng)框圖。如圖3所示，所述現(xiàn)場可編程邏輯、微控制器和一次性可編 程存儲器兩兩之間雙向連接形成數(shù)據(jù)通路，用于傳輸數(shù)據(jù)。在所述每一個數(shù)據(jù)通路上加入 二選一多路器，所述二選一多路器的一個輸入端和輸出端分別連接所述數(shù)據(jù)通路上，二選一多路器輸入端到輸出端的方向與所述數(shù)據(jù)通路的方向一致。所述二選一多路器的另一輸入端設(shè)為默認值，所述二選一多路器還包括一控制端，用于控制數(shù)據(jù)通路聯(lián)通或輸出所述 默認值。需要說明，所述二選一多路器也可以是其它形式的多路選擇器。在一個例子中，所 述多路選擇器也可以由傳輸門替代。在一個具體的實施例中，多路選擇器采用“眾”形的交叉連接(cross-link)緊密 結(jié)合在一起。2008年5月13日提交的名稱為“一種具有交叉鏈接的可編程互連網(wǎng)絡(luò)的集成 電路”的中國專利申請200810112415. 2披露了“眾”形多路選擇器，這里引用其全文作為參 考。這種交叉連接架構(gòu)適合于FPGA與外部設(shè)備的擴展，并且他們之間的連接是可配置的。 只有當設(shè)計中用到時，才會通過配置建立起真正的連接通路。否則，相關(guān)的連接資源可以釋 放出來用作它用。通過在數(shù)據(jù)通路上增加二選一多路器可以很好地控制數(shù)據(jù)通路的聯(lián)通與否。OTP、 MCU和FPGA通過靈活的可配置連接，可以完成不同的組合，適應(yīng)不同的產(chǎn)品應(yīng)用。在一個具 體的實施例中，當MCU和OTP工作時，F(xiàn)PGA不工作；當OTP和FPGA工作時，MCU不工作；當 MCU、OTP和FPGA均工作時所述系統(tǒng)才工作。通過加入二選一多路器控制數(shù)據(jù)通路的聯(lián)通 或者閉合，可以使用戶無需改變系統(tǒng)板的設(shè)計，就可以開發(fā)不用的應(yīng)用產(chǎn)品。應(yīng)用市場上，該產(chǎn)品將廣泛用于醫(yī)療電子、工業(yè)控制、計算機及外設(shè)、以及部分移 動終端和消費類電子。該產(chǎn)品的高集成度和安全性，可以提高整個系統(tǒng)的性能和運行速度， 降低開發(fā)成本?？梢栽趩涡酒秶鷥?nèi)兼顧系統(tǒng)控制和靈活定制擴展，應(yīng)用即便發(fā)生了新的 變化，也不需要重新設(shè)計整個產(chǎn)品。這一特點大幅度降低的重新設(shè)計的風(fēng)險，加快了客戶產(chǎn) 品市場化的時間，實現(xiàn)新功能零成本。總的來說使得客戶在無風(fēng)險，零成本的情況下，靈活 設(shè)計，以應(yīng)對市場新需求，幫助企業(yè)順利設(shè)計出自己的產(chǎn)品，快速走向市場，以最低的市場 設(shè)計風(fēng)險參與競爭。以上所述僅為本實用新型的較佳實施例而已，并不用以限制本實用新型，凡在本 實用新型的精神和原則之內(nèi)，所作的任何修改、等同替換等，均應(yīng)包含在本實用新型的保護 范圍之內(nèi)。
權(quán)利要求一種基于現(xiàn)場可編程邏輯的可配置片上系統(tǒng)，其包括現(xiàn)場可編程邏輯，微控制器和一次性可編程存儲器，其中現(xiàn)場可編程邏輯用于實現(xiàn)用戶可定義的邏輯，微控制器用于控制一次性可編程存儲器，一次性可編程存儲器用于存儲所述用戶可定義的邏輯信息；所述現(xiàn)場可編程邏輯、微控制器和一次性可編程存儲器兩兩之間雙向連接形成數(shù)據(jù)通路，用于傳輸數(shù)據(jù)，所述每一路數(shù)據(jù)通路均可控制聯(lián)通或者斷開。
2.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，在所述每一個數(shù)據(jù)通路上加入多路選擇 器，所述多路選擇器的一個輸入端和輸出端分別連接所述數(shù)據(jù)通路上，多路選擇器輸入端 到輸出端的方向與所述數(shù)據(jù)通路的方向一致。
3.根據(jù)權(quán)利要求2所述的系統(tǒng)，其特征在于，所述多路選擇器的另一輸入端設(shè)為默認 值，所述多路選擇器還包括一控制端，用于控制數(shù)據(jù)通路聯(lián)通或輸出所述默認值。
4.根據(jù)權(quán)利要求2所述的系統(tǒng)，其特征在于所述多路選擇器采用“眾”形的交叉連接緊 密結(jié)合在一起。
5.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，當所述微控制器和一次性可編程存儲器 工作時，所述現(xiàn)場可編程邏輯不工作。
6.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，所述一次行可編程存儲器和現(xiàn)場可編程 邏輯工作時，所述微控制器不工作。
7.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，所述微控制器、一次性可編程存儲器和現(xiàn) 場可編程邏輯工作，所述系統(tǒng)工作。
8.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，微控制器用于控制現(xiàn)場可編程邏輯，或者 現(xiàn)場可編程邏輯控制微控制器。
9.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于微控制器和現(xiàn)場可編程邏輯交互操作。
10.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于可編程存儲器存儲微控制器執(zhí)行用的代 碼和/或現(xiàn)場可編程邏輯所需的系統(tǒng)配置信息。
專利摘要本實用新型披露一種基于現(xiàn)場可編程邏輯的可配置片上系統(tǒng)，其包括現(xiàn)場可編程邏輯，微控制器和一次性可編程存儲器，其中現(xiàn)場可編程邏輯用于實現(xiàn)用戶可定義的邏輯，微控制器用于控制一次性可編程存儲器，一次性可編程存儲器用于存儲所述用戶可定義的邏輯；所述現(xiàn)場可編程邏輯、微控制器和一次性可編程存儲器兩兩之間雙向連接形成數(shù)據(jù)通路，用于傳輸數(shù)據(jù)，所述每一路數(shù)據(jù)通路均可控制聯(lián)通或者斷開。本實用新型使得FPGA不再受制于閃存技術(shù)的限制，可以向更高工藝水平遷移產(chǎn)品，同時將器件緊密結(jié)合。
文檔編號G11C16/02GK201570024SQ20092022271
公開日2010年9月1日 申請日期2009年9月18日 優(yōu)先權(quán)日2009年9月18日
發(fā)明者劉成利, 朱建彰, 李長青, 王強, 王海力, 薛慶華 申請人:雅格羅技(北京)科技有限公司