專利名稱：存儲裝置與其資料處理方法
存儲裝置與其資料處理方法技術(shù)領(lǐng)域
本發(fā)明系有關(guān)一種存儲裝置與其資料處理方法，特別是一種非揮發(fā)性存儲裝置與 其資料處理方法。
發(fā)明背景
存儲裝置中的記憶體具有多種類型，其中閃存為目前市場的主流之一。閃存為一 種非揮發(fā)性的記憶體，應(yīng)用在存儲裝置上，與傳統(tǒng)的硬盤比較，具有省電、重量輕、耐震、工 作溫度低、操作安靜與存取速度快等優(yōu)點，所以閃存存儲裝置已于部分可攜式電子裝置上 逐漸取代硬盤。
閃存可分為單階記憶胞(Single Level per Cell, SLC0底下簡稱SLC)與多階記 憶胞MLC(Multiple Level per Cell, MLC0底下簡稱MLC)兩類。其中，SLC的閃存為閃存 陣列(memorycell array)上每一個記憶胞(memory cell)可紀(jì)錄一個位元(bit)的資料。 SLC記憶體陣列上相關(guān)的記憶胞以執(zhí)行充電與放電程序來紀(jì)錄資料，而SLC記憶體陣列上 記憶胞的電位階分布請參照圖1。SLC記憶體陣列上記憶胞充放電后可分為兩個電位階狀 態(tài)(voltage state)，在參考電壓(reference voltage)左邊的電位階狀態(tài)為記憶體陣列 上的記憶胞被放電后，各電位的記憶胞的分布情況，而該電位狀態(tài)通常用來表示邏輯資料 “1”。在參考電壓右邊的電位階狀態(tài)為記憶體陣列上的記憶胞被充電后，各電位的記憶胞的 分布情況，而該電位狀態(tài)通常用來表示邏輯資料“0”。
另一方面，MLC的閃存為閃存陣列上每一個記憶胞可記錄一位元以上的資料。請參 照圖2，為2位元MLC記憶體陣列充放電后陣列上不同電位的記憶胞的分布圖。2位元MLC 記憶體陣列的記憶胞經(jīng)充放電后可分為四個電位階狀態(tài)，各電位階狀態(tài)系分別表示不同的 邏輯資料。四個電位階狀態(tài)系利用三個參考電壓Vrl、Vr2與Vr3來區(qū)分。若記憶胞的電位 小于Vrl，也就電壓是落在最左邊的電位階狀態(tài)，該記憶胞表示二位元的邏輯資料“11”。若 記憶胞的電位落在Vrl與Vr2間，則表示邏輯資料“ 10”。若記憶胞的電位落在Vr2與Vr3 間，則表示邏輯資料“00”。若記憶胞的電位大于Vr3，則表示邏輯資料“01”。電位階狀態(tài)所 表示的邏輯資料，視非揮發(fā)性記憶體各電位階的編碼方式不同，而可能有不同的邏輯資料 表示，為便于說明系舉上述例子作說明。
由圖1與圖2所示可知，同樣一個記憶胞中，MLC每一個記憶胞所包含的電位階狀 態(tài)較多，因此各電位階狀態(tài)之間的電壓差距較SLC記憶胞來的接近。如圖2所示，其中表示 邏輯資料“ 11”的電位階狀態(tài)中最高的電壓與表示邏輯資料“ 10”的電位階狀態(tài)中最低的電 壓，兩個電壓的差值相近。所以MLC記憶胞較容易因存儲電荷泄漏(leakage)，或讀寫作業(yè) 干擾(read/write disturb)的影響，使得原本的電位階狀態(tài)飄移到另一個非目標(biāo)的電位階 狀態(tài)，結(jié)果將造成讀取資料時發(fā)生錯誤位元的情況。此種情況，在2位元的MLC閃存的資料 正確性已具有一定的影響，若在3位元的MLC閃存，其一個記憶胞包含八個電位階狀態(tài)，其 更容易受到存儲電荷的泄漏與讀寫作業(yè)干擾的影響而造成資料錯誤的情形。如圖2所示， 在記憶體記憶胞陣列上，最左邊電位階狀態(tài)的記憶胞，最容易受周圍記憶胞充電的影響而 造成電位階狀態(tài)飄移的情況。
為了維持閃存輸上輸出資料的正確性，通常會利用錯誤修正碼(Error Correction Code,ECC)來保護資料。雖然ECC可確保輸出資料的正確性，但在資料輸出時， 若資料包含錯誤位元，將需要花時間進行錯誤資料修復(fù)的作業(yè)。也就是說，若由閃存所讀取 出來的資料包含錯誤位元，ECC將需要一些時間來執(zhí)行資料修復(fù)作業(yè)，且當(dāng)ECC保護的位元 越多，修復(fù)作業(yè)所需要的時間也越長，將影響資料讀取的時間。
在MLC閃存隨著制程的微縮以及記憶胞所包含的電位階狀態(tài)增多的情況下，記憶 胞存儲電荷的能力會越來越差，而越容易造成存儲資料的錯誤，使得所需的ECC修復(fù)能力 也就越來越高。ECC的修復(fù)能力越高其保護每單位長度所需的ECC位元數(shù)也越多。如此，除 了如會影響閃存的存取速度外，閃存上也需提供較多的冗余位元來存儲ECC。由于閃存上的 冗余位元通常是用來存儲一些管理資料，所以占用太多的冗余位元將會影響到管理資料可 用的存儲空間，而降低管理設(shè)計的彈性。發(fā)明內(nèi)容
有鑒于此本發(fā)明提出一種存儲裝置與其資料處理方法。利用本發(fā)明所提出的裝置 或方法，針對不同的記憶頁采用不同修復(fù)能力的錯誤修正碼。也就是說，對于較易受到干擾 而發(fā)生錯誤的記憶頁，使用修復(fù)能力較高的錯誤修正碼，相對的，對于較不易受到干擾的記 憶頁，則使用修復(fù)能力較低的錯誤修正碼。如此，不僅可維持資料的正確性，更可提升資料 讀寫上的處理速度。
本發(fā)明提出一種存儲裝置包含記憶胞陣列及錯誤修正模塊，其中記憶胞陣列包 含復(fù)數(shù)個記憶胞。利用上述的記憶胞劃分為復(fù)數(shù)個記憶頁，且至少兩個記憶頁的資料由同 一組記憶胞所存儲。至少兩個錯誤修正模塊分別提供不同的錯誤修正能力的復(fù)數(shù)個錯誤修 正碼，給同一組記憶胞上的記憶頁的資料。
本發(fā)明亦提出一種資料處理方法，應(yīng)用于存儲裝置，該存儲裝置包含復(fù)陣列記憶 胞，每一組記憶胞用以紀(jì)錄至少兩個記憶頁的資料，該資料處理方法包含下列步驟接收資 料；依據(jù)資料被分配存儲的記憶頁，而產(chǎn)生不同的保護位元數(shù)的復(fù)數(shù)個錯誤修正碼；將資 料與對應(yīng)的錯誤修正碼存儲至對應(yīng)的記憶頁。
有關(guān)本發(fā)明的較佳實施例及其功效，茲配合圖式說明如后。


圖1 習(xí)知技術(shù)的SLC記憶胞電位階分布示意圖
圖2 習(xí)知技術(shù)的MLC記憶胞電位階分布示意圖
圖3 存儲裝置第一實施例的示意圖
圖4 非揮發(fā)性記憶體中記憶頁一實施例的示意圖
圖5A 資料寫入一實施的流程圖
圖5B 資料讀取一實施的流程圖
圖6 存儲裝置第二實施例的示意圖具體實施方式
為使受干擾程度不同的記憶頁受到不同程度的資料保護能力，以下將提供相關(guān)實施例。相關(guān)實施例僅為說明本案相關(guān)的實施方式，以便了解本案技術(shù)特征，而不為本案的限 制。
請參照圖3，該圖所示為存儲裝置第一實施例的示意圖。本發(fā)明所提出的存儲裝置 1包含非揮發(fā)性記憶體30、第一錯誤修正模塊10及第二錯誤修正模塊20。
請同時參照圖4，由圖中所示可知，非揮發(fā)性記憶體30具有復(fù)數(shù)個第一記憶頁32 與復(fù)數(shù)個第二記憶頁34。其中，每一個第一記憶頁32與每一個第二記憶頁34，即構(gòu)成一記 憶頁對(paired-page)，也就是該記憶頁對所存的資料系由非揮發(fā)性記憶體30中，記憶胞 陣列上同一組記憶胞上的電位階來表示。其中，第一記憶頁32系為記憶頁對中實體地址較 低的記憶頁(或稱最低有效位元記憶頁，LSB page)，第二記憶頁34系為記憶頁對中實體地 址較高的記憶頁(或稱最高有效位元記憶頁，MSB page)。
請同時參照圖3與圖4，第一錯誤修正模塊10耦接于非揮發(fā)性記憶體30，依據(jù)將 存儲至第一記憶頁32的資料產(chǎn)生第一錯誤修正碼(ECC 1)，然后將該筆資料與第一錯誤修 正碼儲(ECCl)傳送至第一記憶頁32存儲。第二錯誤修正模塊20耦接于非揮發(fā)性記憶體 30，依據(jù)將存儲至第二記憶頁34的資料產(chǎn)生第二錯誤修正碼(ECC 2)，然后將該筆資料與 第二錯誤修正碼(ECU)傳送至第二記憶頁34存儲。其中，第一錯誤修正碼(ECC 1)的修 復(fù)能力大于第二錯誤修正碼的修復(fù)能力(ECC 2)。因此，第一錯誤修正碼(ECCl)的位元數(shù) 大于第二錯誤修正碼(ECC 2)的位元數(shù)。由圖4也可清楚看出，儲存于第一記憶頁32的資 料對應(yīng)的ECC 1所占用的位元數(shù)，比儲存于第二記憶頁34的資料對應(yīng)的ECC 2所占用的位 元數(shù)來的多。
由先前技術(shù)的說明可知，因為相鄰記憶胞電壓差的影響，電位階較低的記憶胞較 容易受到干擾而發(fā)生記憶胞的電位階位移的情況，造成資料讀取時的錯誤。由于不同電位 階所代表的記憶頁資料有所不同，故在ECC修復(fù)能力上，本發(fā)明針對電位階受影響程度的 不同，對記憶胞上相關(guān)電位階所對應(yīng)的記憶頁提供不同的ECC修復(fù)能力。舉例說明，以圖2 的MLC閃存而言，最左邊的電位階狀態(tài)表示邏輯資料“11”的記憶胞最容易受到干擾，而向 右位移到隔壁的電位階(邏輯資料“10”)，所以其影響的資料為記憶頁對(paired-page) 中最低有效位元記憶頁(LSB page)的資料，也就是說，原本該為邏輯“ 1”的位元，但在資料 讀取時因為記憶胞的電位向右位移的關(guān)系，變成讀出邏輯“0”的資料。因此，本發(fā)明在資料 保護的做法，不像習(xí)知技術(shù)針對每個記憶頁皆使用相同修復(fù)能力的ECC，而是針對不同的記 憶頁采用不同修復(fù)能力的ECC。
以上述例子來說，由于最低有效位元記憶頁的資料較最高有效位元記憶頁(MSB page)的資料容易受到干擾，而產(chǎn)生資料錯誤的情形。因此，采用最低有效位元記憶頁的 ECC修復(fù)能力大于最高有效位元記憶頁的ECC修復(fù)能力。藉此，可提高或維持最低有效位元 記憶頁的資料正確性，以及在最高有效位元記憶頁的資料讀寫上提供較快的處理速度。
請參照圖5A為資料寫入一實施的流程圖(可同時參照圖3)。存儲裝置1接收外 部資料后，若該筆資料經(jīng)邏輯/實體地址轉(zhuǎn)換后被分配寫入非揮發(fā)性記憶體30中的第一記 憶頁，則將該筆資料(亦即分配寫入至第一記憶頁的資料)傳送至第一錯誤修正模塊10，以 產(chǎn)生第一錯誤修正碼(ECC 1)，然后再將該筆資料與ECC 1—起傳送到非揮發(fā)性記憶體30， 寫入指定的第一記憶頁中。
另一方面，若存儲裝置1接收的資料經(jīng)邏輯/實體地址轉(zhuǎn)換后系被分配寫入非揮發(fā)性記憶體30中的第二記憶頁，則將該筆資料(亦即分配寫入至第二記憶頁的資料)傳送 至第二錯誤修正模塊20，以產(chǎn)生第二錯誤修正碼(ECC 2)，然后再將該筆資料與ECC 2—起 傳送到非揮發(fā)性記憶體30，寫入指定的第二記憶頁中。
請參照圖5B為資料讀取一實施的流程圖(可同時參照圖3)。在資料讀取時，若欲 讀取第一記憶頁的資料，系將第一記憶頁中的資料及與該資料相關(guān)的第一錯誤修正碼(ECC 1)讀取出來，并傳送至第一錯誤修正模塊10。然后，第一錯誤修正模塊10依據(jù)第一錯誤修 正碼(ECC 1)偵測由第一記憶頁中讀取出來的資料是否有錯誤，若有錯誤便予以修正后， 輸出正確的資料，若無錯誤則直接輸出由第一記憶頁中讀取出來的資料。
另一方面，若是讀取第二記憶頁的資料，則將第二記憶頁中的資料及與第二資料 相關(guān)的第二錯誤修正碼(ECC 2)讀取出來，并傳送至第二錯誤修正模塊20。然后，第二錯誤 修正模塊20依據(jù)第二錯誤修正碼(ECC 2)偵測由第二記憶頁中讀取出來的資料是否有錯 誤，若有錯誤便予以修正后，而輸出正確的資料，若無錯誤則直接輸出由第二記憶頁中讀取 出來的資料。
其中，因為第二錯誤修正碼(ECC 2)的資料保護位元數(shù)較第一錯誤修正碼(ECC 1)來的少，如此若讀取的資料含有錯誤位元，且錯誤位元數(shù)在可修正的范圍內(nèi)，那么第二記 憶頁的資料讀取速度會較第一記憶頁的資料讀取速度快。
請參照圖6為存儲裝置第二實施例的示意圖。于此，存儲裝置1包含第一編碼單 元12、第一譯碼單元14、第二編碼單元22、第二譯碼單元M以及非揮發(fā)性記憶體30。
當(dāng)寫入資料于非揮發(fā)性記憶體30時，若資料透過邏輯/實體地址轉(zhuǎn)換后被指定寫 入非揮發(fā)性記憶體30中的第一記憶頁，則該筆資料(亦即分配寫入至第一記憶頁的資料) 便傳送至第一編碼單元12，第一編碼單元12根據(jù)該筆資料產(chǎn)生第一錯誤修正碼(ECC 1)， 然后該筆資料及第一錯誤修正碼(ECC 1) 一起被寫入所指定的第一記憶頁。另一方面，當(dāng) 資料被指定寫入非揮發(fā)性記憶體30中第二記憶頁，則該筆資料(亦即分配寫入至第二記憶 頁的資料)便傳送至第二編碼單元22，第二編碼單元22根據(jù)該筆資料產(chǎn)生第二錯誤修正碼 (ECC 2)，然后該筆資料及第二錯誤修正碼(ECC 2) 一起被寫入所指定的第二記憶頁。
當(dāng)由非揮發(fā)性記憶體30讀取資料時，若讀取非揮發(fā)性記憶體30中第一記憶頁所 存儲的資料，則將由第一記憶頁讀取的資料及第一錯誤修正碼(ECC 1)讀取出來并傳送至 第一譯碼單元14，由第一譯碼單元14根據(jù)第一錯誤修正碼(ECC 1)偵測由第一記憶頁所讀 取出來的資料是否含有錯誤位元，若無錯誤則直接輸出該筆資料，若有錯誤則予以修正后 輸出正確的資料。另一方面，當(dāng)讀取非揮發(fā)性記憶體30中第二記憶頁所存儲的資料，則將 由第二記憶頁讀取出來的資料及第二錯誤修正碼(ECC 2)讀取出來并傳送至第二譯碼單 元M，由第二譯碼單元M根據(jù)第二錯誤修正碼(ECC 2)偵測由第二記憶頁所讀取出來的資 料是否含有錯誤位元，若無錯誤則直接輸出該筆資料，若有錯誤則予以修正后輸出正確的 資料。
以圖2所示的MLC非揮發(fā)性記憶體為例作說明，容易受干擾的電位階狀態(tài)(位置 在最左邊、電壓最小的電位階狀態(tài))，其所影響的為最低有效位元記憶頁(如前述的第一記 憶頁)的資料。或者以另一種方式說明，容易受影響的資料為該筆資料被分配至記憶胞中 最低電位階與次低電位階之間表示不同資料的記憶頁(最低電位階所表示的邏輯資料為 “11”，次低電位階所表示的邏輯資料為“10”，兩者之間表示不同資料的記憶頁即為最低有效位元記憶頁)。故以圖2的例子來說，本發(fā)明針對最低有效位元記憶頁的資料提供較完整 的ECC保護能力，以維持資料的正確性。相對的，最高有效位元記憶頁(如前述的第二記憶 頁)的資料不像最低有效位元記憶頁一樣容易受干擾，因此可采用ECC保護位元數(shù)少于最 低有效位元記憶頁以進行保護。藉此，可加快最高有效位元記憶頁的讀寫速度，此外也因最 高有效位元記憶頁的ECC碼(ECC 2)位元數(shù)較少，因而有較多的冗余位元可利用，增加了非 揮發(fā)性記憶體在管理與控制上的彈性。
上述介紹單一個記憶胞可存儲2個位元的相關(guān)實施例，但本發(fā)明不以此為限。當(dāng) 一個記憶胞可存儲3個位元時，可提供三組不同修復(fù)能力的ECC。舉例說明，一組記憶胞用 于紀(jì)錄三個記憶頁中的資料時，假設(shè)三個記憶頁中邏輯地址最小的記憶頁上的資料系由記 憶胞上電壓較低的幾個電位階所表示，則可提供修復(fù)能力最強的ECC給三個記憶頁中邏輯 地址最小的記憶頁。而修復(fù)能力最小的ECC提供給三個記憶頁中邏輯地址最大的記憶頁， 修復(fù)能力介于上述兩者之間的ECC，可提供給三個記憶頁中邏輯位置介于上述兩個記憶頁 之間的記憶頁。因此，本發(fā)明并不限定單一個記憶胞所能存儲的位元數(shù)。
前述的非揮發(fā)性記憶體30不限于閃存，亦可為相變化記憶體(Phase Change Memory，PCM)、鐵電隨機存取記憶體(FeRAM)、磁阻記憶體(MRAM)等。
此外，本發(fā)明不限于前述各電位階的編碼方法。如圖2所示，從最左邊(電壓最 小)的電位階受干擾位移到其相鄰的電位階(如左邊數(shù)來第二個電位階)，其所影響的資 料為最低有效位元記憶頁的資料，但若以其它的編碼方式，最容易受干擾的記憶頁可能為 其它的記憶頁。
因此，本發(fā)明乃針對容易受干擾的記憶頁，也就是資料由記憶胞上的較低的幾個 電位階所表示的記憶頁，系提供修復(fù)能力較強的ECC以對其資料作保護；相對的，較不容易 受干擾的記憶頁，也就是資料由記憶胞上的較高的幾個電位階所表示的記憶頁，可提供較 少位元的ECC作保護，以加快該記憶頁的讀取速度，并有較多的冗余位元可供利用。
再者，上述的第一錯誤修正模塊10與第二錯誤修正模塊20，或是第一編碼單元 12、第一譯碼單元14、第二編碼單元22與第二譯碼單元24，系可設(shè)置于一般存儲裝置中的 控制器(controller)內(nèi)，但不以此為限。例如，可設(shè)置于非揮發(fā)性記憶體30中，接收由非 揮發(fā)性記憶體30外部傳來相關(guān)記憶頁的資料，以執(zhí)行如前述的資料處理方法來保護相關(guān) 記憶頁的資料。
上述相關(guān)錯誤資料偵測及修復(fù)單元(第一錯誤修正模塊10與第二錯誤修正模塊 20，或是第一編碼單元12與第一譯碼單元14、第二編碼單元22與第二譯碼單元24)系不限 于用硬件或是軟件來實現(xiàn)錯誤偵測與修復(fù)的功能。
該些錯誤資料偵測及修復(fù)單元可利用相同或不同的編碼方式來產(chǎn)生錯誤修正 碼，亦即錯誤修正碼可為同一種錯誤修正碼或不同種的錯誤修正碼，包括BCH code, Low densityparity check, Hamming code, Reed-Solomon code, Reed-Muller code, Binary Golay code, Convolutional code和Turbo code至少其中一種。而本發(fā)明各錯誤修正碼 間主要差異為各個實施的錯誤修正碼的錯誤修正能力不同，分別用于保護同一組記憶胞上 不同記憶頁的資料。
由于記憶體的記憶頁容量越來越大，本發(fā)明也不限制一記憶頁中包含多少組記憶 修正碼來保護一記憶頁中的資料。例如資料容易受干擾的記憶頁(如前述最低有效位元記憶頁)，可每512字節(jié)的資料提供η位元的ECC 1、每IK字節(jié)的資料提供η位元的ECC 1 或每觀字節(jié)的資料提供η位元的ECC 1來保護該記憶頁的資料；而較不易受干擾的記憶頁 (如前述最高有效位元記憶頁)，亦可每512字節(jié)的資料提供m位元的ECC 2、每IK字節(jié)的 資料提供m位元的ECC 2或每I字節(jié)的資料提供m位元的ECC 2來保護該記憶頁的資料， 其中η大于m。
雖然本發(fā)明的技術(shù)內(nèi)容已經(jīng)以較佳實施例揭露如上，然其并非用以限定本發(fā)明， 任何熟習(xí)此技藝者，在不脫離本發(fā)明的精神所作些許的更動與潤飾，皆應(yīng)涵蓋于本發(fā)明的 范疇內(nèi)，因此本發(fā)明的保護范圍當(dāng)視后附的申請專利范圍所界定者為準(zhǔn)。
權(quán)利要求
1.一種存儲裝置，其特征是，該存儲裝置包含記憶胞陣列，包含復(fù)數(shù)個記憶胞，以該些記憶胞劃分為復(fù)數(shù)個記憶頁，至少兩個該記憶 頁的資料由同一組記憶胞所存儲；及至少兩個錯誤修正模塊，分別提供不同的錯誤修正能力的復(fù)數(shù)個錯誤修正碼給同一組 記憶胞上的該些記憶頁的資料。
2.根據(jù)權(quán)利要求1所述的存儲裝置，其特征是，該些錯誤修正模塊其中之一針對被分 配至同一組記憶胞中實體地址最低的該記憶頁的資料，提供錯誤修正能力最高的該錯誤修 正碼。
3.根據(jù)權(quán)利要求1所述的存儲裝置，其特征是，該些錯誤修正模塊其中之一針對被分 配至同一組記憶胞中實體地址最高的該記憶頁的資料，提供錯誤修正能力最低的該錯誤修 正碼。
4.根據(jù)權(quán)利要求1所述的存儲裝置，其特征是，該些錯誤修正模塊其中之一提供錯誤 修正能力最高的該錯誤修正碼給一資料，該資料系被分配至該記憶胞中最低電位階與次低 電位階之間表示不同資料的該記憶頁。
5.根據(jù)權(quán)利要求1所述的存儲裝置，其特征是，該記憶體陣列系選自閃存陣列、相變化 記憶體陣列、鐵電隨機存取記憶體陣列、磁阻記憶體陣列及其組合所構(gòu)成的群組。
6.根據(jù)權(quán)利要求1所述的存儲裝置，其特征是，該些錯誤修正模塊使用相同的編碼方 式提供該些錯誤修正碼。
7.根據(jù)權(quán)利要求1所述的存儲裝置，其特征是，該些錯誤修正模塊使用不同的編碼方 式提供該些錯誤修正碼。
8.一種資料處理方法，應(yīng)用于存儲裝置，該存儲裝置包含復(fù)數(shù)組記憶胞，每一組記憶胞 用以紀(jì)錄至少兩個記憶頁的資料，其特征是，該資料處理方法包含下列步驟接收資料；依據(jù)該資料被分配存儲的該記憶頁，而產(chǎn)生不同的保護位元數(shù)的復(fù)數(shù)個錯誤修正碼；及將該資料與對應(yīng)的該錯誤修正碼存儲至對應(yīng)的該記憶頁。
9.根據(jù)權(quán)利要求8所述的資料處理方法，其特征是，產(chǎn)生不同的保護位元數(shù)的該些錯 誤修正碼的步驟，還包含下列步驟依據(jù)存儲于同一組記憶胞中實體地址最低的該記憶頁的資料，產(chǎn)生保護位元數(shù)最多的 錯誤修正碼。
10.根據(jù)權(quán)利要求8所述的資料處理方法，其特征是，產(chǎn)生不同的保護位元數(shù)的該些錯 誤修正碼的步驟，還包含下列步驟依據(jù)存儲于同一組記憶胞中實體地址最高的記憶頁的資料，產(chǎn)生保護位元數(shù)最少的錯 誤修正碼。
11.根據(jù)權(quán)利要求8所述的資料處理方法，其特征是，產(chǎn)生不同的保護位元數(shù)的該些錯 誤修正碼的步驟，還包含下列步驟若該資料被分配至藉該記憶胞中最低電位階與次低電位階之間表示不同資料的該記 憶頁，則產(chǎn)生保護位元數(shù)最多的該錯誤修正碼給該資料。
12.根據(jù)權(quán)利要求8所述的資料處理方法，其特征是，該些錯誤修正碼系以同一種編碼方法所產(chǎn)生。
13.根據(jù)權(quán)利要求8所述的資料處理方法，其特征是，該些錯誤修正碼系個別以不同的 種編碼方法所產(chǎn)生。
全文摘要
一種存儲裝置與其資料處理方法，提供不同修復(fù)能力的錯誤修正碼給不同記憶頁的資料。本發(fā)明的存儲裝置對于較易受到干擾而發(fā)生錯誤的記憶頁，使用修復(fù)能力較高的錯誤修正碼，相對的，對于較不易受到干擾的記憶頁，則使用修復(fù)能力較低的錯誤修正碼。如此，不僅可維持資料的正確性，更可提升資料讀寫上的處理速度。
文檔編號G11C19/02GK102034552SQ20091023287
公開日2011年4月27日 申請日期2009年9月25日 優(yōu)先權(quán)日2009年9月25日
發(fā)明者方子維, 李忠勛 申請人:威剛科技(蘇州)有限公司