專利名稱：具有切斷漏電流功能的數(shù)據(jù)處理設(shè)備的存儲(chǔ)器模塊的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的示例性實(shí)施例涉及一種數(shù)據(jù)處理設(shè)備的存儲(chǔ)器模塊，更具體地講，涉及 一種具有切斷漏電流功能的數(shù)據(jù)處理設(shè)備的存儲(chǔ)器模塊。
背景技術(shù)：
由集成電路芯片實(shí)現(xiàn)的各種半導(dǎo)體裝置(例如，CPU、存儲(chǔ)器、門陣列)被并入各種 數(shù)據(jù)處理設(shè)備(例如，便攜式個(gè)人計(jì)算機(jī)、PDA、服務(wù)器和工作站)中。這些數(shù)據(jù)處理設(shè)備可 具有睡眠模式，其中，在睡眠模式下，大部分內(nèi)部電路部件處于待機(jī)狀態(tài)以省電。作為數(shù)據(jù)處理設(shè)備的主存儲(chǔ)器，通常使用具有作為單位存儲(chǔ)單元的存取晶體管和 存儲(chǔ)電容器的半導(dǎo)體存儲(chǔ)器(例如，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM))。由于DRAM是易失性存 儲(chǔ)器，因此DRAM執(zhí)行刷新操作以保持存儲(chǔ)在存儲(chǔ)單元中的數(shù)據(jù)。在需要低功率的電池操作 的系統(tǒng)中，降低電路元件(例如，DRAM)的功耗非常關(guān)鍵。當(dāng)DRAM被實(shí)際用于數(shù)據(jù)處理設(shè)備時(shí)，優(yōu)選使用存儲(chǔ)器模塊。這里，術(shù)語(yǔ)“模塊”是 指一組具有一個(gè)功能的裝置。即，模塊是指安裝在印刷電路板(PCB)上的多個(gè)封裝裝置，其 中，每個(gè)封裝裝置具有不同的半導(dǎo)體元件。所述裝置通過作為連接管腳的多個(gè)接頭電連接 到主板或面板。當(dāng)數(shù)據(jù)處理設(shè)備是處理大量數(shù)據(jù)的服務(wù)器時(shí)，RDIMM(寄存式雙列直插式存儲(chǔ)器模 塊)通?？杀挥米髟摲?wù)器的存儲(chǔ)器模塊。在SDRAM(同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)中，三級(jí) 管道(pipe line)分別與時(shí)鐘信號(hào)同步地執(zhí)行列地址的輸入、數(shù)據(jù)的讀取和從輸出端口的 輸出。一般的DRAM可在從列地址的接收到輸出完成的時(shí)間段期間處理一條數(shù)據(jù)。相反， SDRAM將上述操作分配給三級(jí)管道，并使用三級(jí)管道與時(shí)鐘信號(hào)同步地執(zhí)行所述操作。因 此，在開始時(shí)需要三個(gè)時(shí)鐘信號(hào)來(lái)輸出數(shù)據(jù)，但之后需要一個(gè)時(shí)鐘信號(hào)來(lái)輸出數(shù)據(jù)。結(jié)果， 可高速存取數(shù)據(jù)。此外，DDR(雙倍數(shù)據(jù)率)寄存式DIMM與時(shí)鐘信號(hào)的上升沿和下降沿同 步地處理數(shù)據(jù)，而不像SDRAM那樣與時(shí)鐘信號(hào)的上升沿同步地處理數(shù)據(jù)。在數(shù)據(jù)處理設(shè)備中，包括x4部件的存儲(chǔ)器模塊由于ECC功能不能使用數(shù)據(jù)遮蔽 (data masking, DM)功能。在此情況下，DM管腳被下拉為模塊PCB或系統(tǒng)上的VSS。因此， 當(dāng)開啟片內(nèi)終結(jié)器(On-Die Termination，以下稱為0DT)時(shí)，在DM管腳的上拉側(cè)晶體管和 DM(GND)之間形成DC電流路徑。結(jié)果，不期望的電流流動(dòng)。因此，需要進(jìn)行能夠檢測(cè)x4部件的信號(hào)并強(qiáng)制關(guān)閉DM管腳的ODT開關(guān)以切斷電 流路徑的測(cè)量，從而降低通過DM管腳的功耗。

發(fā)明內(nèi)容
本發(fā)明的示例性實(shí)施例提供一種具有切斷漏電流功能的數(shù)據(jù)處理設(shè)備的存儲(chǔ)器 模塊。本發(fā)明的示例性實(shí)施例還提供一種能夠檢測(cè)x4部件的信號(hào)并強(qiáng)制關(guān)閉DM管腳的ODT開關(guān)的數(shù)據(jù)處理設(shè)備的存儲(chǔ)器模塊。本發(fā)明的示例性實(shí)施例還提供一種能夠降低通過DM管腳的功耗的用于服務(wù)器的 存儲(chǔ)器模塊。本發(fā)明的示例性實(shí)施例還提供一種存儲(chǔ)器模塊，該存儲(chǔ)器模塊能夠在不使用數(shù)據(jù) 遮蔽功能的存儲(chǔ)器模塊操作模式下切斷經(jīng)片內(nèi)終結(jié)器電路的上拉電阻器流到地的漏電流。本發(fā)明的示例性實(shí)施例還提供一種能夠最小化或降低數(shù)據(jù)處理設(shè)備的功耗的 DRAM存儲(chǔ)器模塊。在一個(gè)示例性實(shí)施例中，提供一種數(shù)據(jù)處理設(shè)備的存儲(chǔ)器模塊。該存儲(chǔ)器模塊包 括片內(nèi)終結(jié)器電路，被設(shè)置在半導(dǎo)體存儲(chǔ)裝置中，并且包括連接在上拉晶體管和下拉晶體 管之間的上拉電阻器和下拉電阻器；數(shù)據(jù)遮蔽墊，被設(shè)置在模塊板的接頭區(qū)域；電流泄漏 監(jiān)控單元，從數(shù)據(jù)遮蔽墊接收接地狀態(tài)信號(hào)，從半導(dǎo)體存儲(chǔ)裝置接收位配置信號(hào)，并在片內(nèi) 終結(jié)器開始模式下關(guān)閉上拉晶體管以切斷片內(nèi)終結(jié)器電路的上拉電阻器和數(shù)據(jù)遮蔽墊之 間的電流路徑。半導(dǎo)體存儲(chǔ)裝置可以是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器?？赏ㄟ^模式寄存器設(shè)置信號(hào)來(lái)設(shè)置 片內(nèi)終結(jié)器開啟模式。當(dāng)使用ECC x4模塊時(shí)，數(shù)據(jù)遮蔽墊可連接到數(shù)據(jù)處理設(shè)備的模塊板的接頭區(qū)域或 主板的地。存儲(chǔ)器模塊可以是寄存式雙列直插式存儲(chǔ)器模塊(RDIMM)。在本發(fā)明的另一示例性實(shí)施例中，提供一種數(shù)據(jù)處理設(shè)備的存儲(chǔ)器模塊。該存儲(chǔ) 器模塊包括片內(nèi)終結(jié)器電路，被設(shè)置在半導(dǎo)體存儲(chǔ)裝置中，并且包括連接在上拉晶體管和 下拉晶體管之間的上拉電阻器和下拉電阻器；數(shù)據(jù)遮蔽墊，被設(shè)置在模塊板的接頭區(qū)域； 電流泄漏監(jiān)控單元，當(dāng)半導(dǎo)體存儲(chǔ)裝置的位配置信號(hào)指示不使用數(shù)據(jù)遮蔽功能時(shí)，檢查電 流是否流過數(shù)據(jù)遮蔽墊，當(dāng)檢查出電流流過時(shí)，強(qiáng)制使啟動(dòng)上拉晶體管的片內(nèi)終結(jié)器開啟 信號(hào)失效，以切斷片內(nèi)終結(jié)器電路的上拉電阻器和數(shù)據(jù)遮蔽墊之間的電流路徑。半導(dǎo)體存儲(chǔ)裝置可以是DDR動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器。存儲(chǔ)器模塊可以是寄存式雙列 直插式存儲(chǔ)器模塊。電流泄漏監(jiān)控單元可包括邏輯門，該邏輯門被設(shè)置在半導(dǎo)體存儲(chǔ)裝置中，接收位 配置信號(hào)、數(shù)據(jù)遮蔽墊的狀態(tài)信號(hào)以及片內(nèi)終結(jié)器開啟信號(hào)，并對(duì)接收的信號(hào)執(zhí)行邏輯運(yùn)
笪弁。根據(jù)本發(fā)明的上述示例性實(shí)施例，可在不使用數(shù)據(jù)遮蔽功能的存儲(chǔ)模塊操作模式 下切斷經(jīng)片內(nèi)終結(jié)器電路的上拉電阻器流向地的漏電流。這樣，可最小化或降低數(shù)據(jù)處理設(shè)備的功耗。因此，本發(fā)明可適用于諸如大容量服 務(wù)器的系統(tǒng)。


通過結(jié)合附圖對(duì)示例性實(shí)施例進(jìn)行的詳細(xì)描述，上述和其他目特點(diǎn)和優(yōu)點(diǎn)將會(huì)變得更加清楚，其中圖1是示出普通半導(dǎo)體存儲(chǔ)裝置的片內(nèi)終結(jié)器電路的電路圖；圖2至圖4是示出根據(jù)現(xiàn)有技術(shù)的出現(xiàn)漏電流的示例的系統(tǒng)框圖；圖5是根據(jù)本發(fā)明示例性實(shí)施例的具有電流泄漏監(jiān)控單元的片內(nèi)終結(jié)器電路的電路圖。
具體實(shí)施例方式現(xiàn)在，將參照附圖更充分地描述示例性實(shí)施例。在附圖中，為了清楚，夸大了層和區(qū)的厚度。這里公開的特定結(jié)構(gòu)和功能細(xì)節(jié)僅是有代表性的，目的是描述示例實(shí)施例。然而， 可以以多種變形實(shí)施示例性實(shí)施例，并且本示例性實(shí)施例不能被理解為僅限于在此闡述的 實(shí)施例。因此，盡管當(dāng)示例性實(shí)施例能夠進(jìn)行各種修改和變形，但在附圖中通過舉例被示出，并且將在這里進(jìn)行詳細(xì)描述。然而，應(yīng)該理解，不是為了將示例性實(shí)施例限于公開的特 定形式，相反，示例性實(shí)施例意在覆蓋落入示例性實(shí)施例的范圍內(nèi)的所有修改、等同物和替 換。貫穿對(duì)附圖的描述，相同的標(biāo)號(hào)表示相同的元件。應(yīng)該理解，盡管在這里可使用術(shù)語(yǔ)第一、第二和第三來(lái)描述不同的元件，但是這些 元件不應(yīng)被這些術(shù)語(yǔ)所限制。這些術(shù)語(yǔ)僅用于區(qū)分一個(gè)元件與另一元件。例如，在不脫離 示例性實(shí)施例的范圍的情況下，第一元件可被稱為第二元件，類似地，第二元件可被稱為第 一元件。在這里使用的術(shù)語(yǔ)“和/或”包括一個(gè)或多個(gè)相關(guān)列出的項(xiàng)的任意和全部組合。應(yīng)該理解，當(dāng)元件被稱作“連接”或“結(jié)合”到另一元件時(shí)，該元件可直接連接或結(jié) 合到另一元件，或者可存在中間元件。相反，當(dāng)元件被稱作“直接連接”或“直接結(jié)合”到另 一元件時(shí)，不存在中間元件。應(yīng)該以類似的方式解釋用于描述元件之間的關(guān)系的其他詞語(yǔ) (例如，“在...之間”與“直接在...之間”、“相鄰”與“直接相鄰”等)。在這里使用空間相對(duì)術(shù)語(yǔ)(例如“在...之下”、“在...下方”、“下面的”、 “在...之上”、“上面的”等)來(lái)方便地描述在附圖中示出的一個(gè)元件和/或特征與另一元 件和/或特征或其它元件和/或特征的關(guān)系。應(yīng)該理解，空間相對(duì)術(shù)語(yǔ)是為了包括除了附 圖中描述的方位之外的在使用或運(yùn)行中的裝置的不同方位。在這里使用的術(shù)語(yǔ)為描述特定實(shí)施例的目的，而不是為了限制示例性實(shí)施例。這 里使用的單數(shù)形式也意圖包括復(fù)數(shù)形式，除非上下文另有清楚的指示。還應(yīng)該理解，當(dāng)在本 說明中使用術(shù)語(yǔ)“包括”和/或“包含”時(shí)，其表示存在敘述的特征、整體、步驟、操作、元件和 /或組件，但不排除存在或添加一個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、組件和/或它 們的組。除非另有定義，否則這里使用的所有術(shù)語(yǔ)(包括技術(shù)和科學(xué)術(shù)語(yǔ))具有與示例性 實(shí)施例所屬領(lǐng)域的普通技術(shù)人員通常理解的含義相同的含義。還應(yīng)該理解，除非這里明確 定義，否則術(shù)語(yǔ)(諸如在常用詞典中定義的)應(yīng)被解釋為具有與所述術(shù)語(yǔ)在相關(guān)領(lǐng)域的上 下文中的含義一致的含義，而不應(yīng)理想化或過于形式地被理解。為了本發(fā)明的清楚，將不再描述公知的半導(dǎo)體制造工藝、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的 基本數(shù)據(jù)訪問操作或刷新操作、涉及所述操作的一般內(nèi)部電路以及片內(nèi)終結(jié)器電路。以下，將參照附圖描述根據(jù)本發(fā)明示例性實(shí)施例的存儲(chǔ)器模塊，該存儲(chǔ)器模塊具 有在不使用數(shù)據(jù)遮蔽功能的存儲(chǔ)器模塊操作模式中切斷經(jīng)片內(nèi)終結(jié)器電路的上拉電阻器 到地的漏電流的功能。僅為了清楚地與本發(fā)明示例性實(shí)施例相區(qū)別，將參照?qǐng)D1至圖4描述現(xiàn)有技術(shù)。
首先，圖1是示出一般半導(dǎo)體存儲(chǔ)裝置的片內(nèi)終結(jié)器電路的電路圖。參照?qǐng)D1，設(shè) 置在半導(dǎo)體存儲(chǔ)裝置中的片內(nèi)終結(jié)器電路包括上拉電阻器RU1、RU2和RU3 ；下拉電阻器 RDURD2和RD3，連接在上拉電阻器RU1、RU2和RU3與下拉晶體管TD1、TD2和TD3之間。在 圖1中，連接到連接節(jié)點(diǎn)NDl的數(shù)據(jù)遮蔽墊10通常被設(shè)置在模塊板的接頭區(qū)域。S卩，在基于 x4模塊的情況下，數(shù)據(jù)遮蔽墊10連接到模塊板或主板上的地GND。在此情況下，片內(nèi)終結(jié) 器(ODT)被開啟，施加具有高電平的ODT上拉控制信號(hào)C0NU1。然后，三個(gè)上拉晶體管TU1、 TU2和TU3全部導(dǎo)通，通過上拉晶體管RU1、RU2和RU3在數(shù)據(jù)遮蔽墊10與上拉晶體管TUl、 TU2和TU3之間形成由箭頭ARl指示的電流路徑。然后，經(jīng)上拉晶體管RU1、RU2和RU3流 到數(shù)據(jù)遮蔽墊10的電流泄漏。術(shù)語(yǔ)“x4”是指半導(dǎo)體存儲(chǔ)裝置的位配置信號(hào)。圖2至圖4是示出根據(jù)現(xiàn)有技術(shù)的出現(xiàn)漏電流的示例的系統(tǒng)框圖。如參照?qǐng)D1所示，基于x4的模塊幾乎不使用DM功能。然而，圖2示出非ECC x8 模塊的結(jié)構(gòu)，非ECC x8模塊可使用DM功能。參照?qǐng)D2，具有x8位配置的第一存儲(chǔ)器模塊300連接到第一插槽200，具有x8位配置的第二存儲(chǔ)器模塊310連接在第二插槽210，DQS、DQSB、DQ 0-7以及DM作為信號(hào)線連 接在芯片組100和第一存儲(chǔ)器模塊300之間。圖2示出的系統(tǒng)，S卩，非ECC x8模塊，總共需要8個(gè)DQS。具體地，在該系統(tǒng)中，每 個(gè)字節(jié)(8位)需要一個(gè)DQS和一個(gè)DM，并且考慮到信號(hào)完整性，所有的DQ和所有的DQS需 要同時(shí)被加載。因此，在x8配置中，每8個(gè)DQ需要一個(gè)DQS。在非ECC x8模塊中，總共需 要8個(gè)DQS。在此情況下，每個(gè)插槽中的DQ、DQS和DM信號(hào)與所有的數(shù)據(jù)總線線路一一對(duì) 應(yīng)。此外，根據(jù)插槽的配置以及每個(gè)區(qū)塊(rank)的寫/讀操作來(lái)開啟或關(guān)閉ODT操作。因 此，在圖2示出的結(jié)構(gòu)中，與在圖1示出的結(jié)構(gòu)不同，數(shù)據(jù)遮蔽墊10不連接到地(GND)。結(jié) 果，不需要考慮電流泄漏的問題。然而，在圖3或圖4示出的結(jié)構(gòu)中，與圖1示出的結(jié)構(gòu)類似，發(fā)生電流泄漏。因此， 需要防止電流泄漏。參照?qǐng)D3，具有x4位配置的第一存儲(chǔ)器模塊302和第二存儲(chǔ)器模塊304連接到第 一插槽200，具有x4配置的第三儲(chǔ)器模塊312和第四存儲(chǔ)器模塊314連接到第二插槽210。 此外，DQS、DQSB、DQ 0-3, DQ 0_3、DQS和DQSB作為信號(hào)線連接在芯片組100與第一存儲(chǔ)器 模塊302和第二存儲(chǔ)器模塊304之間。在x4配置中，為了同時(shí)加載DQ和DQS，每四個(gè)DQS需要一個(gè)DQS。在ECC x4模塊 中，總共需要8個(gè)DQS信號(hào)。在使用包括18個(gè)x4部件的X72ECC模塊的系統(tǒng)中，由于ECC 功能由64位組成，因此難以使用DM功能。因此，支持ECC x4模塊的系統(tǒng)不需要具有DM功 能。在PCB的設(shè)計(jì)中，如圖3所示，DM管腳經(jīng)接地線Ll至L4被下拉為VSS。在圖3中，形成與圖1示出的電流路徑相同的電流路徑，漏電流流向地。參照?qǐng)D4，具有x8位配置的第一存儲(chǔ)器模塊300連接到第一插槽200，具有x4位 配置的第一存儲(chǔ)器模塊312和第二存儲(chǔ)器模塊313連接到第二插槽210。此外，DQS、DQSB、DQ 0-7,DQS和DQSB作為信號(hào)線連接在芯片組100和第一存儲(chǔ)器 模塊300之間，DQS、DQSB、DQ 0-3, DQ 0_3、DQS和DQSB作為信號(hào)線連接在第一插槽200與 第一存儲(chǔ)器模塊312和第二存儲(chǔ)器模塊314之間。如圖4所示，在支持x8配置和x4配置二者的系統(tǒng)中，每個(gè)插槽需要18個(gè)DQS (在x8配置中，僅使用9個(gè)DQS)。在此情況下，因?yàn)榕c參照?qǐng)D3描述的原因相同的原因，難以使 用DM功能。最終，x8部件的DM管腳被改變?yōu)镈QS管腳(TDQS管腳)，同時(shí)加載8個(gè)DQS和 2個(gè)DQS。不是必須的x4部件的DM管腳經(jīng)線LlO至L20被下拉為地電壓VSS。因此，在圖4示出的結(jié)構(gòu)中，形成與圖1示出的電流路徑相同的電流路徑，漏電流流向地。在圖5示出的本發(fā)明的示例性實(shí)施例中，片內(nèi)終結(jié)器電路被設(shè)置在DRAM中，并且 在不使用數(shù)據(jù)遮蔽功能的存儲(chǔ)器模塊操作模式中，流過片內(nèi)終結(jié)器電路的上拉電阻器的漏 電流的流動(dòng)被切斷。圖5示出根據(jù)本發(fā)明示例性實(shí)施例的具有電流泄漏監(jiān)控單元30的片內(nèi)終結(jié)器電 路的電路圖。在半導(dǎo)體存儲(chǔ)裝置(DRAM)中設(shè)置的片內(nèi)終結(jié)器電路包括布置在上述連接節(jié)點(diǎn) NDl上方的上拉單元40和布置在連接節(jié)點(diǎn)NDl下方的下拉單元50。上拉單元40包括連 接在電源電壓端VDDQ與連接節(jié)點(diǎn)NDl之間的上拉晶體管TU1、TU2和TU3以及上拉電阻器 RU1、RU2和RU3。下拉單元50包括連接在連接節(jié)點(diǎn)NDl和地電壓VSS之間的下拉晶體管 TD1、TD2和TD3以及下拉電阻器RD1、RD2和RD3。連接到連接節(jié)點(diǎn)NDl的數(shù)據(jù)遮蔽墊10被設(shè)置在模塊板的接頭區(qū)域。在片內(nèi)終結(jié)器開啟(ODT EN)模式下，電流泄漏監(jiān)控單元30接收數(shù)據(jù)遮蔽墊10 的接地狀態(tài)信號(hào)VSS和半導(dǎo)體存儲(chǔ)裝置的位配置信號(hào)0RGX4，關(guān)閉上拉晶體管TU1、TU2和 TU3，并切斷片內(nèi)終結(jié)器的上拉電阻器RU1、RU2和RU3與數(shù)據(jù)遮蔽墊10之間的電流路徑?？赏ㄟ^模式寄存器設(shè)置(MRS)信號(hào)來(lái)設(shè)置片內(nèi)終結(jié)器開啟模式。當(dāng)使用ECC x4 模塊時(shí)，數(shù)據(jù)遮蔽墊10可連接到數(shù)據(jù)處理設(shè)備的模塊板的接頭區(qū)域或主板的地。包括圖5 所示的多個(gè)片內(nèi)終結(jié)器的存儲(chǔ)器模塊可以是寄存式雙列直插式存儲(chǔ)器模塊(RDIMM)。在該示例性實(shí)施例中，通過模式寄存器(MRS)設(shè)置片內(nèi)終結(jié)器開啟模式。然而，可 通過擴(kuò)展模式寄存器設(shè)置(EMRS)來(lái)設(shè)置片內(nèi)終結(jié)器開啟模式。例如，2003年3月20日提 交的公開號(hào)為2003/0056057的美國(guó)專利公開了應(yīng)用EMRS命令以根據(jù)溫度來(lái)調(diào)整半導(dǎo)體存 儲(chǔ)器的刷新的技術(shù)。因此，EMRS命令的應(yīng)用可參照上述現(xiàn)有技術(shù)。在圖5中，電流泄漏監(jiān)控單元30包括比較器COMl，對(duì)參考電壓ref和檢測(cè)線Lim 的電壓進(jìn)行比較，并輸出比較信號(hào)；第一與非門NAN1，接收所述比較信號(hào)以及來(lái)自半導(dǎo)體 存儲(chǔ)裝置的位配置信號(hào)0RGx4，并產(chǎn)生與非響應(yīng)；第二與非門NAN2，接收第一與非門NANl的 輸出以及用于開啟上拉晶體管TUl至TU3的片內(nèi)終結(jié)器開啟信號(hào)0DT_EN，并產(chǎn)生與非響應(yīng)； 反相器INV1，對(duì)第二與非門NAN2的輸出進(jìn)行反向；第三與非門NAN3，從比較器COMl接收比 較信號(hào)，從半導(dǎo)體存儲(chǔ)裝置接收位配置信號(hào)0RGx4，并產(chǎn)生與非響應(yīng)；第四與非門NAN4，接 收第三與非門NAN3的輸出以及開啟下拉晶體管TDl至TD3的片內(nèi)終結(jié)器開啟信號(hào)0DT_EN， 并產(chǎn)生與非響應(yīng)。在操作的開始，由于節(jié)點(diǎn)NDl的電壓電平低于參考電壓ref，因此比較器COMl的 輸出為高電平。因此，當(dāng)位配置信號(hào)0RGx4為高電平時(shí)，第一與非門NANl的輸出為低電平。 因此，第二與非門NAN2的輸出為高電平，反相器INVl的輸出為低電平。結(jié)果，上拉晶體管 TUl至TU3被開啟。因此，節(jié)點(diǎn)NDl的電壓電平增加為高電平。當(dāng)該節(jié)點(diǎn)NDl的電壓電平高 于參考電平ref時(shí)，比較器COMl的輸出改變?yōu)榈碗娖?。因此，第一與非門NANl的輸出為高電平，第二與非門NAN2的輸出為低電平。反相器INVl的輸出為高電平。因此，上拉晶體管 TUI至TU3被關(guān)閉，流向數(shù)據(jù)遮蔽墊的電流被切斷。S卩，當(dāng)不使用數(shù)據(jù)遮蔽功能時(shí)，線Lim被用于檢查是否有流過數(shù)據(jù)遮蔽墊的電 流。當(dāng)檢查出電流流過時(shí)，用于開啟上拉晶體管TUl至TU3的片內(nèi)終結(jié)器啟動(dòng)信號(hào)ODT EN 被強(qiáng)制失效，以完全切斷片內(nèi)終結(jié)器電路的上拉晶體管RUl至RU3與數(shù)據(jù)遮蔽墊10之間的 電流路徑(如圖5中的箭頭ARlO所示)。 當(dāng)位配置信號(hào)0RGx4為低電平時(shí)，切斷電流路徑的操作停止，并且在普通操作模 式下控制上拉晶體管TUl至TU3、下拉晶體管TDl至TD3的操作。存儲(chǔ)器模塊中設(shè)置的多個(gè)DRAM中的每個(gè)可包括四個(gè)或八個(gè)存儲(chǔ)體(bank)。例如， 一個(gè)存儲(chǔ)體可具有16Mb (百萬(wàn)比特)、32Mb、64Mb、128Mb、256Mb、512Mb或1024Mb的存儲(chǔ)容
Mo在上述本發(fā)明示例性實(shí)施例中，電流泄漏監(jiān)控單元30包括比較器C0M1、與非門 NAm至NAN4以及反相器INV1。然而，電流泄漏監(jiān)控單元30可包括其他邏輯元件。此外， 電熔絲或反熔絲可用于切斷電流的流動(dòng)，從而在每個(gè)模塊執(zhí)行處理。盡管已經(jīng)參照附圖顯示和描述了本發(fā)明的示例性實(shí)施例，但是本領(lǐng)域的普通技術(shù) 人員應(yīng)該理解，在不脫離權(quán)利要求所限定的示例性實(shí)施例的精神和范圍的情況下，可以對(duì) 其進(jìn)行形式和細(xì)節(jié)上的各種改變。例如，在不脫離本發(fā)明的精神和范圍的情況下，可改變存 儲(chǔ)器板的具體結(jié)構(gòu)或者剩余電阻器(stubresistor)的布置或連接結(jié)構(gòu)。在上述示例性實(shí)施例中，作為示例描述了 DRAM模塊。然而，本發(fā)明的技術(shù)精神可 被應(yīng)用到其他易失性存儲(chǔ)器(例如，偽SDRAM)或非易失性存儲(chǔ)器。
權(quán)利要求
一種數(shù)據(jù)處理設(shè)備的存儲(chǔ)器模塊，包括片內(nèi)終結(jié)器電路，被設(shè)置在半導(dǎo)體存儲(chǔ)裝置中，并且包括連接在上拉晶體管和下拉晶體管之間的上拉電阻器和下拉電阻器；數(shù)據(jù)遮蔽墊，被設(shè)置在模塊板的接頭區(qū)域；電流泄漏監(jiān)控單元，從數(shù)據(jù)遮蔽墊接收接地狀態(tài)信號(hào)，從半導(dǎo)體存儲(chǔ)裝置接收位配置信號(hào)，并在片內(nèi)終結(jié)器開始模式下關(guān)閉上拉晶體管，以切斷片內(nèi)終結(jié)器電路的上拉電阻器和數(shù)據(jù)遮蔽墊之間的電流路徑。
2.如權(quán)利要求1所示的數(shù)據(jù)處理設(shè)備的存儲(chǔ)器模塊，其中，半導(dǎo)體存儲(chǔ)裝置是動(dòng)態(tài)隨 機(jī)存取存儲(chǔ)器。
3.如權(quán)利要求1所示的數(shù)據(jù)處理設(shè)備的存儲(chǔ)器模塊，其中，通過模式寄存器設(shè)置信號(hào) 來(lái)設(shè)置片內(nèi)終結(jié)器開啟模式。
4.如權(quán)利要求1所示的數(shù)據(jù)處理設(shè)備的存儲(chǔ)器模塊，其中，當(dāng)使用ECCx4模塊時(shí)，數(shù)據(jù) 遮蔽墊連接到模塊板的接頭區(qū)域的地。
5.如權(quán)利要求1所示的數(shù)據(jù)處理設(shè)備的存儲(chǔ)器模塊，其中，當(dāng)使用ECCx4模塊時(shí)，數(shù)據(jù) 遮蔽墊連接到數(shù)據(jù)處理設(shè)備的主板的地。
6.如權(quán)利要求1所示的數(shù)據(jù)處理設(shè)備的存儲(chǔ)器模塊，其中，存儲(chǔ)器模塊是寄存式雙列 直插式存儲(chǔ)器模塊。
7.一種數(shù)據(jù)處理設(shè)備的存儲(chǔ)器模塊，包括片內(nèi)終結(jié)器電路，被設(shè)置在半導(dǎo)體存儲(chǔ)裝置中，并且包括連接在上拉晶體管和下拉晶 體管之間的上拉電阻器和下拉電阻器；數(shù)據(jù)遮蔽墊，被設(shè)置在模塊板的接頭區(qū)域；電流泄漏監(jiān)控單元，當(dāng)半導(dǎo)體存儲(chǔ)裝置的位配置信號(hào)指示不使用數(shù)據(jù)遮蔽功能時(shí)，檢 查電流是否流過數(shù)據(jù)遮蔽墊，當(dāng)檢查出有電流流過時(shí)，強(qiáng)制使啟動(dòng)上拉晶體管的片內(nèi)終結(jié) 器開啟信號(hào)失效，以切斷片內(nèi)終結(jié)器電路的上拉電阻器和數(shù)據(jù)遮蔽墊之間的電流路徑。
8.如權(quán)利要求7所示的數(shù)據(jù)處理設(shè)備的存儲(chǔ)器模塊，其中，半導(dǎo)體存儲(chǔ)裝置是DDR動(dòng)態(tài) 隨機(jī)存取存儲(chǔ)器。
9.如權(quán)利要求8所示的數(shù)據(jù)處理設(shè)備的存儲(chǔ)器模塊，其中，存儲(chǔ)器模塊是寄存式雙列 直插式存儲(chǔ)器模塊。
10.如權(quán)利要求8所示的數(shù)據(jù)處理設(shè)備的存儲(chǔ)器模塊，其中，電流泄漏監(jiān)控單元包括邏 輯門，該邏輯門被設(shè)置在半導(dǎo)體存儲(chǔ)裝置中，接收位配置信號(hào)、數(shù)據(jù)遮蔽墊的狀態(tài)信號(hào)以及 片內(nèi)終結(jié)器開啟信號(hào)，并對(duì)接收的信號(hào)執(zhí)行邏輯運(yùn)算。
全文摘要
一種具有切斷漏電流功能的數(shù)據(jù)處理設(shè)備的存儲(chǔ)器模塊。數(shù)據(jù)處理設(shè)備的存儲(chǔ)器模塊包括片內(nèi)終結(jié)器電路，被設(shè)置在半導(dǎo)體存儲(chǔ)裝置中，并且包括連接在上拉晶體管和下拉晶體管之間的上拉電阻器和下拉電阻器；數(shù)據(jù)遮蔽墊，被設(shè)置在模塊板的接頭區(qū)域；電流泄漏監(jiān)控單元，從數(shù)據(jù)遮蔽墊接收接地狀態(tài)信號(hào)，從半導(dǎo)體存儲(chǔ)裝置接收位配置信號(hào)，并在片內(nèi)終結(jié)器開始模式下關(guān)閉上拉晶體管以切斷片內(nèi)終結(jié)器電路的上拉電阻器和數(shù)據(jù)遮蔽墊之間的電流路徑。
文檔編號(hào)G11C11/4078GK101800075SQ200910221718
公開日2010年8月11日 申請(qǐng)日期2009年11月11日 優(yōu)先權(quán)日2009年2月10日
發(fā)明者徐承珍, 金錫一, 韓愉根 申請(qǐng)人:三星電子株式會(huì)社