專利名稱：用于非易失性存儲器的增強(qiáng)型寫中斷機(jī)制的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及用于非易失性存儲器的寫中斷(abort)機(jī)制。
背景技術(shù)：
二進(jìn)制和多級單元(MLC)NAND (與非)閃存是具有高數(shù)據(jù)存儲密度和高性能的非 易失性存儲器(NVM)的形式，然而，由于熱拔(hot removal)、供電不足(brownout)、供電中 斷(blackout)等引起的電力故障(power failure)可能導(dǎo)致由于數(shù)據(jù)被寫入這類存儲器 的方式的特性而造成數(shù)據(jù)損壞或丟失。典型地，一次將“一頁”或一組比特寫到NVM。如果 在寫周期/編程操作期間發(fā)生電力故障，則可能少于該頁的所有比特的一些比特被成功編 程到NVM中。當(dāng)讀回包含未成功編程的比特的頁時，一些比特將具有新的值，而一些將具有 舊的值，因此，該頁將被損壞。在一些之前的方法中，將主機(jī)數(shù)據(jù)的復(fù)雜的數(shù)據(jù)結(jié)構(gòu)和多重 拷貝保存在NVM器件中，以保證在大部分環(huán)境下的適度的恢復(fù)。不幸的是，該方法降低了性 能和數(shù)據(jù)存儲密度。例如，典型地，使用閃速類型的存儲器的NVM編程周期取決于存儲器的 類型而具有0. 5-10毫秒的數(shù)量級。可以通過使用被布置來直接對NVM供電的諸如電池或非常大的值的電容器 (1000UF的數(shù)量級)之類的備用或次級電源來解決該問題，但這些解決方案通常成本高或 需要過多的空間。改進(jìn)的解決方案將是期望的。

發(fā)明內(nèi)容
在具有控制器和由控制器控制的非易失性存儲器陣列的非易失性存儲器(NVM) 器件中，電壓管理器電路監(jiān)視為NVM器件供電的電壓源(voltagesupply)的輸出。電壓管 理器電路可以是NVM器件的一部分或者耦連到它。電壓管理器電路被配置為響應(yīng)于檢測到 為NVM器件供電的電壓源的輸出下降到預(yù)定值以下，使“低電壓”信號有效(assert)?？?制器被配置為當(dāng)“低電壓”信號無效(deassert)時將數(shù)據(jù)寫到存儲器陣列中，以及當(dāng)“低電 壓”信號有效時暫停寫數(shù)據(jù)。響應(yīng)于“低電壓”信號的有效，控制器完成未決(pending)情 況下的寫周期/NVM編程操作，以及在“低電壓”信號的有效期間阻止任何另外的(一個或 多個)寫周期/編程操作。在一個實施例中，公開了一種用于執(zhí)行寫中斷處理來在低電壓 條件期間暫停由存儲器控制器將數(shù)據(jù)寫到非易失性存儲器陣列中的嘗試的方法。該方法可 以包括監(jiān)視為非易失性存儲器陣列供電的電壓源的輸出；確定在電壓源的輸出處是否存 在低電壓條件；以及在低電壓條件存在時暫停任何未處理的寫命令。而且，公開了一種包括非易失性存儲器陣列的非易失性存儲器裝置。該非易失性存儲器裝置還可以包括電壓管理 器電路，被配置為監(jiān)視為該裝置供電的電壓源的輸出，并且響應(yīng)于檢測到電壓源的輸出處 于低電壓狀態(tài)，使信號有效。另外，可以包括存儲器控制器，它與存儲器陣列通信，并且被配 置為當(dāng)信號無效時將數(shù)據(jù)寫到存儲器陣列中，以及響應(yīng)于該信號的有效而暫停寫數(shù)據(jù)。


合并在說明書中并組成說明書的一部分的附示了一個或多個實施例的示例， 并且與示例實施例的描述一起，用于解釋實施例的原則和實施方式。在附圖中圖1是圖形化地圖示來自個人計算機(jī)的一個典型電源的斷電概況的電壓/時間圖。圖2是圖形化地圖示來自個人計算機(jī)的另一典型電源的斷電概況的類似的電壓/ 時間圖。圖3圖示了根據(jù)一個實施例的耦連到主機(jī)的非易失性(NVM)存儲器器件的示意性 框圖。圖4圖示了根據(jù)一個實施例的理想的電壓/時間圖和可用來完成未決的寫操作的 時間。
具體實施例方式這里，在具有控制從/向相關(guān)聯(lián)的非易失性存儲器陣列讀和寫數(shù)據(jù)的控制器的該 類非易失性存儲器器件的上下文中，描述示例實施例。本領(lǐng)域技術(shù)人員將意識到，下面的描 述僅僅是說明性的，并且不試圖以任何方式來限制。對于得益于該公開的這種技術(shù)人員將 容易想到其他實施例?，F(xiàn)在將詳細(xì)進(jìn)行參考以實現(xiàn)如附圖中所圖示的示例實施例。貫穿于 附圖和下面的描述，將使用相同的參考標(biāo)記來表示相同或類似的項目。為了清楚，沒有示出和描述在這里描述的實施方式的所有常規(guī)特征。當(dāng)然，將理解 的是，在任何這種實際實施方式的開發(fā)中，必須作出許多實施方式特定的決定以達(dá)到諸如 符合應(yīng)用和商業(yè)相關(guān)的限制之類的開發(fā)者的特定目標(biāo)，并且這些特定目標(biāo)將在不同實施方 式和不同開發(fā)者之間改變。而且，將理解的是，這種開發(fā)努力可能是復(fù)雜和耗時的，但是對 于得益于該公開的本領(lǐng)域技術(shù)人員，將是常規(guī)的工程任務(wù)。根據(jù)該公開，可以使用各種類型的操作系統(tǒng)、計算平臺、計算機(jī)程序和/或通用的 機(jī)器來實現(xiàn)在這里描述的部件、處理步驟和/或數(shù)據(jù)結(jié)構(gòu)。另外，本領(lǐng)域技術(shù)人員將意識 到在不脫離在這里描述的發(fā)明構(gòu)思的范圍和精神的情況下，也可以使用諸如硬連線器件、 現(xiàn)場可編程門陣列(FPGA)、專用集成電路(ASIC)等具有更少通用目特性的器件。在由計 算機(jī)或機(jī)器來實現(xiàn)包括一系列處理步驟的方法且那些處理步驟可以被存儲為由該機(jī)器可 讀的一系列指令的情況下，可以將它們存儲在有形介質(zhì)上，例如計算機(jī)存儲器器件(例如， R0M(只讀存儲器)、PR0M(可編程只讀存儲器)、EEPR0M(電可擦除可編程只讀存儲器)、 FLASH存儲器、跳躍盤等)、磁存儲介質(zhì)(例如，磁帶、磁盤等)、光存儲介質(zhì)(例如，CD-ROM、 DVD-ROM、紙卡、紙帶等)以及其他類型的程序存儲器。在NVM的嵌入式應(yīng)用中，在(例如，由于存儲器器件相對地不可觸及、或焊接在位(soldered in place)等)熱拔不是實質(zhì)問題的情況下，可能利用(leverage)該系統(tǒng)的固有電容(例如，電源電容器和印刷電路板電容)來允許“未決”或處理中的NVM程序或者寫 周期的成功完成。返回到圖1和2，圖1是圖形化地圖示來自個人計算機(jī)的一個典型電源的斷電概 況的電壓/時間圖。圖2是來自個人計算機(jī)的另一典型電源的斷電概況的類似電壓/時間 圖。在每種情況下，垂直比例尺是每個刻度1伏DC (VDC)，以及水平比例尺是每個刻度20毫 秒。有趣的是如下事實在關(guān)閉電源時，電源能夠在保持該電壓達(dá)幾乎兩個刻度，然后電壓 開始下降。該電壓在4.5VDC和2.7VDC之間的電壓范圍中花了大約25毫秒。在一個實施 例中，期望NVM應(yīng)該能夠在大約0. 5-5毫秒中完成寫周期/編程操作，從而如果在中斷電力 時存儲器正要完成當(dāng)前的寫周期/編程操作并且不開始其他的(一個或多個)寫周期/編 程操作，則可以在這種NVM應(yīng)用中消除數(shù)據(jù)損壞問題。為了利用大電源的該特征，如圖3所示的電壓管理器電路304用于檢測電壓什么時候明顯下降——在此(從剛好在5. 0VDC以上)到4. 5VDC以下的預(yù)定電平。在這點上， 電壓管理器電路被配置為使指示低于電源的正常電壓輸出的“低電壓信號”有效(assert) 來警告NVM控制器暫停向NVM存儲器陣列進(jìn)一步寫。該方法充分利用如下事實盡管指定 的Vccjnin是4. 5VDC，但是控制器和存儲器將繼續(xù)運(yùn)作(在一個實施例中)，直到電壓下降 到大約2. 7VDC。如果斜坡下降率足夠低，如圖4所示，例如在一個實施例中在大約5-20毫 秒中從4. 4VDC下降到2. 7VDC，則將存在足夠的時間來完成未決的寫周期/編程操作，并且 當(dāng)由電壓管理器電路304繼續(xù)使“低電壓”信號有效時，將暫停進(jìn)一步的(一個或多個)寫 周期/編程操作。可以以本領(lǐng)域技術(shù)人員已知的便利方式來得到電壓管理器電路304的實 施方式。在圖3中，系統(tǒng)框示了耦連到主機(jī)電源302和主機(jī)設(shè)備304的NVM器件300的 配置。主機(jī)電源302和主機(jī)設(shè)備304是傳統(tǒng)設(shè)計。NVM器件300包括非易失性存儲器控制 器306、閃存陣列308和電壓管理器電路310。在檢測到電源的輸出電壓(Vcc-GND)低于預(yù) 定值(這里，我們使用5VDC系統(tǒng)中的示例4.4VDC)時，在一個實施例中的電壓管理器電路 310在線312上使“低電壓”信號或“中斷”有效?？刂破?06響應(yīng)于該信號的有效，完成任 何未決(例如，已經(jīng)啟動了)的寫周期/NVM編程操作，然后(在一個實施例中)執(zhí)行重復(fù) 的算法或循環(huán)來重復(fù)檢測以看低電壓信號是否無效(deassert)，如同在導(dǎo)致整個電力關(guān)閉 之前供電中斷/供電不足自己解決了的情況下將出現(xiàn)的。運(yùn)行該重復(fù)算法的結(jié)果是鎖定控 制器306，使得(在不使它重置的情況下)沒有進(jìn)一步的寫周期/編程操作可以被啟動。當(dāng) 然，如果沒有恢復(fù)電力，則控制器306將最終由于缺乏電力而重置，但是因為很快解決了許 多電力小故障，所以該方法在避免不必要的重置的同時保護(hù)了存儲器內(nèi)容。在另一實施例 中，將“低電壓”信號應(yīng)用為已知為“就緒/繁忙”或“rb”信號的標(biāo)準(zhǔn)閃存控制信號。根據(jù)該 方法，如果電壓管理器310要檢測到低電壓條件并且從而使該信號有效，則存儲器陣列308 將完成任何未決的(一個或多個)寫周期/編程操作，并且內(nèi)部地，它將使它的“就緒/繁 忙”線無效來向控制器306發(fā)信號告知它準(zhǔn)備好了執(zhí)行另一命令(例如，另一寫)。然而， 電壓管理器310可以通過向控制器306使“就緒/繁忙”有效，在效果上推翻(override)來 自閃存陣列308的信號，從而阻止存儲器有效地發(fā)信號告知它做好了準(zhǔn)備。以這種方式，控 制器306被欺騙以至于作出存儲器仍然繁忙的結(jié)論(即，直到電壓管理器310對于控制器306使“就緒/繁忙”無效)。根據(jù)各種各樣的實施例，電壓管理器電路304可以是在包括閃存陣列308和控制 器306的封裝(例如，支持并互連多電路部件的多芯片(chip)模塊或者其他封裝技術(shù))或 裸片(die)(也就是來自半導(dǎo)體晶片的裸片)的外部(該封裝或芯片經(jīng)由與外部電壓管理 器310的電耦連來接收低電壓信號)，或者可以將電壓管理器電路310集成到包括閃存陣 列308和控制器306的封裝或裸片中，被實現(xiàn)為封裝或裸片自身的一部分的電壓管理器電 路310從在該封裝或裸片外面的電源(例如，從主機(jī)電源302)接收+Vcc和GND電力信號。 類似地，可以將閃存陣列308和電壓管理器310 —起集成到單一封裝或裸片中，并耦連到外 部的控制器306。在這種實施方式中，在包括該陣列/電壓管理器的封裝/裸片處檢測低電 壓條件，并且電壓管理器向外部的控制器306發(fā)回信號。而且預(yù)期，可以將控制器306和電 壓管理器310 —起集成到與閃存陣列308分開的單個封裝/裸片中。注意，在圖3中示出的實施方式中，沒有直接向閃存陣列308提供電力線Vcc，而 是通過將控制器306耦連到閃存陣列308的控制/數(shù)據(jù)線來從控制器306提供向閃存陣列 308提供的電力。雖然，示出和描述了實施例和應(yīng)用，但是將明顯的是，對于得益于該公開的本領(lǐng)域 技術(shù)人員，比上述多的許多修改是可能的而不脫離在此公開的發(fā)明構(gòu)思。因此，除了所附權(quán) 利要求的精神之外，本發(fā)明不受限制。
權(quán)利要求
一種用于執(zhí)行寫中斷處理來在低電壓條件期間暫停由存儲器控制器將數(shù)據(jù)寫到非易失性存儲器陣列中的嘗試的方法，所述方法包括監(jiān)視為所述非易失性存儲器陣列供電的電壓源的輸出；確定在所述電壓源的輸出處是否存在低電壓條件；以及在所述低電壓條件存在時暫停任何未處理的寫命令。
2.根據(jù)權(quán)利要求1所述的方法，其中監(jiān)視所述電壓源的輸出包括用電壓管理器電路 監(jiān)視所述電壓源的輸出。
3.根據(jù)權(quán)利要求1所述的方法，其中確定所述低電壓條件是否存在包括用電壓管理器電路檢測在所述電壓源的輸出處的所述低電壓條件，以及如果檢測到所 述低電壓條件，則使低電壓條件信號有效。
4.根據(jù)權(quán)利要求3所述的方法，其中在所述低電壓條件存在時暫停任何未處理的寫命 令包括完成任何未決的寫周期并且阻止后續(xù)寫命令的任何處理。
5.根據(jù)權(quán)利要求3所述的方法，其中暫停任何未處理的寫命令包括所述存儲器控制 器重復(fù)執(zhí)行用于檢查以確定所述低電壓條件信號的無效的算法，直到所述低電壓條件信號 無效。
6.根據(jù)權(quán)利要求2所述的方法，其中確定所述低電壓條件是否存在包括用所述電壓 管理器電路檢測所述電壓源的所述低電壓條件，以及響應(yīng)于此，在所述存儲器控制器的就 緒/繁忙信號線上使低電壓條件信號有效。
7.根據(jù)權(quán)利要求6所述的方法，其中在所述低電壓條件存在時暫停任何未處理的寫命 令包括通過使所述控制器響應(yīng)于在所述存儲器控制器的所述就緒/繁忙信號線上的所述低 電壓條件信號的有效而將所述非易失性存儲器陣列視為繁忙以及繼續(xù)將所述非易失性存 儲器陣列視為繁忙直到所述低電壓條件信號無效，來在所述就緒/繁忙信號線上使所述低 電壓條件信號有效時暫停任何未處理的寫命令。
8.一種非易失性存儲器裝置，包括非易失性存儲器陣列；電壓管理器電路，被配置為監(jiān)視為所述裝置供電的電壓源的輸出，并且響應(yīng)于檢測到 所述電壓源的輸出處于低電壓狀態(tài)，使低電壓條件信號有效；以及存儲器控制器，與所述非易失性存儲器陣列通信，并且被配置為從所述電壓管理器電 路接收所述低電壓條件信號，其中所述存儲器控制器還被配置為在所述低電壓條件信號無 效時將數(shù)據(jù)寫到所述非易失性存儲器陣列中，以及響應(yīng)于所述低電壓條件信號的有效而暫 停寫數(shù)據(jù)。
9.根據(jù)權(quán)利要求8所述的裝置，其中所述非易失性存儲器陣列、所述存儲器控制器和 所述電壓管理器電路被集成到單一封裝中。
10.根據(jù)權(quán)利要求8所述的裝置，其中所述非易失性存儲器陣列、所述存儲器控制器和 所述電壓管理器電路被集成到單一裸片中。
11.根據(jù)權(quán)利要求8所述的裝置，其中所述非易失性存儲器陣列和所述存儲器控制器 被集成到單一封裝中，以及所述電壓管理器電路在所述封裝之外。
12.根據(jù)權(quán)利要求8所述的裝置，其中所述非易失性存儲器陣列和所述存儲器控制器被集成到單一裸片中，以及所述電壓管理器電路在所述裸片之外。
13.根據(jù)權(quán)利要求8所述的裝置，其中所述非易失性存儲器陣列和所述電壓管理器電 路被集成到單一封裝中，以及所述存儲器控制器在所述封裝之外。
14.根據(jù)權(quán)利要求8所述的裝置，其中所述非易失性存儲器陣列和所述電壓管理器電 路被集成到單一裸片中，以及所述存儲器控制器在所述裸片之外。
15.根據(jù)權(quán)利要求8所述的裝置，其中所述電壓管理器電路和所述存儲器控制器被集 成到單一封裝中，以及所述非易失性存儲器陣列在所述封裝之外。
16.根據(jù)權(quán)利要求8所述的裝置，其中所述電壓管理器電路和所述存儲器控制器被集 成到單一裸片中，以及所述非易失性存儲器陣列在所述裸片之外。1
17.根據(jù)權(quán)利要求8所述的裝置，其中所述存儲器控制器被配置為通過重復(fù)檢查所述 低電壓條件信號的狀態(tài)直到所述低電壓條件信號無效，來暫停寫數(shù)據(jù)。
18.根據(jù)權(quán)利要求8所述的裝置，其中所述控制器被配置為響應(yīng)于在所述控制器的就 緒/繁忙信號線上的所述低電壓條件信號的有效來暫停寫數(shù)據(jù)，直到所述低電壓條件信號 無效。
全文摘要
在具有控制器和由控制器控制的非易失性存儲器陣列的非易失性存儲器(NVM)器件中，電壓管理器電路監(jiān)視為NVM器件供電的電壓源的輸出。電壓管理器電路可以是NVM器件的一部分或者耦連到它。電壓管理器電路被配置為響應(yīng)于檢測到為NVM器件供電的電壓源的輸出下降到預(yù)定值以下，使“低電壓”信號有效。該控制器被配置為當(dāng)“低電壓”信號無效時將數(shù)據(jù)寫到存儲器陣列中，以及當(dāng)“低電壓”信號有效時暫停寫數(shù)據(jù)。響應(yīng)于“低電壓”信號的有效，該控制器完成未決情況下的寫周期/編程操作，以及在“低電壓”信號的有效期間阻止任何另外的(一個或多個)寫周期/編程操作。
文檔編號G11B20/10GK101802923SQ200880102322
公開日2010年8月11日 申請日期2008年8月1日 優(yōu)先權(quán)日2007年8月6日
發(fā)明者史蒂文·T·斯普勞斯, 達(dá)瓦爾·帕里克, 阿瓊·卡普爾 申請人:桑迪士克公司