專利名稱：：非易失性存儲(chǔ)裝置及非易失性存儲(chǔ)裝置中的數(shù)據(jù)寫入方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及使用基于電脈沖的施加而發(fā)生電阻值變化的材料進(jìn)行數(shù)據(jù)存儲(chǔ)的存儲(chǔ)裝置。
背景技術(shù)：
：電阻變化材料的特性是，電阻值會(huì)因施加的電脈沖的大小、極性而發(fā)生很大變化，并維持變化后的電阻值。近年來，利用這種特性，使用了電阻變化材料的可變電阻元件及使用了該可變電阻元件的非易失性存儲(chǔ)裝置等半導(dǎo)體器件得到開發(fā)。專利文獻(xiàn)1公開了作為一種現(xiàn)有的使用了可變電阻元件的非易失性存儲(chǔ)裝置的結(jié)構(gòu)。圖11是表示該現(xiàn)有的非易失性存儲(chǔ)裝置結(jié)構(gòu)的概要框圖。如圖11所示，非易失性存儲(chǔ)裝置80包括存儲(chǔ)電路82;連接到該存儲(chǔ)電路82上的存儲(chǔ)區(qū)域70。存儲(chǔ)區(qū)域70包括相互平行配置的位線Bl至B4(下部電極74)及與該位線Bl至B4交叉配置的字線W1至W4(上部電極78);設(shè)置在該位線與字線的交叉區(qū)域的可變電阻元件52;與該可變電阻元件52并列連接的保護(hù)電阻54。各個(gè)位50由這些下部電極74，上部電極78以及可變電阻元件52和保護(hù)電阻54構(gòu)成。另外，存儲(chǔ)電路82上具有與位線B1至B4連接的位通晶體管(bitpasstransistor)84。該4立通晶體管(bitpasstransistor)84具有位通柵極(bitpassgate)64，與具有負(fù)載柵極66的負(fù)載晶體管86及反相器90相連接。在圖11中，有源層表示為下部電極74(位線B1至B4)與上部電極78(字線W1至W4)間連接著的電阻器陣列。按照以上方法構(gòu)成的現(xiàn)有的非易失性存儲(chǔ)裝置，通過在位通晶體管84的柵極上施加導(dǎo)通電壓，進(jìn)一步在負(fù)載晶體管86的柵極上施加第二導(dǎo)通電壓，來向任意的字線上施加電脈沖。這樣，數(shù)據(jù)就存儲(chǔ)到連接到該字線上的可變電阻元件54上。專利文獻(xiàn)l:日本特開2003—68984號(hào)公報(bào)
發(fā)明內(nèi)容但是，在上述的現(xiàn)有的非易失性存儲(chǔ)裝置中，位線B1至B4以及字線Wl至W4上存在配線電阻，由于該配線電阻，在配線與可變電阻元件間產(chǎn)生分壓。這樣，因?yàn)楦鱾€(gè)可變電阻元件上的配線長(zhǎng)度不同，即使字線上施加的是相同的電壓脈沖，施加到連接到該字線上的各個(gè)可變電阻元件上的電壓也變得不同。這樣，對(duì)各個(gè)不同的可變電阻元件，高電阻及低電阻的電阻值發(fā)生差異，結(jié)果可能會(huì)產(chǎn)生數(shù)據(jù)的寫入或讀出不能正確進(jìn)行的情況。本發(fā)明是鑒于以上情況提出的，其目的在于提供一種能夠抑制可變電阻元件電阻值差異的非易失性存儲(chǔ)裝置。另外，本發(fā)明的另一個(gè)目的在于提供一種在電流脈沖下動(dòng)作的所謂交叉點(diǎn)型非易失性存儲(chǔ)裝置。為解決上述問題，本發(fā)明的非易失性存儲(chǔ)裝置包括存儲(chǔ)陣列，其包括在第一平面內(nèi)相互平行形成的多個(gè)第一電極配線、在平行于上述第一平面的第二平面內(nèi)相互平行且與上述多個(gè)第一電極配線立體交叉地形成的多個(gè)第二電極配線、上述多個(gè)第一電極配線與上述多個(gè)第二電極配線的立體交叉位置上分別設(shè)置的非易失性存儲(chǔ)元件；連接到上述多個(gè)第一電極配線、選擇上述第一電極配線的第一選擇裝置，上述非易失性存儲(chǔ)元件各自具有可變電阻層，其電阻可依供給到對(duì)應(yīng)于該非易失性存儲(chǔ)元件的上述立體交叉位置而設(shè)置的第一電極配線及第二電極配線間的電流脈沖而可逆地發(fā)生變化，更進(jìn)一步地，存儲(chǔ)陣列的內(nèi)部或外部具有連接到上述第一電極配線，將施加到上述第一電極配線上的電壓限制到規(guī)定的上限值以下的電壓限制機(jī)構(gòu)，連接上述第一選擇裝置和上述電壓限制機(jī)構(gòu)的一個(gè)第一電極配線上連接有多個(gè)上述非易失性存儲(chǔ)元件。通過這樣的結(jié)構(gòu)，交叉點(diǎn)型非易失性存儲(chǔ)裝置能夠?qū)崿F(xiàn)被電流驅(qū)動(dòng)。因?yàn)樵O(shè)置有電壓限制機(jī)構(gòu)，所以即使在存儲(chǔ)陣列具有的第一電極配線及第二電極配線上存在配線電阻的情況下，也能夠抑制各個(gè)非易失性存儲(chǔ)元件具備的可變電阻層上電阻值發(fā)生差異。上述發(fā)明所涉及的非易失性存儲(chǔ)裝置中，也可以具有連接到上述第一選擇裝置，通過上述第一選擇裝置對(duì)上述非易失性存儲(chǔ)元件施加具有某電流值的電流脈沖的電流脈沖施加裝置。具有這樣的電流脈沖施加裝置，能夠?qū)崿F(xiàn)電流驅(qū)動(dòng)的交叉點(diǎn)型非易失性存儲(chǔ)裝置。另外，上述發(fā)明涉及的非易失性存儲(chǔ)裝置中，作為上述電壓限制機(jī)構(gòu)，也可以具有對(duì)應(yīng)于各個(gè)上述第一電極配線的電壓鉗位電路。另外，上述發(fā)明涉及的非易失性存儲(chǔ)裝置中，作為上述電壓限制機(jī)構(gòu)，也可以具有對(duì)應(yīng)于各個(gè)上述第一電極配線的二極管。另外，上述發(fā)明涉及的非易失性存儲(chǔ)裝置中，作為上述電壓限制機(jī)構(gòu)，也可以具有對(duì)應(yīng)于各個(gè)上述第一電極配線的晶體管。進(jìn)一步地，上述發(fā)明涉及的非易失性存儲(chǔ)裝置中，對(duì)應(yīng)于上述各個(gè)第一電極配線設(shè)置有上述電壓限制機(jī)構(gòu)，上述電壓限制機(jī)構(gòu)的結(jié)構(gòu)也可以使得，由上述電壓限制機(jī)構(gòu)決定的電壓上限值對(duì)應(yīng)連接著的第一電極配線的不同而不同。在該結(jié)構(gòu)中，能夠抑制因連接著的第一電極配線的不同而造成的元件電阻值的差異。另外，本發(fā)明的向非易失性存儲(chǔ)裝置的數(shù)據(jù)寫入方法具有多個(gè)非易失性存儲(chǔ)元件，該非易失性存儲(chǔ)元件分別包括第一電極；第二電極；電阻值可根據(jù)供給到上述第一電極與第二電極間的電脈沖而可逆地發(fā)生變化的設(shè)置在上述第一電極與第二電極間的可變電阻層，該向非易失性存儲(chǔ)裝置的數(shù)據(jù)寫入方法通過使用恒定電流源向上述非易失性存儲(chǔ)元件施加電脈沖來使上述非易失性存儲(chǔ)元件的電阻值發(fā)生變化。在該結(jié)構(gòu)中，因?yàn)槔秒娏髦禐橐?guī)定值的電脈沖來進(jìn)行數(shù)據(jù)寫入，所以施加到元件兩端的電壓與元件本身的電阻值成正比，而不受配線電阻的影響。利用施加到元件兩端的電壓的穩(wěn)定化，大幅抑制寫入后電阻值的差異。本發(fā)明的上述目的、其他目的、特征以及優(yōu)點(diǎn)在參照附圖下，由下述優(yōu)選實(shí)施方式的詳細(xì)說明變的明確。根據(jù)本發(fā)明，能夠提供一種能夠抑制可變電阻元件電阻值差異的非易失性存儲(chǔ)裝置。圖1是表示本發(fā)明實(shí)施方式1涉及的非易失性存儲(chǔ)裝置結(jié)構(gòu)的框圖。圖2是表示本發(fā)明實(shí)施方式1涉及的非易失性存儲(chǔ)裝置具有的存儲(chǔ)單元(FeOx)的結(jié)構(gòu)的截面圖。圖3是表示在進(jìn)行電流驅(qū)動(dòng)的情況下，配線電阻造成的元件電壓——電流特性差異的圖表。圖4是表示在進(jìn)行電流驅(qū)動(dòng)的情況下，配線電阻造成的元件電阻值差異的表。圖5是表示在進(jìn)行電壓驅(qū)動(dòng)的情況下，配線電阻造成的元件電壓——電流特性差異的圖表。圖6是表示在進(jìn)行電壓驅(qū)動(dòng)的情況下，配線電阻造成的元件電阻值差異的表。圖7是表示本發(fā)明實(shí)施方式1涉及的非易失性存儲(chǔ)裝置的變形例的結(jié)構(gòu)的框圖。圖8是表示本發(fā)明實(shí)施方式2涉及的非易失性存儲(chǔ)裝置的結(jié)構(gòu)的框圖。圖9(a)是表示本發(fā)明實(shí)施方式2涉及的非易失性存儲(chǔ)裝置的動(dòng)作結(jié)果的圖表。圖9(b)是表示本發(fā)明實(shí)施方式2涉及的非易失性存儲(chǔ)裝置的動(dòng)作結(jié)果的圖表。圖10是表示本發(fā)明實(shí)施方式3涉及的非易失性存儲(chǔ)裝置的結(jié)構(gòu)的框圖。圖11是現(xiàn)有的非易失性存儲(chǔ)裝置的概要框圖。標(biāo)號(hào)說明11、可變電阻層12、二極管13、行譯碼器14、列譯碼器15、電壓鉗位電路16、電流源17、讀出放大器18、地址輸入電路19、控制電路21、二極管41、晶體管50、比較器51、晶體管100，200，300，400、非易失性存儲(chǔ)裝置101，201，301，401、存儲(chǔ)器主體部102，202，302，402、存儲(chǔ)陣列111、下部電極112、上部電極BU)，BL1，......、位線Mill,M112，……、存儲(chǔ)單元WL0，WL1，......、字線具體實(shí)施例方式下面，參照本發(fā)明的優(yōu)選實(shí)施方式。另外，所有的附圖中相同的部件附加相同的符號(hào)，有些情況下省去說明。(實(shí)施方式1)圖1是表示本發(fā)明實(shí)施方式1涉及的非易失性存儲(chǔ)裝置結(jié)構(gòu)的框圖。如圖1所示，本實(shí)施方式涉及的非易失性存儲(chǔ)裝置100在半導(dǎo)體襯底之上具有的存儲(chǔ)器主體部101，該存儲(chǔ)器主體部101包括存儲(chǔ)陣列102;行譯碼器13(第一選擇裝置)；列譯碼器14(第二選擇裝置)；測(cè)出被選擇的位線中流動(dòng)的電流量并判別被存儲(chǔ)的數(shù)據(jù)是"1"或"0"中哪一個(gè)的讀出放大器。另外，非易失性存儲(chǔ)裝置100還具有接收從外部輸入的地址信號(hào)的地址輸入電路18及根據(jù)從外部輸入的控制信號(hào)控制存儲(chǔ)器主體部101動(dòng)作的控制電路19。存儲(chǔ)陣列102包括在半導(dǎo)體襯底之上平行于半導(dǎo)體襯底主面的第一平面內(nèi)相互平行形成的多個(gè)字線WL0，WL1，WL2,……(第一電極配線)；在這些多個(gè)字線WL0，WL1，WL2,……的上方平行于該半導(dǎo)體襯底主面的平面(第二平面)內(nèi)相互平行形成且與多個(gè)字線WL0，WL1，WL2，......立體交叉的多個(gè)位線BLO，BL1，BL2，(第二電極配線)。另外，在對(duì)應(yīng)于這些多個(gè)字線WL0，WL1，WL2，……與多個(gè)位線BL0，BL1，BL2，……的立體交叉點(diǎn)(立體交叉位置)，設(shè)置有矩陣狀設(shè)置的多個(gè)存儲(chǔ)單元Mlll，M112，M113，M121,M122，M123，M131，M132，M133，......(以下表示為"存儲(chǔ)單元Mill，M112，......")。圖2是表示本發(fā)明實(shí)施方式1涉及的非易失性存儲(chǔ)裝置具有的存儲(chǔ)單元Mlll的結(jié)構(gòu)的截面圖。另外，存儲(chǔ)單元Mlll以外的存儲(chǔ)單元也是相同的結(jié)構(gòu)。如圖2所示，存儲(chǔ)單元Mill插入在字線WL0與位線BL0之間，按照下部電極lll(第一電極)，二極管12，可變電阻層ll，上部電極112(第二電極)的順序?qū)盈B構(gòu)成。非易失性存儲(chǔ)元件(電阻變化型元件)由下部電極lll，二極管12，可變電阻層ll，上部電極112構(gòu)成。可變電阻層11具有電阻值按照供給到上部電極112與下部電極111間的電脈沖(本實(shí)施方式中為電流脈沖)而可逆變化的性質(zhì)。但是，非易失性存儲(chǔ)元件并不特別限定由哪個(gè)部件構(gòu)成。也可以將可變電阻層11單獨(dú)作為非易失性存儲(chǔ)元件。另外，電極也可以省略。即，字線也可以兼做下部電極，位線也可以兼做上部電極。作為可變電阻層11，可以使用以化學(xué)式FeOx(1.3<x<1.6)表示的材料。另外，除此之外也可以使用與FeOx相同地表現(xiàn)電阻變化的氧化物材料。而且，在圖案形成工序中使用光刻的情況下，從半導(dǎo)體制造工藝上將可變電阻層11厚度越小越容易加工的原因看來，優(yōu)選可變電阻層11的厚度在200nm以下。另外，施加有電流的情況下從回避發(fā)生擊穿的觀點(diǎn)來看，優(yōu)先選用可變電阻層11的厚度至少在10nm以上。從而，優(yōu)選可變電阻層11的厚度在10nm200nm左右。下部電極111及上部電極112由例如Pt、Ir等構(gòu)成。從上述半導(dǎo)體制造工藝上的原因及回避施加電流造成的遷移方面上考慮，這些電極的厚度優(yōu)選在100nm200nm左右。如圖2所示，二極管12與可變電阻層11串聯(lián)連接設(shè)置在下部電極111與上部電極112之間，優(yōu)選金屬——絕緣體——金屬(所謂MIM)結(jié)構(gòu)。這樣，能夠使電流驅(qū)動(dòng)力提高。本實(shí)施方式中的二極管12是當(dāng)施加在兩端的電壓的絕對(duì)值超過規(guī)定的閾值時(shí)電阻值減小的，所謂雙向觸發(fā)二極管(例如變阻器)。這樣，能夠使用正脈沖和負(fù)脈沖來進(jìn)行寫入。在單極(無極)驅(qū)動(dòng)的情況下，也可以使用單向二極管。另外，為使通過向存儲(chǔ)單元Mlll，M112,……供給電流脈沖(恒定電流源輸出的電流值固定的電脈沖)而產(chǎn)生的存儲(chǔ)單元Mlll，M112，……的電壓(下部電極111及上部電極112間的電壓)不超過基準(zhǔn)電壓，存儲(chǔ)陣列102具有對(duì)該存儲(chǔ)單元Mlll，M112，……的電壓進(jìn)行鉗位的電壓鉗位電路15(電壓限制機(jī)構(gòu))。該電壓鉗位電路15連接在各個(gè)字線WLO，WL1，WL2，……上，使得電壓鉗位電路15與行譯碼器13將連接在各個(gè)字線上的多個(gè)存儲(chǔ)單元夾在中間(連接電壓鉗位電路15與行譯碼器13的一個(gè)字線上連接有多個(gè)非易失性存儲(chǔ)元件)，并將存儲(chǔ)單元Mlll，M112，……上的電壓與事先設(shè)定的基準(zhǔn)電壓進(jìn)行比較，結(jié)果是當(dāng)存儲(chǔ)單元Mlll，M112，……上的電壓達(dá)到基準(zhǔn)電壓時(shí)動(dòng)作。其結(jié)果為，對(duì)存儲(chǔ)陣列Mlll，M112，……的電流脈沖的供給得到限制。字線WLO，WL1，WL2，……通過行譯碼器13與電流源16(輸出電流值固定的電脈沖的恒定電流源電流脈沖施加裝置)連接。另外，位線BLO，BL1，BL2，……通過圖中未標(biāo)出的開關(guān)與讀出放大器17連接。該讀出放大器17上連接有輸出端子，另外，輸入有基準(zhǔn)電平輸入REF。地址輸入電路18從圖中未標(biāo)出的外部電路接收地址信號(hào)，根據(jù)該地址信號(hào)向行譯碼器13輸出行地址信號(hào)的同時(shí)，向列譯碼器14輸出列地址信號(hào)。這里，地址信號(hào)是表示多個(gè)存儲(chǔ)單元Mlll，M112，……中被選擇的特定存儲(chǔ)單元的地址的信號(hào)。另外，行地址信號(hào)是表示地址信號(hào)表示的地址中的行的地址的信號(hào)，列地址信號(hào)是表示地址信號(hào)表示的地址中的列的地址的信號(hào)?？刂齐娐?9在寫入動(dòng)作中，根據(jù)從圖中未標(biāo)出的外部電路接收到的輸入數(shù)據(jù)，向行譯碼器13輸出指示寫入用電流施加的寫入信號(hào)。另一方面，在讀出動(dòng)作中，控制電路19向行譯碼器13輸出指示讀出用電流施加的讀出信號(hào)。行譯碼器13接收從地址輸入電路18輸出的行地址信號(hào)，根據(jù)該行地址信號(hào)，從多個(gè)字線WL0，WL1，WL2，中選擇一個(gè)，對(duì)該選定的字線施加寫入用及讀出用的電流。另外，列譯碼器14接收從地址輸入電路18輸出的列地址信號(hào)，根據(jù)該列地址信號(hào)，從多個(gè)字線BL0，BL1，BL2，……中選擇一個(gè)。[非易失性存儲(chǔ)裝置的動(dòng)作]接下來，對(duì)上述構(gòu)成的本實(shí)施方式的非易失性存儲(chǔ)裝置100的動(dòng)作進(jìn)行說明。首先，對(duì)向存儲(chǔ)單元寫入數(shù)據(jù)的情況下非易失性存儲(chǔ)裝置100的動(dòng)作，以向設(shè)置在字線WL0與位線BL0的交點(diǎn)(交叉點(diǎn)crosspoint)上的存儲(chǔ)單元Mlll寫入數(shù)據(jù)的情況為例進(jìn)行說明。行譯碼器13連接到各個(gè)字線上。行譯碼器13根據(jù)從地址輸入電路18輸出的行地址信號(hào)來選擇字線WL0。另外，列譯碼器14連接到各個(gè)位線上。列譯碼器14根據(jù)從地址輸入電路18輸出的列地址信號(hào)來選擇位線BL0。這樣，電流源16與字線WL0連接，位線BL0被接地。另外，連接位線BL0與讀出放大器17的開關(guān)處于斷開。其結(jié)果是，寫入用電流脈沖被供給到字線WL0與位線BL0間。在本實(shí)施方式中，把施加到字線WLO上的寫入用電流脈沖的電流值設(shè)到+2mA，一2mA。另外，本實(shí)施方式中，將電壓鉗位電路15的基準(zhǔn)電壓(電壓限制中的上限電壓)設(shè)定到1.4V。在字線WL0上施加了+2mA的電流脈沖的情況下，向存儲(chǔ)單元Mlll上供給該電流脈沖，其結(jié)果是，存儲(chǔ)單元111具有的可變電阻層ll高電阻化。這里，因?yàn)槌贿x的存儲(chǔ)單元之外原則上沒有電流流過，所以電壓鉗位電路15與字線WL0連接點(diǎn)的電壓同存儲(chǔ)單元Ml11與字線WL0連接點(diǎn)的電壓變得相同(存儲(chǔ)單元Mill與電壓鉗位電路15間沒有電流流過，不會(huì)發(fā)生電勢(shì)下降)。當(dāng)在字線WL0上施加了+2mA電流脈沖的情況下存儲(chǔ)單元Mlll的電壓(存儲(chǔ)單元Mlll與字線WL0的連接點(diǎn)的電壓)達(dá)到1.4V的時(shí)候，電阻值急劇減小使電流變得導(dǎo)通，電壓鉗位電路15對(duì)存儲(chǔ)單元Mlll的電流脈沖的供給進(jìn)行限制。其結(jié)果是，存儲(chǔ)單元M111上的電壓上升被限制，存儲(chǔ)單元M111具有的可變電阻層11的電阻值(測(cè)量電流10pA附近的電阻值)在10kQ左右。如果不設(shè)定電壓限制就施加恒定電流使元件高電阻化，隨著電阻值的上升元件兩端的電勢(shì)差會(huì)失去控制地上升，元件可能會(huì)被破壞。本實(shí)施方式中，在高電阻化時(shí)進(jìn)行電壓限制，用以防止元件破壞。另一方面，在字線WL0上施加了一2mA的電流脈沖的情況下，向存儲(chǔ)單元M111上供給該電流脈沖，其結(jié)果是，存儲(chǔ)單元M111具有的可變電阻層11低電阻化。這種情況下，電壓鉗位電路15不動(dòng)作。其結(jié)果是，存儲(chǔ)單元Mlll具有的可變電阻層11的電阻值(測(cè)量電流lO)iA附近的電阻值)在lkQ左右。使元件低電阻化的情況下，因?yàn)殡S著電阻值的降低，元件兩端的電勢(shì)差也降低，所以電阻值的變化也自然停止。因此，低電阻化時(shí)并不一定需要電壓限制。這里，通過使高電阻化情況下可變電阻層11的電阻值與低電阻化情況下可變電阻層11的電阻值同二進(jìn)制數(shù)據(jù)中的兩個(gè)值分別對(duì)應(yīng)，能夠向存儲(chǔ)單元Mlll內(nèi)寫入二進(jìn)制數(shù)據(jù)。[讀出動(dòng)作]對(duì)按上述方法向存儲(chǔ)單元Mlll內(nèi)寫入了二進(jìn)制數(shù)據(jù)的情況下，讀出該數(shù)據(jù)時(shí)非易失性存儲(chǔ)裝置100的動(dòng)作進(jìn)行說明。行譯碼器13根據(jù)從地址輸入電路18輸出的行地址信號(hào)來選擇字線WLO。另外，列譯碼器14根據(jù)從地址輸入電路18輸出的列地址信號(hào)來選擇位線WLO。這樣，電流源16與字線WLO連接，位線BLO被接地。另外，連接位線BL0與讀出放大器17的開關(guān)處于接通，其結(jié)果是，讀出用電流脈沖被供給到字線WLO與位線BLO之間，在讀出放大器17上檢測(cè)出位線BLO的電勢(shì)。另外，本實(shí)施方式中，施加在字線WLO上的讀出用電流脈沖的電流值使用為IO(aA。如上所述，可變電阻層11的電阻值在高電阻化的情況下與低電阻化的情況下有IO倍左右的不同。因此，字線WLO上施加了讀出用電流脈沖的情況下位線BL0的電勢(shì)在可變電阻層11高電阻化時(shí)與低電阻化時(shí)有很大不同。讀出放大器17計(jì)算出基準(zhǔn)電平輸入REF的輸入電勢(shì)與位線BLO的電勢(shì)的差。這樣，就能夠測(cè)出可變電阻層ll的電阻值。讀出放大器17根據(jù)可變電阻層11的電阻值，向輸出端子輸出數(shù)據(jù)"O"或"1"。這樣，就能夠讀出寫入到存儲(chǔ)單元Mlll內(nèi)的數(shù)據(jù)。按照以上的方法，進(jìn)行數(shù)據(jù)的寫入及讀出。本實(shí)施方式中的非易失性存儲(chǔ)裝置100的情況下，因?yàn)榫哂袑⒏鱾€(gè)存儲(chǔ)單元Mlll，M112，……的電壓限制為基準(zhǔn)電壓的電壓鉗位電路15，所以即使在字線WLO，WL1，WL2，......及位線BLO，BL1，BL2，......上存在配線電阻的情況下，也能夠抑制各個(gè)存儲(chǔ)單元Mlll，M112，……的可變電阻層ll的電阻值的差異。電壓鉗位電路15的基準(zhǔn)電壓可以全部設(shè)定在相同的值上，也可以設(shè)定在不同的值上。即使是連接到相同位線上的元件，依連接著的字線的不同(存儲(chǔ)陣列上列方向的位置)配線電阻也可能不同。按照字線來改變電壓鉗位電路15的基準(zhǔn)電壓，能夠抑制因存儲(chǔ)陣列上的位置造成的元件電阻值的差異。這種情況下，并不一定有必要使電壓鉗位電路15的基準(zhǔn)電壓各個(gè)不同，也可以例如每多個(gè)字線使用相同的基準(zhǔn)電壓。在其他的實(shí)施方式下，也同樣可使電壓限制的基準(zhǔn)電壓依字線而不同0電壓限制機(jī)構(gòu)可以不必在每個(gè)字線上都設(shè)置。也可以例如多個(gè)字線共用一個(gè)電壓限制機(jī)構(gòu)。這種情況下的電壓設(shè)置機(jī)構(gòu)，例如，基于控制電路19的控制只選擇被行譯碼器選擇的字線，對(duì)該字線進(jìn)行電壓限制。另外，電壓限制機(jī)構(gòu)既可以設(shè)置在存儲(chǔ)陣列的內(nèi)部，也可以設(shè)置在外部。配線電阻調(diào)整到50Q的配線上連接著一個(gè)元件的電路及配線電阻調(diào)整到250Q的配線上連接著一個(gè)元件的電路分別制造兩個(gè)。元件的制造條件完全相同(可變電阻層的材料FeOx、電極材料Pt、可變電阻層面積0.25pm2、電極面積0.25pm2、可變電阻層厚度100nm、電極厚度100nm)。對(duì)配線電阻為50Q的電路與配線電阻為250Q的電路在進(jìn)行電流驅(qū)動(dòng)(施加由恒定電流源產(chǎn)生的脈沖)的情況下及進(jìn)行電壓驅(qū)動(dòng)(施加由恒定電壓源產(chǎn)生的脈沖)的情況下，測(cè)量電壓一一電流特性和電阻值。電流驅(qū)動(dòng)中使用恒定電流源，按照0mA—2mA—0mA——2mA的順序，以33ms的時(shí)間間隔每次0.01mA地改變電流值的同時(shí)測(cè)量電壓。電壓限制(電壓的上限值)為+1.5V。電壓驅(qū)動(dòng)中使用恒定電壓源，按照0V—+1.4V—0V——1.4V的順序，以33ms的時(shí)間間隔每次0.01V地改變電壓值的同時(shí)測(cè)量電流。電流限制(電流的上限值)為一2mV。圖3是表示在進(jìn)行電流驅(qū)動(dòng)的情況下，配線電阻造成的元件電壓——電流特性差異的圖表。圖4是表示在進(jìn)行電流驅(qū)動(dòng)的情況下，配線電阻造成的元件電阻值差異的表。圖5是表示在進(jìn)行電壓驅(qū)動(dòng)的情況下，配線電阻造成的元件電壓——電流特性差異的圖表。圖6是表示在進(jìn)行電壓驅(qū)動(dòng)的情況下，配線電阻造成的元件電阻值差異的表。圖4與圖6的右端的數(shù)值是配線電阻造成的電阻值的差異。另外，圖4與圖6中表示了初始狀態(tài)下的電阻值用以基準(zhǔn)。從圖3至圖6的測(cè)量結(jié)果可以明確，比起電壓驅(qū)動(dòng)，電流驅(qū)動(dòng)下因配線電阻造成的電阻值的差異會(huì)變小。S卩，以高電阻狀態(tài)下元件的電阻值來看，電壓驅(qū)動(dòng)的情況下因配線電阻的不同造成的電阻值的差為909.1Q，而相應(yīng)的電流驅(qū)動(dòng)的情況下該差值為97.6Q。以低電阻狀態(tài)下元件的電阻值來看，電壓驅(qū)動(dòng)的情況下因配線電阻的不同造成的電阻值的差為583.7Q，而相應(yīng)的電流驅(qū)動(dòng)的情況下該差值為59.5Q。即，可以得知，配線電阻的不同對(duì)元件的寫入后的電阻值帶來的影響，在電流驅(qū)動(dòng)的情況下比電壓驅(qū)動(dòng)的情況下要格外地小。電流驅(qū)動(dòng)與電壓驅(qū)動(dòng)的不同，可以認(rèn)為是由以下的機(jī)制產(chǎn)生的。非易失性存儲(chǔ)元件具有施加在元件兩端的電壓僅僅稍有不同，寫入后的電阻值就會(huì)差異得很大的特性。為抑制寫入后電阻值的差異，有必要盡可能地使施加到元件兩端的電壓為固定值。電壓驅(qū)動(dòng)下因?yàn)槭┘拥氖且?guī)定電壓的脈沖而配線電阻與元件間產(chǎn)生分壓關(guān)系，所以施加到元件電阻兩端的電壓會(huì)根據(jù)配線電阻而變化。另一方面，電流驅(qū)動(dòng)下因?yàn)槭┘拥氖且?guī)定電流的脈沖，施加到元件兩端的電壓與元件自身的電阻值成正比，不受配線電阻的影響。即，電流驅(qū)動(dòng)下，施加到元件兩端的電壓均勻化，大幅抑制寫入后電阻值的差異。在使陣列狀形成存儲(chǔ)元件的交叉點(diǎn)型非易失性存儲(chǔ)器動(dòng)作的情況下，配線電阻依其在陣列上的位置而變化。如果采用電流驅(qū)動(dòng)作為向非易失性存儲(chǔ)元件的數(shù)據(jù)寫入方法，抑制由陣列上位置造成的元件電阻值差異就成為可能。進(jìn)行電流驅(qū)動(dòng)的情況下，在向高電阻狀態(tài)的寫入中，伴隨著電阻值的上升，元件兩端的電勢(shì)差會(huì)失去控制地增加，元件有被破壞的危險(xiǎn)。通過電流驅(qū)動(dòng)與電壓限制的組合，能夠一面防止元件破壞，一面抑制電阻值差異。[變形例]圖7是表示本發(fā)明實(shí)施方式1涉及的非易失性存儲(chǔ)裝置的變形例的結(jié)構(gòu)的框圖。本變形例的非易失性存儲(chǔ)裝置與圖1的非易失性存儲(chǔ)裝置不同在于不具有電流源。如圖7所示，變形例涉及的非易失性存儲(chǔ)裝置400具有在半導(dǎo)體襯底上的存儲(chǔ)器主體部401，該存儲(chǔ)器主體部401具有存儲(chǔ)陣列402。該存儲(chǔ)陣列402上的各個(gè)電壓鉗位電路15都與設(shè)置在外部的比較器50連接。晶體管51起到控制設(shè)置在非易失性存儲(chǔ)裝置400外部的電流源16與行譯碼器13之間的連接的開關(guān)作用，比較器50與該晶體管51連接，對(duì)來自電壓鉗位電路15的輸出電壓Vw與來自外部輸入的基準(zhǔn)電壓Vref進(jìn)行比較，根據(jù)其結(jié)果控制晶體管51的導(dǎo)通/截止。本實(shí)施方式中，應(yīng)當(dāng)對(duì)特定的存儲(chǔ)單元供給電流脈沖，在由行譯碼器13與列譯碼器14分別選中字線與位線的情況下，控制基準(zhǔn)電壓Vref的值，使得在來自電壓鉗位電路的輸出電壓Vw到達(dá)1.4V前晶體管51導(dǎo)通，而到達(dá)1.4V時(shí)晶體管51截止。該基準(zhǔn)電壓Vref的控制由電源電壓Vdd來進(jìn)行。按照上述的結(jié)構(gòu)，也可以實(shí)現(xiàn)抑制各個(gè)存儲(chǔ)單元M111，M112，……的可變電阻層11的電阻值的差異。(實(shí)施方式2)如下所示，實(shí)施方式2所涉及的非易失性存儲(chǔ)裝置具有多個(gè)二極管作為限制存儲(chǔ)單元電壓為規(guī)定電壓的電壓限制機(jī)構(gòu)。[非易失性存儲(chǔ)裝置的結(jié)構(gòu)]圖8是表示本發(fā)明實(shí)施方式2涉及的非易失性存儲(chǔ)裝置的結(jié)構(gòu)的框圖。如圖8所示，本實(shí)施方式涉及的非易失性存儲(chǔ)裝置200具有在半導(dǎo)體襯底上的存儲(chǔ)器主體部201，該存儲(chǔ)器主體部201具有存儲(chǔ)陣列202。該存儲(chǔ)陣列202上，每個(gè)字線WL0，WL1，WL2，......與地面間串聯(lián)連接多個(gè)二極管21。這里，多個(gè)二極管21的閾值電壓之和，定為與實(shí)施方式1的非易失性存儲(chǔ)裝置具有的電壓鉗位電路15的基準(zhǔn)電壓相同。換而言之，二極管21的個(gè)數(shù)定為，使閾值電壓之和與實(shí)施方式1的非易失性存儲(chǔ)裝置具有的電壓鉗位電路15的基準(zhǔn)電壓相同。舉一個(gè)例子來說明，一般的硅二極管基準(zhǔn)電壓為0.7V。例如在該基準(zhǔn)電壓為1.4V的情況下，只需具有兩個(gè)二極管21即可。這些二極管21在制造工藝上，可以與存儲(chǔ)單元Mlll，M112，……具有的二極管ll按同一工序形成。另外，關(guān)于實(shí)施方式2的非易失性存儲(chǔ)裝置中其他的結(jié)構(gòu)，因?yàn)榕c實(shí)施方式1的情況下相同，附加同一符號(hào)省略說明。[非易失性存儲(chǔ)裝置的動(dòng)作]接下來，對(duì)按上述方法構(gòu)成的本實(shí)施方式的非易失性存儲(chǔ)裝置200的動(dòng)作進(jìn)行說明。[寫入動(dòng)作]首先，對(duì)向存儲(chǔ)單元寫入數(shù)據(jù)的情況下非易失性存儲(chǔ)裝置200的動(dòng)作，以向設(shè)置在字線WLO與位線BLO的交叉點(diǎn)上的存儲(chǔ)單元Mill寫入數(shù)據(jù)的情況為例進(jìn)行說明。與實(shí)施方式1的情況相同，行譯碼器13根據(jù)從地址輸入電路18輸出的行地址信號(hào)來選擇字線WLO，另外，列譯碼器14根據(jù)從地址輸入電路18輸出的列地址信號(hào)來選擇位線BLO。這樣，電流源16與字線WLO連接，位線BLO被接地。另外，連接位線BLO與讀出放大器17的開關(guān)斷開。其結(jié)果是，寫入用電流脈沖被供給到字線WLO與位線BLO之間。本實(shí)施方式中，與實(shí)施方式l相同地，施加到字線WLO上的寫入用電流脈沖的電流值為+2mA，一2mA。在字線WL0上施加了+2mA的電流脈沖的情況下，向存儲(chǔ)單元Mlll上供給該電流脈沖，其結(jié)果是，存儲(chǔ)單元M111具有的可變電阻層11高電阻化。這里，當(dāng)在字線WL0上施加了+2mA電流脈沖的情況下存儲(chǔ)單元Mlll的電壓達(dá)到閾值電壓之和的時(shí)候，多個(gè)二極管21導(dǎo)通。這樣，向存儲(chǔ)單元Mlll的電流脈沖的供給得到限制。其結(jié)果是，存儲(chǔ)單元Mlll上的電壓上升被限制，存儲(chǔ)單元Mlll具有的可變電阻層11的電阻值在10kQ左右。另一方面，在字線WL0上施加了一2mA的電流脈沖的情況下，向存儲(chǔ)單元M111上供給該電流脈沖，其結(jié)果是，存儲(chǔ)單元M111具有的可變電阻層11低電阻化。這種情況下，多個(gè)二極管21截止。其結(jié)果是，存儲(chǔ)單元Mlll具有的可變電阻層11的電阻值在lkQ左右。這里，通過使高電阻化情況下可變電阻層11的電阻值與低電阻化情況下可變電阻層11的電阻值同二進(jìn)制數(shù)據(jù)中的兩個(gè)值分別對(duì)應(yīng)，能夠向存儲(chǔ)單元Mlll內(nèi)寫入二進(jìn)制數(shù)據(jù)。[讀出動(dòng)作]在按上述方法存儲(chǔ)單元Ml11上寫入了二進(jìn)制數(shù)據(jù)的情況下，關(guān)于讀出該數(shù)據(jù)時(shí)非易失性存儲(chǔ)裝置200的動(dòng)作，因?yàn)榕c實(shí)施方式1的情況下一樣，省略說明。上述寫入動(dòng)作與讀出動(dòng)作中，字線、位線、可變電阻層及作為電壓限制機(jī)構(gòu)的二極管的狀態(tài)總結(jié)在表1中。<table>tableseeoriginaldocumentpage17</column></row><table>如表1所示以+2mA勁M亍數(shù)據(jù)寫入的情況，可變電阻層處于高電阻狀態(tài)時(shí)，二極管導(dǎo)通。其結(jié)果是，可變電阻層維持在高電阻狀態(tài)。另一方面，可變電阻層處于低電阻狀態(tài)時(shí)，二極管從截止變化為導(dǎo)通。其結(jié)果是，可變電阻層變化到高電阻狀態(tài)。由于作為電壓限制機(jī)構(gòu)的二極管如上所述地動(dòng)作，即使在字線WL0，WL1，WL2，......及位線BL0，BL1，BL2，……上存在配線電阻的情況下，也能夠抑制各個(gè)存儲(chǔ)單元Mill,M112，……的可變電阻層ll上的電阻值的差異。圖9(a)及(b)是表示本發(fā)明實(shí)施方式2涉及的非易失性存儲(chǔ)裝置的動(dòng)作結(jié)果的圖表。圖9(a)中，縱軸和橫軸分別表示施加正負(fù)電流后可變電阻層的電阻值和測(cè)量次數(shù)。另外，圖9(b)中，縱軸和橫軸分別表示施加在字線上的正負(fù)電流的電流值和測(cè)量次數(shù)。如圖9(b)所示，對(duì)字線施加250次正負(fù)電流脈沖。其結(jié)果如圖9(a)所示，可變電阻層的電阻值穩(wěn)定，處在10kQ或lkQ，能夠確定沒有差異。(實(shí)施方式3)如下所示，實(shí)施方式3所涉及的非易失性存儲(chǔ)裝置具有晶體管作為限制存儲(chǔ)單元電壓為規(guī)定電壓的電壓限制機(jī)構(gòu)。[非易失性存儲(chǔ)裝置的結(jié)構(gòu)]圖10是表示本發(fā)明實(shí)施方式3涉及的非易失性存儲(chǔ)裝置的結(jié)構(gòu)的框圖。如圖IO所示，本實(shí)施方式涉及的非易失性存儲(chǔ)裝置300具有在半導(dǎo)體襯底上的存儲(chǔ)器主體部301，該存儲(chǔ)器主體部301具有存儲(chǔ)陣列302。在該存儲(chǔ)陣列302上，行譯碼器13與第一排存儲(chǔ)單元Mlll，M121，M131,……之間的各個(gè)字線WLO，WL1，WL2，……上，連接晶體管41的柵極和源極。另外，晶體管41的漏極上連接著基準(zhǔn)電壓Vwrefl、Vwref2、Vwref3，......的電源(圖中未標(biāo)出)。由該晶體管41，控制對(duì)各個(gè)存儲(chǔ)單元Mlll，M112，……的可變電阻層11的電流的供給/非供給。另外，關(guān)于實(shí)施方式3的非易失性存儲(chǔ)裝置中其他的結(jié)構(gòu)，因?yàn)榕c實(shí)施方式1的情況下相同，附加同一符號(hào)省略說明。[非易失性存儲(chǔ)裝置的動(dòng)作]接下來，對(duì)按上述方法構(gòu)成的本實(shí)施方式的非易失性存儲(chǔ)裝置300進(jìn)行說明。首先，對(duì)向存儲(chǔ)單元寫入數(shù)據(jù)的情況下非易失性存儲(chǔ)裝置300的動(dòng)作，以向設(shè)置在字線WLO與位線BLO的交叉點(diǎn)上的存儲(chǔ)單元Mill寫入數(shù)據(jù)的情況為例進(jìn)行說明。與實(shí)施方式1的情況相同，行譯碼器13根據(jù)從地址輸入電路18輸出的行地址信號(hào)來選擇字線WL0，另外，列譯碼器14根據(jù)從地址輸入電路18輸出的列地址信號(hào)來選擇位線BL0。這樣，電流源16與字線WL0連接，位線BLO被接地。另外，連接位線BLO與讀出放大器17的開關(guān)斷開。其結(jié)果是，寫入用電流脈沖被供給到字線WLO與位線BLO之間。本實(shí)施方式中，與實(shí)施方式l相同地，施加到字線WLO上的寫入用電流脈沖的電流值為+2mA，一2mA。另外，本實(shí)施方式中，加到晶體管41的漏極上的基準(zhǔn)電壓Vwrefl設(shè)定在1.4V。在字線WL0上施加了+2mA的電流的情況下，向存儲(chǔ)單元Mill上供給該電流脈沖，其結(jié)果是，存儲(chǔ)單元Mlll具有的可變電阻層11高電阻化。這里，當(dāng)在字線WL0上施加了+2mA電流脈沖的情況下存儲(chǔ)單元Mlll的電壓超過1.4V的時(shí)候，多個(gè)二極管21導(dǎo)通。這樣，向存儲(chǔ)單元Ml11的電流脈沖的供給得到限制。其結(jié)果是，存儲(chǔ)單元Mill上的電壓上升被限制，存儲(chǔ)單元Mlll具有的可變電阻層11的電阻值在10kQ左右。另一方面，在字線WL0上施加了一2mA的電流脈沖的情況下，向存儲(chǔ)單元Mlll上供給該電流脈沖，其結(jié)果是，存儲(chǔ)單元M111具有的可變電阻層11低電阻化。這種情況下，晶體管41截止。其結(jié)果是，存儲(chǔ)單元Mlll具有的可變電阻層11的電阻值在lkQ左右。這里，通過使高電阻化情況下可變電阻層11的電阻值與低電阻化情況下可變電阻層ll的電阻值同二進(jìn)制數(shù)據(jù)中的兩個(gè)值分別對(duì)應(yīng)，能夠向存儲(chǔ)單元Mlll內(nèi)寫入二進(jìn)制數(shù)據(jù)。[讀出動(dòng)作]在按上述方法存儲(chǔ)單元Ml11上寫入了二進(jìn)制數(shù)據(jù)的情況下，關(guān)于讀出該數(shù)據(jù)時(shí)非易失性存儲(chǔ)裝置300的動(dòng)作，因?yàn)榕c實(shí)施方式1的情況下一樣，省略說明。由于作為電壓限制機(jī)構(gòu)的晶體管如上所述地動(dòng)作，即使在字線WLO，WL1，WL2，……及位線BLO，BL1，BL2，……上存在酉己線電阻的情況下，也能夠抑制各個(gè)存儲(chǔ)單元Mlll，M112，……的可變電阻層ll上的電阻值的差異。另外，如本實(shí)施方式一樣使用晶體管的情況下，具有能夠通過調(diào)整基準(zhǔn)電壓來方便地進(jìn)行存儲(chǔ)單元的電壓限制的優(yōu)點(diǎn)。另外，上述各種實(shí)施方式的非易失性存儲(chǔ)裝置中，寫入數(shù)據(jù)情況下作為寫入用電流脈沖的電流值采用+2mA及一2mA，讀出數(shù)據(jù)情況下作為讀出用電流脈沖的電流值采用10pA，但并不是僅限于此的。本發(fā)明的非易失性存儲(chǔ)裝置，能夠在電流密度為2xl0Slxl(^A/cn^左右范圍內(nèi)的情況下，可變電阻層的電阻值不發(fā)生差異地動(dòng)作。產(chǎn)業(yè)上的可利用性本發(fā)明的非易失性存儲(chǔ)裝置能夠抑制可變電阻元件電阻值的差異，作為使用在個(gè)人計(jì)算機(jī)或便攜式電話等各種電子設(shè)備中的非易失性存儲(chǔ)元件等是有用的。權(quán)利要求1.一種非易失性存儲(chǔ)裝置，其特征在于，包括存儲(chǔ)陣列，其包括在第一平面內(nèi)相互平行形成的多個(gè)第一電極配線、在平行于所述第一平面的第二平面內(nèi)相互平行且與所述多個(gè)第一電極配線立體交叉地形成的多個(gè)第二電極配線、在所述多個(gè)第一電極配線與所述多個(gè)第二電極配線的立體交叉位置上分別設(shè)置的非易失性存儲(chǔ)元件；連接到所述多個(gè)第一電極配線、選擇所述第一電極配線的第一選擇裝置，所述非易失性存儲(chǔ)元件各自具有可變電阻層，其電阻值依供給到對(duì)應(yīng)于該非易失性存儲(chǔ)元件的所述立體交叉位置而設(shè)置的第一電極配線及第二電極配線間的電流脈沖而可逆地發(fā)生變化，所述存儲(chǔ)陣列的內(nèi)部或外部還具有連接到所述第一電極配線，將施加到所述第一電極配線上的電壓限制到規(guī)定的上限值以下的電壓限制機(jī)構(gòu)，在連接所述第一選擇裝置和所述電壓限制機(jī)構(gòu)的一個(gè)第一電極配線上連接有多個(gè)所述非易失性存儲(chǔ)元件。2.如權(quán)利要求1所述的非易失性存儲(chǔ)裝置，其特征在于具有連接到所述第一選擇裝置，通過所述第一選擇裝置對(duì)所述非易失性存儲(chǔ)元件施加具有規(guī)定電流值的電流脈沖的電流脈沖施加裝置。3.如權(quán)利要求1所述的非易失性存儲(chǔ)裝置，其特征在于作為所述電壓限制機(jī)構(gòu)，與各個(gè)所述第一電極配線對(duì)應(yīng)地設(shè)有電壓鉗位電路。4.如權(quán)利要求l所述的非易失性存儲(chǔ)裝置，其特征在于作為所述電壓限制機(jī)構(gòu)，與各個(gè)所述第一電極配線對(duì)應(yīng)地設(shè)有二極管。5.如權(quán)利要求1所述的非易失性存儲(chǔ)裝置，其特征在于作為所述電壓限制機(jī)構(gòu)，與各個(gè)所述第一電極配線對(duì)應(yīng)地設(shè)有晶體管。6.如權(quán)利要求1所述的非易失性存儲(chǔ)裝置，其特征在于所述電壓限制機(jī)構(gòu)分別對(duì)應(yīng)于各個(gè)所述第一電極配線而設(shè)置，所述電壓限制機(jī)構(gòu)使由所述電壓限制機(jī)構(gòu)所確定的電壓上限值對(duì)應(yīng)于所連接的第一電極配線的不同而不同。7.—種向非易失性存儲(chǔ)裝置的數(shù)據(jù)寫入方法，所述非易失性存儲(chǔ)裝置具有多個(gè)非易失性存儲(chǔ)元件，這些非易失性存儲(chǔ)元件分別具有第一電極、第二電極、按照供給到所述第一電極和所述第二電極間的電脈沖而可逆變化的設(shè)置在所述第一電極與第二電極間的可變電阻層，該向非易失性存儲(chǔ)裝置的數(shù)據(jù)寫入方法通過使用恒定電流源向所述非易失性存儲(chǔ)元件施加電脈沖來改變所述非易失性存儲(chǔ)元件的電阻值。全文摘要本發(fā)明提供非易失性存儲(chǔ)裝置及向非易失性存儲(chǔ)裝置的數(shù)據(jù)寫入方法。該非易失性存儲(chǔ)裝置包括存儲(chǔ)陣列(102)，其包括在第一平面內(nèi)相互平行形成的多個(gè)第一電極配線(WL)；在平行于第一平面的第二平面內(nèi)相互平行且與多個(gè)第一電極配線立體交叉的多個(gè)第二電極配線(BL)；分別對(duì)應(yīng)于第一電極配線及第二電極配線的各個(gè)立體交叉點(diǎn)設(shè)置，具有電阻值可隨著供給到對(duì)應(yīng)的第一電極配線與對(duì)應(yīng)的第二電極配線間的電流脈沖而可逆變化的可變電阻層的非易失性存儲(chǔ)元件(11)；選擇第一電極配線的選擇裝置(13)；存儲(chǔ)陣列內(nèi)部或外部的，連接到第一電極配線上進(jìn)一步將施加到第一電極配線上的電壓限制到規(guī)定的上限值以下的電壓限制機(jī)構(gòu)(15)。連接第一選擇裝置和電壓限制機(jī)構(gòu)的一個(gè)第一電極配線上連接有多個(gè)非易失性存儲(chǔ)元件。文檔編號(hào)G11C13/00GK101622673SQ20088000604公開日2010年1月6日申請(qǐng)日期2008年2月22日優(yōu)先權(quán)日2007年2月23日發(fā)明者加藤佳一,島川一彥,高木剛,魏志強(qiáng)申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社