專利名稱：改進的多電平存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電荷儲存存儲器(charge storage memory)，更具體而言涉 及從電荷儲存存儲器精確地讀取儲存的值。
背景技術(shù)：
這里提供的背景技術(shù)描述僅用于一般地呈現(xiàn)本公開的上下文。在該背 景技術(shù)部分中所描述的當(dāng)前署名的發(fā)明人的工作以及不能以其他方式被當(dāng) 作提交時的現(xiàn)有技術(shù)的這些描述中的一些方面不能明示或暗示地看作是本 公開的現(xiàn)有技術(shù)。
現(xiàn)在參考圖1，圖1示出了根據(jù)現(xiàn)有技術(shù)的雙邊存儲單元(dual-edged memory cell) 100的截面圖。在各種實現(xiàn)方式中，雙邊存儲單元100可以 是基于氮化物的，并且可包括來自Saiflm Semrconductors, Ltd.的氮化物只 讀存儲器(NROM)晶體管。下文中將雙邊存儲單元100稱為晶體管 亂
晶體管IOO包括p摻雜襯底102以及可用作源極或漏極的第一 n+摻雜 區(qū)域("右側(cè)觸點")104。晶體管100還包括可用作漏極或源極的第二 n+摻雜區(qū)域("左側(cè)觸點")106。晶體管100還包括第一柵極介電層 108、俘獲材料(例如氮化物)層110、第二柵極介電層112和多晶硅柵極 114。
晶體管100可在兩個區(qū)域中儲存電荷，這兩個區(qū)域在圖1中大體上示為兩個圓形區(qū)域左側(cè)區(qū)域120和右側(cè)區(qū)域122。儲存在左側(cè)和右側(cè)區(qū)域
120禾卩122中的電荷的量影響晶體管100的閾值電壓，這是可以用來儲存 數(shù)據(jù)的屬性。
因為晶體管100基本上是對稱的，所以左側(cè)和右側(cè)觸點104和106可 以互換地用作源極和漏極。為了對右側(cè)區(qū)域122進行編程，正電壓被施加 到柵極114和右側(cè)觸點104，而左側(cè)觸點106被保持在地。然后電子從左 側(cè)觸點106移動到右側(cè)觸點104，并且一些獲得了足夠的能量以經(jīng)過第一 柵極介電層108并在氮化物層110中被俘獲。電荷可被俘獲在右側(cè)區(qū)域 122內(nèi)。
當(dāng)在與編程方向相反的方向上讀取時，右側(cè)區(qū)域122中俘獲的電荷對 晶體管100的閾值電壓有巨大的影響。換言之，電壓被施加到柵極114和 左側(cè)觸點106，而右側(cè)觸點104被保持在地。該電壓一般小于用于對晶體 管IOO進行編程的電壓。隨后流經(jīng)晶體管100的電流的量指示出讀取方向 上晶體管100的閾值電壓，從而指示出右側(cè)區(qū)域122中俘獲的電荷的量。
晶體管IOO下方的箭頭指示出在對左側(cè)和右側(cè)區(qū)域120和122中每一 個的編程和讀取操作期間電子的流動方向。用于編程和讀取的電壓對于左 側(cè)區(qū)域120來說是相反的。例如，當(dāng)電子從左惻觸點106流動到右側(cè)觸點 104時，對右側(cè)區(qū)域122執(zhí)行編程。這是通過使右側(cè)觸點104保持在比左 側(cè)觸點106更高的電勢來實現(xiàn)的。
右側(cè)區(qū)域122的讀取是通過使左側(cè)觸點106保持在更高的電勢來執(zhí)行 的，從而在讀取期間電子將會流向左側(cè)觸點106。對于左側(cè)區(qū)域120，編 程操作涉及使左側(cè)觸點106保持在比右側(cè)觸點104更高的電勢。左側(cè)區(qū)域 120的讀取可通過使右側(cè)觸點104保持在比左側(cè)觸點106更高的電勢來執(zhí) 行。
現(xiàn)在參考圖2，圖2示出了根據(jù)現(xiàn)有技術(shù)的NAND閃存內(nèi)的儲存單元 (storage cell)陣列150的功能示意圖。陣列150包括頂部和底部選擇晶 體管152和154，它們可以是n溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管(n-MOSFET)。陣列150還包括串聯(lián)連接在底部選擇晶體管154和頂部選擇 晶體管152之間的四個NAND儲存單元156-1、 156-2、 156-3禾P 156-4。200880002210.7
說明書第3/22頁
NAND儲存單元156可實現(xiàn)為浮柵n-MOSFET器件。
諸如NAND儲存單元156-4這樣的NAND儲存單元可通過在NAND 儲存單元156-4的柵極上施加例如20伏特的大電壓來進行編程。頂部選擇 晶體管152也會在其柵極接收20伏特，而底部選擇晶體管154的柵極將會 接地。頂部選擇晶體管152的漏極也將會被接地。
不會被編程的NAND儲存單元156-3、 156-2和156-1的柵極被保持在 足以使晶體管導(dǎo)通但卻不會對其進行編程的電壓，例如5伏特。電子在 NAND儲存單元156-4的浮柵中被俘獲，從而改變其閾值電壓。
讀取NAND儲存單元156-4涉及通過施加導(dǎo)通電壓(例如5伏特)來 導(dǎo)通其他NAND儲存單元156-3、 156-2和156-1。頂部和底部選擇晶體管 152禾B 154也被導(dǎo)通。NAND儲存單元156-4的柵極被保持在某個電壓， 在該電壓下改變的閾值電壓將會表現(xiàn)為漏極電流的很大變化。
預(yù)定的電流，例如在不同閾值電壓下NAND儲存單元156-4所吸收的 電流的平均值，被置于頂部選擇晶體管152的漏極中。如果該電流高于 NAND儲存單元156-4所發(fā)出的電流，則頂部選擇晶體管152的漏極處的 電壓將會增大；否則，頂部選擇晶體管152的漏極處的電壓將會減小。該 電壓電平可被測量，以推斷NAND儲存單元156-4的閾值電壓，從而推斷 NAND儲存單元156-4的編程狀態(tài)。
現(xiàn)在參考圖3，圖3示出了根據(jù)現(xiàn)有技術(shù)的存儲器200的功能框圖。 存儲器200包括儲存單元陣列202和控制器204。儲存單元陣列202可由 諸如圖1所示的雙邊存儲單元和圖2所示的NAND儲存單元之類的器件組 成?？刂破?04與存儲器200外界的外部設(shè)備通信，并且對儲存單元陣列 202進行編程、擦除和讀取。
發(fā)明內(nèi)容
一種儲存系統(tǒng)包括電荷儲存單元和控制器。電荷儲存單元包括第一和 第二電荷儲存區(qū)域，該第一和第二電荷儲存區(qū)域中的每一個能夠采取多個 電荷電平?？刂破鲗⒌谝浑姾蓛Υ鎱^(qū)域編程到多個電荷電平之一，然后將 第二電荷儲存區(qū)域編程到多個電荷電平之一。控制器基于對第一電荷儲存區(qū)域的第一測量結(jié)果和對第二電荷儲存區(qū)域的第二測量結(jié)果來讀取第一電 荷儲存區(qū)域中儲存的電荷電平。
在其他特征中，控制器基于第二測量結(jié)果結(jié)果來讀取第二電荷儲存區(qū) 域中儲存的電荷電平。儲存系統(tǒng)還包括由第一測量結(jié)果和第二測量結(jié)果索 引的電荷電平的查找表?？刂破骼脰苏冶韥泶_定第一電荷儲存區(qū)域中儲 存的電荷電平。電荷儲存單元包括氮化物只讀存儲器晶體管。
在其他特征中，電荷儲存單元還包括能夠采取多個電荷電平的第三電 荷儲存區(qū)域，控制器在第二電荷儲存區(qū)域之后對第三電荷儲存區(qū)域編程， 并且控制器基于第二測量結(jié)果和對第三電荷儲存區(qū)域的第三測量結(jié)果中的 至少一個以及第一測量結(jié)果來讀取第一電荷儲存區(qū)域中儲存的電荷電平。
在其他特征中，控制器通過在每個編程間隔之后迸行測量來迭代地編 程，直到多個電荷電平中所需的一個電平被達(dá)到為止。對第二電荷儲存區(qū) 域的第一編程間隔是基于第一電荷儲存區(qū)域中儲存的電荷電平來進行的。 儲存系統(tǒng)還包括第二電荷儲存單元，其具有第一和第二電荷儲存區(qū)域，該 第一和第二電荷儲存區(qū)域中的每一個能夠采取多個電荷電平?？刂破髟趯?電荷儲存單元的第一和第二電荷儲存區(qū)域編程之后對第二電荷儲存單元的 第一和第二電荷儲存區(qū)域編程，
在其他特征中，控制器基于對第二電荷儲存單元的第一電荷儲存區(qū)域 的第三測量結(jié)果和對第二電荷儲存單元的第二電荷儲存區(qū)域的第四測量結(jié) 果來讀取第二電荷儲存單元的第一電荷儲存區(qū)域中儲存的電荷電平?？刂?器基于第三測量結(jié)果和第四測量結(jié)果中的至少一個以及第二測量結(jié)果來讀 取電荷儲存單元的第二電荷儲存區(qū)域中儲存的電荷電平。
一種儲存系統(tǒng)包括M個電荷儲存單元和控制器。M個電荷儲存單元
中的每一個包括能夠采取N個電荷電平之一的電荷儲存區(qū)域，其中N和 M是大于1的整數(shù)?？刂破鲗個電荷儲存單元中的第一單元編程到N 個電荷電平之一，然后將M個電荷儲存單元中的第二單元編程到N個電 荷電平之一?？刂破骰趯Φ谝粏卧牡谝粶y量結(jié)果和對第二單元的第二 測量結(jié)果來讀取第一單元中儲存的電荷電平。
在其他特征中，控制器基于第二測量結(jié)果來讀取第二單元中儲存的電荷電平。儲存系統(tǒng)還包括由第一測量結(jié)果和第二測量結(jié)果索引的電荷電平 的查找表?？刂破骼貌檎冶韥碜x取第一單元中儲存的電荷電平。M個電
荷儲存單元包括NAND閃速晶體管(NAND flash transistor)?？刂破髟诘?二單元之后對M個電荷儲存單元中的第三單元編程，并且基于第二測量結(jié) 果和對第三單元的第三測量結(jié)果中的至少一個以及第一測量結(jié)果來讀取第 一單元中儲存的電荷電平。
在其他特征中，控制器通過在每個編程間隔之后進行測量來迭代地編 程，直到N個電荷電平中所需的一個電平被達(dá)到為止。對第二單元的第一
編程間隔是基于第一單元中儲存的電荷電平來進行的。M個電荷儲存單元 中的每一個包括多個電荷儲存區(qū)域，該多個電荷儲存區(qū)域包括所述能夠采 取N個電荷電平之一的電荷儲存區(qū)域。控制器在對第一單元的第一和第二 電荷儲存區(qū)域編程之后對第二單元的第一和第二電荷儲存區(qū)域編程。
在其他特征中，第一單元的第一電荷儲存區(qū)域包括第一單元的所述電 荷儲存區(qū)域，并且第二單元的第一電荷儲存區(qū)域包括第二單元的所述電荷 儲存區(qū)域?？刂破骰诘诙y量結(jié)果和對第二單元的第二電荷儲存區(qū)域的 第三測量結(jié)果來讀取第二單元的第一電荷儲存區(qū)域中儲存的電荷電平?？?制器基于第二和第三測量結(jié)果中的至少一個以及對第一單元的第二電荷儲 存區(qū)域的第四測量結(jié)果來讀取第一單元的第二電荷儲存區(qū)域中儲存的電荷 電平。
一種方法包括將電荷儲存單元的第一電荷儲存區(qū)域編程到多個電荷 電平之一；在對第一電荷儲存區(qū)域編程之后將電荷儲存單元的第二電荷儲 存區(qū)域編程到多個電荷電平之一；分別對第一和第二電荷儲存區(qū)域執(zhí)行第 一和第二測量；以及基于第一和第二測量結(jié)果來讀取第一電荷儲存區(qū)域中 儲存的電荷電平。
在其他特征中，該方法還包括基于第二測量結(jié)果來讀取第二電荷儲存 區(qū)域中儲存的電荷電平。該方法還包括提供由第一測量結(jié)果和第二測量 結(jié)果索引的電荷電平的查找表；以及利用查找表來讀取第一電荷儲存區(qū)域 中儲存的電荷電平。電荷儲存單元包括氮化物只讀存儲器晶體管。
在其他特征中，該方法還包括在對第二電荷儲存區(qū)域編程之后對電荷儲存單元的第三電荷儲存區(qū)域編程；對第三電荷儲存區(qū)域執(zhí)行第三測 量；以及基于第二測量結(jié)果和第三測量結(jié)果中的至少一個以及第一測量結(jié) 果來讀取第一電荷儲存區(qū)域中儲存的電荷電平。該方法還包括通過在每個 編程間隔之后進行測量來迭代地編程，直到多個電荷電平中所需的一個電 平被達(dá)到為止。
在其他特征中，該方法還包括基于第一電荷儲存區(qū)域中儲存的電荷電 平來進行對第二電荷儲存區(qū)域的第一編程間隔。該方法還包括在對電荷 儲存單元的第一和第二電荷儲存區(qū)域編程之后對第二電荷儲存單元的第一 和第二電荷儲存區(qū)域編程；分別對第二電荷儲存單元的第一和第二電荷儲 存區(qū)域執(zhí)行第三和第四測量；基于第三和第四測量結(jié)果來讀取第二電荷儲 存單元的第一電荷儲存區(qū)域中儲存的電荷電平；以及基于第三和第四測量 結(jié)果中的至少一個以及第二測量結(jié)果來讀取電荷儲存單元的第二電荷儲存 區(qū)域中儲存的電荷電平。
一種方法包括將M個電荷儲存單元中的第一單元編程到N個電荷
電平之一，其中N和M是大于1的整數(shù)；在對第一單元編程之后將M個
電荷儲存單元中的第二單元編程到N個電荷電平之一；分別對第一和第二 單元執(zhí)行第一和第二測量；以及基于第一和第二測量結(jié)果來讀取第一單元
中儲存的電荷電平。
在其他特征中，該方法還包括基于第二測量結(jié)果來讀取第二單元中儲
存的電荷電平。該方法還包括提供由第一測量結(jié)果和第二測量結(jié)果索引
的電荷電平的查找表；以及利用查找表來讀取第一單元中儲存的電荷電 平。M個電荷儲存單元包括NAND閃速晶體管。
在其他特征中，該方法還包括在對第二單元編程之后對M個電荷儲
存單元中的第三單元編程；對第三單元執(zhí)行第三測量；以及基于第二和第 三測量結(jié)果中的至少一個以及第一測量結(jié)果來讀取第一單元中儲存的電荷 電平。該方法還包括通過在每個編程間隔之后進行測量來迭代地編程，直 到N個電荷電平中所需的一個電平被達(dá)到為止。
在其他特征中，該方法還包括基于第一單元中儲存的電荷電平來進行 對第二單元的第一編程間隔。該方法還包括在對第一單元的第一和第二電荷儲存區(qū)域編程之后對第二單元的第一和第二電荷儲存區(qū)域編程。第一單 元的第一電荷儲存區(qū)域包括第一單元的所述電荷儲存區(qū)域，并且第二單元 的第一電荷儲存區(qū)域包括第二單元的所述電荷儲存區(qū)域。
在其他特征中，該方法還包括分別對第一和第二單元的第二電荷儲 存區(qū)域執(zhí)行第三和第四測量；基于第二和第四測量結(jié)果來讀取第二單元的 第一電荷儲存區(qū)域中儲存的電荷電平；以及基于第二和第四測量結(jié)果中的 至少一個以及第三測量結(jié)果來讀取第一單元的第二電荷儲存區(qū)域中儲存的 電荷電平。
一種儲存系統(tǒng)包括電荷儲存裝置，該電荷儲存裝置具有用于采取多個 電荷電平的第一和用于采取多個電荷電平的第二電荷儲存區(qū)域；以及控制 裝置，用于將第一電荷儲存區(qū)域編程到多個電荷電平之一，然后將第二電 荷儲存區(qū)域編程到多個電荷電平之一，并且基于對第一電荷儲存區(qū)域的第 一測量結(jié)果和對第二電荷儲存區(qū)域的第二測量結(jié)果來讀取第一電荷儲存區(qū) 域中儲存的電荷電平。
在其他特征中，控制裝置基于第二測量結(jié)果來讀取第二電荷儲存區(qū)域 中儲存的電荷電平。儲存系統(tǒng)還包括用于根據(jù)第一測量結(jié)果和第二測量結(jié) 果查找電荷電平的查找裝置?？刂蒲b置利用查找裝置來確定第一電荷儲存 區(qū)域中儲存的電荷電平。電荷儲存裝置包括氮化物只讀存儲器晶體管。
在其他特征中，電荷儲存裝置還包括用于采取多個電荷電平的第三電 荷儲存區(qū)域，控制裝置在第二電荷儲存區(qū)域之后對第三電荷儲存區(qū)域編 程，并且控制裝置基于第二測量結(jié)果和對第三電荷儲存區(qū)域的第三測量結(jié) 果中的至少一個以及第一測量結(jié)果來讀取第一電荷儲存區(qū)域中儲存的電荷 電平。
在其他特征中，控制裝置通過在每個編程間隔之后進行測量來迭代地 編程，直到多個電荷電平中所需的一個電平被達(dá)到為止。對第二電荷儲存 區(qū)域的第一編程間隔是基于第一電荷儲存區(qū)域中儲存的電荷電平來進行 的。儲存系統(tǒng)還包括第二電荷儲存裝置，該第二電荷儲存裝置具有用于采 取多個電荷電平的第一電荷儲存區(qū)域和用于采取多個電荷電平的第二電荷 儲存區(qū)域。在其他特征中，控制裝置在對電荷儲存裝置的第一和第二電荷儲存區(qū) 域編程之后對第二電荷儲存裝置的第一和第二電荷儲存區(qū)域編程?？刂蒲b 置基于對第二電荷儲存裝置的第一電荷儲存區(qū)域的第三測量結(jié)果和對第二 電荷儲存裝置的第二電荷儲存區(qū)域的第四測量結(jié)果來讀取第二電荷儲存裝 置的第一電荷儲存區(qū)域中儲存的電荷電平。控制裝置基于第三測量結(jié)果和 第四測量結(jié)果中的至少一個以及第二測量結(jié)果來讀取電荷儲存裝置的第二 電荷儲存區(qū)域中儲存的電荷電平。
一種儲存系統(tǒng)包括M個電荷儲存裝置，其中每一個包括用于采取N 個電荷電平之一的電荷儲存區(qū)域，其中N和M是大于1的整數(shù)；以及控 制裝置，用于將M個電荷儲存裝置中的第一單元編程到N個電荷電平之 一，然后將M個電荷儲存裝置中的第二單元編程到N個電荷電平之一； 并且基于對第一單元的第一測量結(jié)果和對第二單元的第二測量結(jié)果來讀取 第一單元中儲存的電荷電平。
在其他特征中，控制裝置基于第二測量結(jié)果來讀取第二單元中儲存的 電荷電平。儲存系統(tǒng)還包括用于基于第一測量結(jié)果和第二測量結(jié)果來提供 電荷電平的查找裝置?？刂蒲b置利用查找表來讀取第一單元中儲存的電荷
電平。M個電荷儲存裝置包括NAND閃速晶體管。
在其他特征中，控制裝置在第二單元之后對M個電荷儲存裝置中的第 三單元編程，并且基于第二測量結(jié)果和對第三單元的第三測量結(jié)果中的至 少一個以及第一測量結(jié)果來讀取第一單元中儲存的電荷電平。控制裝置通 過在每個編程間隔之后進行測量來迭代地編程，直到N個電荷電平中所需 的一個電平被達(dá)到為止。對第二單元的第一編程間隔是基于第一單元中儲 存的電荷電平來進行的。
在其他特征中，M個電荷儲存裝置中的每一個包括多個電荷儲存區(qū) 域，該多個電荷儲存區(qū)域包括所述能夠采取N個電荷電平之一的電荷儲存 區(qū)域?？刂蒲b置在對第一單元的第一和第二電荷儲存區(qū)域編程之后對第二 單元的第一和第二電荷儲存區(qū)域編程。第一單元的第一電荷儲存區(qū)域包括 第一單元的所述電荷儲存區(qū)域，并且第二單元的第一電荷儲存區(qū)域包括第 二單元的所述電荷儲存區(qū)域。在其他特征中，控制裝置基于第二測量結(jié)果和對第二單元的第二電荷 儲存區(qū)域的第三測量結(jié)果來讀取第二單元的第一電荷儲存區(qū)域中儲存的電 荷電平?？刂蒲b置基于第二和第三測量結(jié)果中的至少一個以及對第一單元 的第二電荷儲存區(qū)域的第四測量結(jié)果來讀取第一單元的第二電荷儲存區(qū)域 中儲存的電荷電平。
一種儲存來供處理器用于操作儲存系統(tǒng)的計算機程序包括將電荷儲 存單元的第一電荷儲存區(qū)域編程到多個電荷電平之一；在對第一電荷儲存 區(qū)域編程之后將電荷儲存單元的第二電荷儲存區(qū)域編程到多個電荷電平之 一；分別對第一和第二電荷儲存區(qū)域執(zhí)行第一和第二測量；以及基于第一 和第二測量結(jié)果來讀取第一電荷儲存區(qū)域中儲存的電荷電平。
在其他特征中，該計算機程序還包括基于第二測量結(jié)果來讀取第二電 荷儲存區(qū)域中儲存的電荷電平。該計算機程序還包括提供由第一測量結(jié) 果和第二測量結(jié)果索引的電荷電平的查找表；以及利用查找表來讀取第一
電荷儲存區(qū)域中儲存的電荷電平。電荷儲存單元包括氮化物只讀存儲器晶
體管。 -
在其他特征中，該計算機程序還包括在對第二電荷儲存區(qū)域編程之
后對電荷儲存單元的第三電荷儲存區(qū)域編程；對第三電荷儲存區(qū)域執(zhí)行第 三測量；以及基于第二測量結(jié)果和第三測量結(jié)果中的至少一個以及第一測 量結(jié)果來讀取第一電荷儲存區(qū)域中儲存的電荷電平。該計算機程序還包括 通過在每個編程間隔之后進行測量來迭代地編程，直到多個電荷電平中所 需的一個電平被達(dá)到為止。
在其他特征中，該計算機程序還包括基于第一電荷儲存區(qū)域中儲存的 電荷電平來進行對第二電荷儲存區(qū)域的第一編程間隔。該計算機程序還包 括在對電荷儲存單元的第一和第二電荷儲存區(qū)域編程之后對第二電荷儲 存單元的第一和第二電荷儲存區(qū)域編程；分別對第二電荷儲存單元的第一 和第二電荷儲存區(qū)域執(zhí)行第三和第四測量；基于第三和第四測量結(jié)果來讀 取第二電荷儲存單元的第一電荷儲存區(qū)域中儲存的電荷電平；以及基于第 三和第四測量結(jié)果中的至少一個以及第二測量結(jié)果來讀取電荷儲存單元的 第二電荷儲存區(qū)域中儲存的電荷電平。一種儲存來供處理器用于操作儲存系統(tǒng)的計算機程序包括將M個電 荷儲存單元中的第一單元編程到N個電荷電平之一，其中N和M是大于
1的整數(shù)；在對第一單元編程之后將M個電荷儲存單元中的第二單元編程
到N個電荷電平之一；分別對第一和第二單元執(zhí)行第一和第二測量；以及 基于第一和第二測量結(jié)果來讀取第一單元中儲存的電荷電平。
在其他特征中，該計算機程序還包括基于第二測量結(jié)果來讀取第二單 元中儲存的電荷電平。該計算機程序還包括提供由第一測量結(jié)果和第二 測量結(jié)果索引的電荷電平的査找表；以及利用查找表來讀取第一單元中儲 存的電荷電平。M個電荷儲存單元包括NAND閃速晶體管。
在其他特征中，該計算機程序還包括在對第二單元編程之后對M個 電荷儲存單元中的第三單元編程；對第三單元執(zhí)行第三測量；以及基于第 二和第三測量結(jié)果中的至少一個以及第一測量結(jié)果來讀取第一單元中儲存 的電荷電平。該計算機程序還包括通過在每個編程間隔之后進行測量來迭 代地編程，直到N個電荷電平中所需的一個電平被達(dá)到為止。
在其他特征中，該計算機程序還包括基于第一單元中儲存的電荷電平 來進行對第二單元的第一編程間隔。該計算機程序還包括在對第一單元的 第一和第二電荷儲存區(qū)域編程之后對第二單元的第一和第二電荷儲存區(qū)域 編程。第一單元的第一電荷儲存區(qū)域包括第一單元的所述電荷儲存區(qū)域，
并且第二單元的第一電荷儲存區(qū)域包括第二單元的所述電荷儲存區(qū)域。
在其他特征中，該計算機程序還包括分別對第一和第二單元的第二
電荷儲存區(qū)域執(zhí)行第三和第四測量；基于第二和第四測量結(jié)果來讀取第二 單元的第一電荷儲存區(qū)域中儲存的電荷電平；以及基于第二和第四測量結(jié) 果中的至少一個以及第三測量結(jié)果來讀取第一單元的第二電荷儲存區(qū)域中 儲存的電荷電平。
在其他特征中，上述系統(tǒng)和方法是由一個或多個處理器所執(zhí)行的計算 機程序?qū)崿F(xiàn)的。計算機程序可駐留在計算機可讀介質(zhì)上，例如但不限于存 儲器、非易失性數(shù)據(jù)儲存設(shè)備和/或其他合適的有形儲存介質(zhì)。
從下面提供的詳細(xì)描述可以清楚本發(fā)明的其他應(yīng)用領(lǐng)域。應(yīng)當(dāng)理解詳 細(xì)描述和具體示例盡管示出了本發(fā)明的優(yōu)選實施例，但是僅是出于說明目的，而不是要限制本發(fā)明的范圍。
從詳細(xì)描述和附圖中，將更充分地理解本發(fā)明，附圖中 圖1是根據(jù)現(xiàn)有技術(shù)的雙邊存儲單元的截面圖2是根據(jù)現(xiàn)有技術(shù)的NAND閃存內(nèi)的儲存單元陣列的功能示意圖； 圖3是根據(jù)現(xiàn)有技術(shù)的存儲器的功能框圖4是示出根據(jù)本發(fā)明原理的編程操作中執(zhí)行的示例性步驟的流程
圖5是根據(jù)本發(fā)明原理的示例性雙邊存儲單元的截面圖6是示出根據(jù)本發(fā)明原理在對圖5的儲存單元進行寫入和讀取時執(zhí) 行的示例性步驟的流程圖7是根據(jù)本發(fā)明原理的示例性NAND閃存的儲存單元陣列的功能示 意圖8是示出根據(jù)本發(fā)明原理在對圖7的儲存單元進行寫入和讀取時執(zhí) 行的示例性步驟的流程圖9是示出根據(jù)本發(fā)明原理在對通用儲存單元實現(xiàn)的存儲器內(nèi)容進行 寫入和讀取時執(zhí)行的示例性步驟的流程圖10是根據(jù)本發(fā)明原理的示例性存儲器的功能框圖11是根據(jù)本發(fā)明原理的圖10的更詳細(xì)功能框圖12A是硬盤驅(qū)動器的功能框圖12B是DVD驅(qū)動器的功能框圖12C是高清晰電視的功能框圖12D是車輛控制系統(tǒng)的功能框圖12E是蜂窩電話的功能框圖12F是機頂盒的功能框圖；以及
圖12G是媒體播放器的功能框圖。
具體實施方式
下面的描述僅是示例性質(zhì)的，而決不打算限制本發(fā)明、其應(yīng)用或使 用。為了清楚，附圖中將使用相同的標(biāo)號來標(biāo)識類似的元件。這里所使用 的短語"A、 B和C中的至少一個"應(yīng)當(dāng)被理解為表示使用非排他性邏輯
"或"的邏輯(A或B或C)。應(yīng)當(dāng)理解一種方法內(nèi)的步驟可按照不同順
序執(zhí)行，而不會改變本發(fā)明的原理。
這里所使用的術(shù)語模塊、電路和/或器件指的是專用集成電路
(ASIC)、電子電路、執(zhí)行一個或多個軟件或固件程序的處理器(共享
的、專用的或群組的)和存儲器、組合邏輯電路以及/或者提供所描述功能 的其他適當(dāng)組件。
參考圖4，流程圖示出了根據(jù)本發(fā)明原理的編程操作中執(zhí)行的示例性 步驟。當(dāng)電荷儲存單元被編程時，在指定的時間段中編程條件被應(yīng)用到電 荷儲存單元。當(dāng)電荷儲存單元擁有兩種狀態(tài)之一時(儲存一個比特)，存 在如此大的誤差裕量，使得固定時間段中的編程很可靠地將電荷儲存單元 從一種狀態(tài)改變到另一種。但是，當(dāng)單個電荷儲存單元可采取多于兩個電 平時，迭代過程可用來確保電荷儲存單元被精確地編程到正確的狀態(tài)。
控制開始于步驟250中。在步驟250中，控制向電荷儲存單元應(yīng)用編 程條件，例如在上述雙邊存儲單元和NAND儲存單元中描述的那些。控制 在步驟252中繼續(xù)，在該步驟中控制對電荷儲存單元執(zhí)行檢驗功能，例如 讀取。控制在步驟254中繼續(xù)，在該步驟中如果電荷儲存單元的狀態(tài)已經(jīng) 達(dá)到所需的電平，控制則結(jié)束；否則控制返回到步驟250。
圖4的流程圖描述了其電荷只能在一個方向上被修改的電荷儲存單元 的編程操作。如果電荷儲存單元被過編程，則在重新嘗試編程之前，電荷 儲存單元的整個群組都必須被擦除回到已擦除狀態(tài)。如果能夠在不完全擦 除的情況下降低電荷儲存單元的電荷電平，或者如果能夠個別擦除電荷儲 存單元，則可以修改圖4的流程圖。當(dāng)編程迭代之一超出所需的電荷量 時，可以添加擦除或去編程步驟以實現(xiàn)精確編程。如果電荷校正能夠去除 過沖，則可以以更大的步驟來執(zhí)行編程。
現(xiàn)在參考圖5，圖5示出了根據(jù)本發(fā)明原理的示例性雙邊存儲單元 300的截面圖。單元300可以是基于氮化物的，并且可包括來自SaifonSemiconductors, Ltd.的氮化物只讀存儲器(NROM)晶體管。單元300包 括兩個電荷儲存區(qū)域，即左側(cè)區(qū)域302和右側(cè)區(qū)域304。如針對圖1所 述，左側(cè)區(qū)域302被編程為具有某一電荷量。
例如，為了在左側(cè)區(qū)域302內(nèi)儲存四個電平，單元300可提供具有最 少電荷量的己擦除電平和三個具有增加的電荷量的已編程電平。圖4所示 的迭代編程過程可用來確保左側(cè)區(qū)域302被精確地編程到三個已編程電平 之一。
當(dāng)左側(cè)區(qū)域302被讀取時，如圖1所示，左側(cè)區(qū)域302中的電荷量改 變閾值電壓，因此改變在單元300被讀取時產(chǎn)生的電流。左側(cè)和右側(cè)區(qū)域 302和304可以按任一順序被編程，并且如果存在更多的電荷儲存區(qū)域， 則它們也可以按任何順序被編程。
對左側(cè)和右側(cè)區(qū)域302和304的讀取發(fā)生的順序與它們被寫入的順序 相反。出于當(dāng)前說明的目的，描述了兩個儲存區(qū)域，并且左側(cè)區(qū)域302首 先被編程，如圖5中帶圈的1所指示。圖4的方法可用來對左側(cè)區(qū)域302 進行編程。在左側(cè)區(qū)域302被編程后，右側(cè)區(qū)域304可被編程。當(dāng)對右側(cè) 區(qū)域304進行編程時，也可使用圖4的方法。
圖4的迭代編程過程一直進行，直到右側(cè)區(qū)域304內(nèi)的電荷電平被精 確地讀取為止。右側(cè)區(qū)域304因此被精確地編程，而不論左側(cè)區(qū)域302處 于什么狀態(tài)。但是，當(dāng)左側(cè)區(qū)域302被編程時，右側(cè)區(qū)域304仍處于其自 然的已擦除狀態(tài)。 一旦右側(cè)區(qū)域304被編程，對左側(cè)區(qū)域302的讀取就受 到右側(cè)區(qū)域304的編程狀態(tài)的影響。
當(dāng)每個區(qū)域只有兩個電荷電平時，另一個區(qū)域?qū)ψx取的影響可能不 大。但是，當(dāng)每個區(qū)域儲存更多電平時，可能就需要考慮這個影響了。為 此，右側(cè)區(qū)域304可以首先被讀取。因為它的編程電平被迭代地設(shè)置到己 知的狀態(tài)，所以右側(cè)區(qū)域304的值可被精確地確定。如果右側(cè)區(qū)域304的 給定狀態(tài)對從左側(cè)區(qū)域302讀取的值的影響是已知的，則可以從讀取自左 側(cè)區(qū)域302的值中可編程地去除右側(cè)區(qū)域304的影響。
右側(cè)區(qū)域304對左側(cè)區(qū)域302的讀取的影響可通過建模來確定，或者 可通過在右側(cè)區(qū)域304的不同編程電平測量從左側(cè)區(qū)域302讀取的值來經(jīng)驗地確定。此經(jīng)驗確定所獲得的知識也可影響關(guān)于用于對單元300編程的 電荷電平的設(shè)計決定，以便改進誤差裕量。
現(xiàn)在參考圖6，流程圖示出了根據(jù)本發(fā)明原理在對圖5的儲存單元進 行寫入和讀取時執(zhí)行的示例性步驟?？刂崎_始于步驟350中，在該步驟中 第一位置被寫入。第一位置可被迭代地編程，如針對圖4所述?？刂圃诓?驟352中繼續(xù)，在該步驟中第二單元位置被寫入。第二單元位置也可被迭 代地編程?？梢曰诘谝晃恢弥袃Υ娴臄?shù)據(jù)來修改迭代編程過程。
例如，儲存在第一單元位置中的數(shù)據(jù)可能導(dǎo)致在第二單元位置處需要 更多的電荷來達(dá)到所需的值。在這種情況下，可以例如通過增大電流、電 壓和/或編程時間來增大迭代編程周期的強度。相應(yīng)地，如果先前寫入的值 將會導(dǎo)致某個位置更迅速地達(dá)到所需的值，則編程周期的強度將減小。在 各種實現(xiàn)方式中，只有第一編程迭代被基于先前寫入的值來變更。然后控 制在步驟354中繼續(xù)?？刂圃诓襟E354中等待，直到單元的內(nèi)容被請求， 此時控制轉(zhuǎn)移到步驟356。
為了取出單元的內(nèi)容，可以使用反向讀取過程，其中基于從第一和第 二位置讀取的原始值來確定寫入到第一位置的數(shù)據(jù)。在步驟356中，讀取 第二位置的原始值。因為在對第二位置進行寫入時考慮了儲存在第一位置 中的數(shù)據(jù)的影響，因此從第二位置中讀取的原始值可被用作數(shù)據(jù)。
然后控制在步驟358中繼續(xù)，在該步驟中讀取第一位置的原始值。控 制在步驟360中繼續(xù)，在該步驟中基于從第二位置讀取的原始值來校準(zhǔn)從 第一位置讀取的原始值。校準(zhǔn)可通過從由第一和第二位置的原始值索引的 表中查找校準(zhǔn)后的數(shù)據(jù)值來實現(xiàn)。其他校準(zhǔn)方式包括對取決于第一和第二 位置的原始值的函數(shù)求值。
儲存在兩個位置的數(shù)據(jù)現(xiàn)在已經(jīng)被精確地讀取，并且控制結(jié)束。在各 種實現(xiàn)方式中，控制可返回到步驟354以進行更多的讀取，并且控制可執(zhí) 行其他步驟以允許擦除。反向讀取過程可被應(yīng)用到寫入數(shù)據(jù)影響讀取先前 寫入的數(shù)據(jù)的能力的任何存儲器設(shè)備類型或者配置。這包括寫入新數(shù)據(jù)改 變儲存的數(shù)據(jù)的情形和寫入新數(shù)據(jù)影響儲存的數(shù)據(jù)在被讀取時看起來如何 的情形。現(xiàn)在參考圖7，圖7示出了根據(jù)本發(fā)明原理的示例性NAND閃存的儲 存單元陣列400的功能示意圖。為了清晰，來自圖2的標(biāo)號被用于標(biāo)識類 似的組件。NAND儲存單元156-1可以首先被寫入，如圖7中帶圈的1所 指示。NAND儲存單元156-2可隨后被寫入。
通過利用圖4的迭代編程過程，NAND儲存單元156-2的編程狀態(tài)可 被精確地設(shè)置，而不管NAND儲存單元156-1的影響。接下來，NAND儲 存單元156-3被寫入，之后是NAND儲存單元156-4。當(dāng)NAND j諸存單元 156-3被寫入時，NAND儲存單元156-4處于已擦除狀態(tài)中。因此，對 NAND儲存單元156-4的編程可能影響NAND儲存單元156-3的讀取過 程。這樣，NAND儲存單元應(yīng)當(dāng)按從圓圈4到3到2再到1的相反順序被 讀取。
現(xiàn)在參考圖8，流程圖示出了根據(jù)本發(fā)明原理在對圖7的儲存單元進 行寫入和讀取時執(zhí)行的示例性步驟?？刂崎_始于步驟450中，在該步驟中 第一 NAND儲存單元被寫入?？刂圃诓襟E452中繼續(xù)，在該步驟中第二 NAND儲存單元被寫入。
控制繼續(xù)對NAND儲存單元進行寫入，直到第N個NAND儲存單元 在步驟456中被寫入。在圖7的示例性陣列400中，N等于4。然后控制 在步驟458中繼續(xù)，在該步驟中控制等待NAND儲存單元的內(nèi)容被請求。 一旦被請求，控制就在步驟460中繼續(xù)；否則，控制保持在步驟458中。
在步驟460中，第N個NAND儲存單元被讀取?？刂圃诓襟E462中 繼續(xù)，在該步驟中第N-1個NAND儲存單元被讀取?？刂圃诓襟E464中繼 續(xù)，在該步驟中基于從第N個NAND儲存單元讀取的值來校準(zhǔn)第N-l個 NAND儲存單元?？刂评^續(xù)對后續(xù)的NAND儲存單元進行讀取，并基于 先前值對其進行校準(zhǔn)，直到控制在步驟468中對第一 NAND儲存單元進行 讀取為止。
控制在步驟470中繼續(xù)，在該步驟中基于先前讀取的NAND儲存單元 的值來對從第一 NAND儲存單元讀取的值進行校準(zhǔn)。取決于其影響程度， 可以利用來自前一 NAND儲存單元的值、來自陣列內(nèi)的所有其他NAND 儲存單元的值或來自并非全部的、某個數(shù)目的NAND儲存單元的值來校準(zhǔn)第一NAND儲存單元。然后控制結(jié)束。
現(xiàn)在參考圖9，流程圖示出了根據(jù)本發(fā)明原理在對通用電荷儲存單元
實現(xiàn)的存儲器內(nèi)容進行寫入和讀取時執(zhí)行的示例性步驟。電荷儲存單元可 以布置成使得對一個儲存單元的寫入影響對先前被寫入的儲存單元的讀 取。在這種配置中，每個寫入操作是在不同的儲存單元上執(zhí)行的。
在各種實現(xiàn)方式中，單個儲存單元可包括多個電荷儲存區(qū)域。在這種 情況下，每個寫入操作是在儲存單元內(nèi)的不同區(qū)域上執(zhí)行的。當(dāng)包含多個
電荷儲存區(qū)域的儲存單元被連結(jié)在一起時，例如圖7的配置中那樣，本發(fā)
明的原理仍能被使用。例如，寫入可從第一儲存單元的第一位置進行到第 一儲存單元的第二位置，進行到第二單元的第一位置，再進行到第二單元 的第二位置，等等。
然后可使用反向讀取來獲得寫入的數(shù)據(jù)，其中每個原始值被至少一個 先前讀取的值所校準(zhǔn)。如果先前值的影響被大大削弱的話，校準(zhǔn)則可考慮 采用并非全部先前讀取的值。在各種實現(xiàn)方式中，單個儲存位置可在不同 的模式中被寫入，從而使得可在不同的模式中從該儲存位置讀取離散的 值。
控制開始于步驟500中，在該步驟中第一模式/位置被寫入。控制在步 驟502中繼續(xù)，在該步驟中第二模式/位置被寫入?？刂埔恢崩^續(xù)，直到第 N模式/位置在步驟506中被寫入。在各種實現(xiàn)方式中，單個儲存單元可包 含多個電荷儲存位置，并且單個電荷儲存位置可在多種模式中被寫入。
控制在步驟508中繼續(xù)，在該步驟中控制保持，直到儲存單元的內(nèi)容 被請求為止?？刂瓶稍诓襟E508期間對儲存單元執(zhí)行維護，例如周期性的 刷新。即使儲存單元是非易失性的，維護也可被執(zhí)行，以對抗任何逐漸的 電荷泄露。
然后控制在步驟510中繼續(xù)，在該步驟中第N模式/位置被讀取?？?制在步驟512中繼續(xù)，在該步驟中第N-l模式/位置被讀取?？刂圃诓襟E 514中繼續(xù)，在該步驟中基于在步驟510中從第N模式/位置讀取的值來校 準(zhǔn)第N-l模式/位置值?？刂评^續(xù)讀取和校準(zhǔn)，直到第一模式/位置在步驟 518中被讀取為止。控制在步驟520中繼續(xù)，在該步驟中基于從先前模式/位置讀取的值中的一個或多個來校準(zhǔn)從第一模式/位置獲得的值。然后控制
結(jié)束o
現(xiàn)在參考圖10，其中給出了根據(jù)本發(fā)明原理的示例性存儲器550的功 能框圖。存儲器550包括儲存單元陣列552和控制器554。存儲器550還 可包括實現(xiàn)表556的儲存和/或計算資源。
控制器554與存儲器550外部的設(shè)備或總線(未示出)通信?？刂破?554接收將被儲存在存儲器550中的數(shù)據(jù)，并利用該數(shù)據(jù)對儲存單元陣列 552進行編程。控制器554對從儲存單元陣列552讀取的值進行校準(zhǔn)，以 便數(shù)據(jù)被精確地取出。
控制器554從儲存單元陣列552接收的值可包括模擬電流和/或電壓測 量值。經(jīng)過儲存單元的電流可以是施加的柵極電壓、施加的漏極/源極電 壓、儲存單元的編程狀態(tài)以及相鄰的儲存單元或位置的編程狀態(tài)的函數(shù)。 相鄰儲存單元或位置的影響可經(jīng)驗地確定或通過建模來確定(其可被經(jīng)驗 地檢驗)。
這些關(guān)系隨后可減化為一個式子，該式子可被控制器554求值?？梢?基于該式子或者經(jīng)驗確定的值來構(gòu)造表556?？梢曰谧x取的電流/電壓和 相鄰儲存單元或位置的狀態(tài)來在表556中査找單元中儲存的數(shù)據(jù)。在各種 實現(xiàn)方式中，表是二維的， 一個維度(例如行)是相鄰單元的狀態(tài)，另一 維度(例如列)是所關(guān)注的儲存單元中的電荷的未經(jīng)校準(zhǔn)的測量值。
行和列可對應(yīng)于特定的值和/或范圍。控制器554和/或表556可在表 556中的條目之間進行插值，以實現(xiàn)更精確的讀取。提供表556減少了對 式子求值時的計算時間和/或消耗的功率，其代價是存儲器550中更大的布 局面積。
現(xiàn)在參考圖11，其中示出了根據(jù)本發(fā)明原理的示例性存儲器600的功 能框圖。存儲器600包括儲存單元陣列602、控制器604和模數(shù)轉(zhuǎn)換器 (ADC) 606。儲存單元陣列602可包括解碼和電源邏輯610、讀出放大器 612和儲存單元614。控制器604將地址和控制信號傳輸?shù)浇獯a和電源邏 輯610。這些信號確定儲存單元614的擦除和編程。
當(dāng)控制器604向解碼和電源邏輯610發(fā)送讀取控制信號時，儲存單元614中被選擇的那些與讀出放大器612交互，并且可以提供電流和/或電
壓。讀出放大器612所得到的模擬測量值被ADC 606轉(zhuǎn)換成數(shù)字的，ADC 606將數(shù)字值傳輸?shù)娇刂破?04?？刂破?04隨后可如上所述地對原始數(shù) 字值進行校準(zhǔn)?？刂破?04可實現(xiàn)數(shù)字信號處理器或者與數(shù)字信號處理器 的接口，以實現(xiàn)校準(zhǔn)任務(wù)。
現(xiàn)在參考圖12A-12G，其中示出了結(jié)合本發(fā)明教導(dǎo)的各種示例性實現(xiàn) 方式。現(xiàn)在參考圖12A，本發(fā)明的教導(dǎo)可實現(xiàn)在硬盤驅(qū)動器(HDD) 700 的緩沖器711或非易失性存儲器712中。HDD 700包括硬盤組合件 (HDA) 701和HDD PCB 702。 HDA 701可包括磁介質(zhì)703和讀/寫器件 704，其中磁介質(zhì)703例如是一個或多個儲存數(shù)據(jù)的盤片。
讀/寫器件704可被布置在致動臂705上，并且可對磁介質(zhì)703上的數(shù) 據(jù)進行讀取和寫入。此外，HDA 701包括旋轉(zhuǎn)磁介質(zhì)703的主軸馬達(dá)706 和對致動臂705進行致動的音圈馬達(dá)(VCM) 707。前置放大器件708在 讀取操作期間對讀/寫器件704生成的信號進行放大，并且在寫入期間向讀 /寫器件704提供信號。
HDD PCB 702包括讀/寫通道模塊(以下稱為"讀通道")709、硬盤 控制器(HDC)模塊710、緩沖器711、非易失性存儲器712、處理器713 和主軸/VCM驅(qū)動器模塊714。讀通道709對接收自和發(fā)送到前置放大器 件708的數(shù)據(jù)進行處理。
HDC模塊710控制HDA 701的組件并且經(jīng)由1/0接口 715與外部設(shè)備 (未示出)通信。外部設(shè)備可包括計算機、多媒體設(shè)備、移動計算設(shè)備等 等。1/0接口 715可包括有線和/或無線通信鏈路。
HDC模塊710可接收來自HDA 701、讀通道709、緩沖器711、非易 失性存儲器712、處理器713、主軸/VCM驅(qū)動器模塊714和/或I/O接口 715的數(shù)據(jù)。處理器713可對數(shù)據(jù)進行處理，包括編碼、解碼、過濾和/或 格式化。處理后的數(shù)據(jù)可被輸出到HDA 701、讀通道709、緩沖器711、 非易失性存儲器712、處理器713、主軸/VCM驅(qū)動器模塊714和/或I/0接 □ 715。
HDC模塊710可使用緩沖器711和/或非易失性存儲器712來儲存與HDD 700的控制和操作有關(guān)的數(shù)據(jù)。緩沖器711可包括DRAM、 SDRAM 等等。非易失性存儲器712可包括閃存(包括NAND和NOR閃存)、相 變存儲器、磁RAM或者其中每個存儲單元具有多于兩種狀態(tài)的多狀態(tài)存 儲器。主軸/VCM驅(qū)動器模塊714控制主軸馬達(dá)706禾n VCM 707。 HDD PCB 702包括向HDD 700的組件提供電力的電源716。
現(xiàn)在參考圖12B，本發(fā)明的教導(dǎo)可實現(xiàn)在DVD驅(qū)動器718或CD驅(qū)動 器(未示出)的緩沖器722或非易失性存儲器723中。DVD驅(qū)動器718包 括DVD PCB 719和DVD組合件(DVDA) 720。 DVD PCB 719包括DVD 控制模塊721、緩沖器722、非易失性存儲器723、處理器724、主軸/FM (進給馬達(dá))驅(qū)動器模塊725、模擬前端模塊726、寫策略模塊727和 DSP模塊728。
DVD控制模塊721控制DVDA 720的組件并且經(jīng)由1/0接口 729與外 部設(shè)備(未示出)通信。外部設(shè)備可包括計算機、多媒體設(shè)備、移動計算 設(shè)備等等。1/0接口 729可包括有線和/或無線通信鏈路。
DVD控制模塊721可接收來自緩沖器722、非易失性存儲器723、處 理器724、主軸/FM驅(qū)動器模塊725、模擬前端模塊726、寫策略模塊 727、 DSP模塊728和/或I/O接口 729的數(shù)據(jù)。處理器724可對數(shù)據(jù)進行 處理，包括編碼、解碼、過濾和/或格式化。
DSP模塊728執(zhí)行信號處理，例如視頻和/或音頻編碼/解碼。處理后 的數(shù)據(jù)可被輸出到緩沖器722、非易失性存儲器723、處理器724、主軸 /FM驅(qū)動器模塊725、模擬前端模塊726、寫策略模塊727、 DSP模塊728 和/或1/0接口 729。
DVD控制模塊721可使用緩沖器722和/或非易失性存儲器723來儲 存與DVD驅(qū)動器718的控制和操作有關(guān)的數(shù)據(jù)。緩沖器722可包括 DRAM、 SDRAM等等。非易失性存儲器723可包括閃存(包括NAND和 NOR閃存)、相變存儲器、磁RAM或者其中每個存儲單元具有多于兩種 狀態(tài)的多狀態(tài)存儲器。DVD PCB 719包括向DVD驅(qū)動器718的組件提供 電力的電源730。
DVDA 720可包括前置放大器件731、激光驅(qū)動器732和光學(xué)器件733，該光學(xué)器件733可以是光學(xué)讀/寫(ORW)器件或光學(xué)只讀(OR) 器件。主軸馬達(dá)734旋轉(zhuǎn)光學(xué)儲存介質(zhì)735，并且進給馬達(dá)736相對于光 學(xué)儲存介質(zhì)735致動光學(xué)器件733。
當(dāng)從光學(xué)儲存介質(zhì)735讀取數(shù)據(jù)時，激光驅(qū)動器向光學(xué)器件733提供 讀取功率。光學(xué)器件733檢測來自光學(xué)儲存介質(zhì)735的數(shù)據(jù)，并且將數(shù)據(jù) 發(fā)送到前置放大器件731。模擬前端模塊726接收來自前置放大器件731 的數(shù)據(jù)，并且執(zhí)行諸如過濾和A/D轉(zhuǎn)換之類的功能。為了向光學(xué)儲存介質(zhì) 735進行寫入，寫策略模塊727向激光驅(qū)動器732發(fā)送功率電平和定時信 息。激光驅(qū)動器732控制光學(xué)器件733，以將數(shù)據(jù)寫入到光學(xué)儲存介質(zhì) 735。
現(xiàn)在參考圖12C，本發(fā)明的教導(dǎo)可以實現(xiàn)在高清晰電視(HDTV) 737 的存儲器741中。HDTV 737包括HDTV控制模塊738、顯示器739、電 源740、存儲器741、儲存設(shè)備742、 WLAN接口 743及相關(guān)天線744以及 外部接口 745。
HDTV 737可接收來自WLAN接口 743和/或外部接口 745的輸入信 號，該外部接口 745經(jīng)由線纜、寬帶因特網(wǎng)和/或衛(wèi)星來發(fā)送和接收信息。 HDTV控制模塊738可對輸入信號進行處理，包括編碼、解碼、過濾和/或 格式化，并生成輸出信號。輸出信號可被傳輸?shù)斤@示器739、存儲器 741、儲存設(shè)備742、 WLAN接口 743和外部接口 745中的一個或多個。
存儲器741可包括隨機訪問存儲器(RAM)和/或非易失性存儲器， 例如閃存、相變存儲器或其中每個存儲單元具有多于兩種狀態(tài)的多狀態(tài)存 儲器。儲存設(shè)備742可包括光儲存設(shè)備(例如DVD驅(qū)動器)和/或硬盤驅(qū) 動器(HDD) 。 HDTV控制模塊738經(jīng)由WLAN接口 743和/或外部接口 745與外部通信。電源740向HDTV 737的組件提供電力。
現(xiàn)在參考圖12D，本發(fā)明的教導(dǎo)可以實現(xiàn)在車輛746的存儲器749 中。車輛746可包括車輛控制系統(tǒng)747、電源748、存儲器749、儲存設(shè)備 750以及WLAN接口 752及相關(guān)天線753。車輛控制系統(tǒng)747可以是動力 傳動系控制系統(tǒng)、車體控制系統(tǒng)、娛樂控制系統(tǒng)、防抱死制動系統(tǒng) (ABS)、導(dǎo)航系統(tǒng)、遠(yuǎn)程信息處理系統(tǒng)、車道偏離系統(tǒng)、自適應(yīng)巡航控制系統(tǒng)等等。
車輛控制系統(tǒng)747可與一個或多個傳感器754通信并生成一個或多個 輸出信號756。傳感器754可包括溫度傳感器、加速度傳感器、壓力傳感 器、轉(zhuǎn)動傳感器、氣流傳感器等等。輸出信號756可控制引擎操作參數(shù)、 傳動裝置操作參數(shù)、懸架參數(shù)等等。
電源748向車輛746的組件提供電力。車輛控制系統(tǒng)747可在存儲器 749和/或儲存設(shè)備750中儲存數(shù)據(jù)。存儲器749可包括隨機訪問存儲器 (RAM)和/或非易失性存儲器，例如閃存、相變存儲器或其中每個存儲 單元具有多于兩種狀態(tài)的多狀態(tài)存儲器。儲存設(shè)備750可包括光儲存設(shè)備 (例如DVD驅(qū)動器)和/或硬盤驅(qū)動器(HDD)。車輛控制系統(tǒng)747可利 用WLAN接口 752與外部通信。
現(xiàn)在參考圖12E，本發(fā)明的教導(dǎo)可以實現(xiàn)在蜂窩電話758的存儲器 764中。蜂窩電話758包括電話控制模塊760、電源762、存儲器764、儲 存設(shè)備766以及蜂窩網(wǎng)絡(luò)接口 767。蜂窩電話758可包括WLAN接口 768 及相關(guān)天線769、麥克風(fēng)770、音頻輸出772 (例如揚聲器和/或輸出插 孔)、顯示屏774以及用戶輸入設(shè)備776 (例如鍵盤和/或點選設(shè)備)。
電話控制模塊760可接收來自蜂窩網(wǎng)絡(luò)接口 767、 WLAN接口 768、 麥克風(fēng)770和/或用戶輸入設(shè)備776的輸入信號。電話控制模塊760可對信 號進行處理，包括編碼、解碼、過濾和/或格式化，并生成輸出信號。輸出 信號可被傳輸?shù)酱鎯ζ?64、儲存設(shè)備766、蜂窩網(wǎng)絡(luò)接口 767、 WLAN 接口 768和音頻輸出772中的一個或多個。
存儲器764可包括隨機訪問存儲器(RAM)和/或非易失性存儲器， 例如閃存、相變存儲器或其中每個存儲單元具有多于兩種狀態(tài)的多狀態(tài)存 儲器。儲存設(shè)備766可包括光儲存設(shè)備(例如DVD驅(qū)動器)和/或硬盤驅(qū) 動器(HDD)。電源762向蜂窩電話758的組件提供電力。
現(xiàn)在參考圖12F，本發(fā)明的教導(dǎo)可以實現(xiàn)在機頂盒778的存儲器783 中。機頂盒778包括機頂盒控制模塊780、顯示器781、電源782、存儲器 783、儲存設(shè)備784以及WLAN接口 785及相關(guān)天線786。
機頂盒控制模塊780可接收來自WLAN接口 785和外部接口 787的輸入信號，該外部接口 787經(jīng)由線纜、寬帶因特網(wǎng)和/或衛(wèi)星來發(fā)送和接收信
息。機頂盒控制模塊780可對信號進行處理，包括編碼、解碼、過濾和/或
格式化，并生成輸出信號。輸出信號可包括標(biāo)準(zhǔn)和/或高清晰格式的音頻和
/或視頻信號。輸出信號可被傳輸?shù)絎LAN接口 785和/或顯示器781。顯 示器781可包括電視、投影儀和/或監(jiān)視器。
電源782向機頂盒778的組件提供電力。存儲器784可包括隨機訪問 存儲器(RAM)和/或非易失性存儲器，例如閃存、相變存儲器或其中每 個存儲單元具有多于兩種狀態(tài)的多狀態(tài)存儲器。儲存設(shè)備784可包括光儲 存設(shè)備(例如DVD驅(qū)動器)和/或硬盤驅(qū)動器(HDD)。
現(xiàn)在參考圖12G，本發(fā)明的教導(dǎo)可以實現(xiàn)在媒體播放器789的存儲器 792中。媒體播放器789可包括媒體播放器控制模塊790、電源791、存儲 器792、儲存設(shè)備793、 WLAN接口 794及相關(guān)天線795以及外部接口 799。
媒體播放器控制模塊790可接收來自WLAN接口 794和/或外部接口 799的輸入信號。外部接口 799可包括USB、紅外和/或以太網(wǎng)。輸入信號 可包括壓縮的音頻和/或視頻，并且可以遵循MP3格式。此外，媒體播放 器控制模塊790可接收來自用戶輸入796的輸入，該用戶輸入796例如是 鍵盤、觸摸板或獨立的按鈕。媒體播放器控制模塊790可對輸入信號進行 處理，包括編碼、解碼、過濾和/或格式化，并生成輸出信號。
媒體播放器控制模塊790可向音頻輸出797輸出音頻信號，并向顯示 屏798輸出視頻信號。音頻輸出797可包括揚聲器和/或輸出插孔。顯示屏 798可呈現(xiàn)圖形用戶界面，該界面可包括菜單、圖標(biāo)等等。電源791向媒 體播放器789的組件提供電力。存儲器792可包括隨機訪問存儲器 (RAM)和/或非易失性存儲器，例如閃存、相變存儲器或其中每個存儲 單元具有多于兩種狀態(tài)的多狀態(tài)存儲器。儲存設(shè)備793可包括光儲存設(shè)備 (例如DVD驅(qū)動器)和/或硬盤驅(qū)動器(HDD)。
本領(lǐng)域的技術(shù)人員現(xiàn)在可從以上描述中意識到本發(fā)明的寬泛教導(dǎo)可按 多種形式實現(xiàn)。因此，雖然本發(fā)明包括特定的示例，但是本發(fā)明的范圍不 應(yīng)當(dāng)局限于此，因為本領(lǐng)域的技術(shù)人員在研究附圖、說明書和所附權(quán)利要 求書之后可以明白其他修改。
權(quán)利要求
1.一種儲存系統(tǒng)，包括電荷儲存單元，其具有第一和第二電荷儲存區(qū)域，該第一和第二電荷儲存區(qū)域中的每一個能夠采取多個電荷電平；以及控制器，其將所述第一電荷儲存區(qū)域編程到所述多個電荷電平之一，然后將所述第二電荷儲存區(qū)域編程到所述多個電荷電平之一，并且基于對所述第一電荷儲存區(qū)域的第一測量結(jié)果和對所述第二電荷儲存區(qū)域的第二測量結(jié)果來讀取所述第一電荷儲存區(qū)域中儲存的電荷電平。
2. 如權(quán)利要求1所述的儲存系統(tǒng)，其中所述控制器基于所述第二測量 結(jié)果來讀取所述第二電荷儲存區(qū)域中儲存的電荷電平。
3. 如權(quán)利要求1所述的儲存系統(tǒng)，還包括由所述第一測量結(jié)果和所述 第二測量結(jié)果索引的電荷電平的查找表，其中所述控制器利用所述查找表 來確定所述第一電荷儲存區(qū)域中儲存的所述電荷電平。
4. 如權(quán)利要求1所述的儲存系統(tǒng)，其中所述電荷儲存單元包括氮化物 只讀存儲器晶體管。
5. 如權(quán)利要求1所述的儲存系統(tǒng)，其中所述電荷儲存單元還包括能夠 采取多個電荷電平的第三電荷儲存區(qū)域，所述控制器在所述第二電荷儲存 區(qū)域之后對所述第三電荷儲存區(qū)域編程，并且所述控制器基于所述第二測 量結(jié)果和對所述第三電荷儲存區(qū)域的第三測量結(jié)果中的至少一個以及所述 第一測量結(jié)果來讀取所述第一電荷儲存區(qū)域中儲存的電荷電平。
6. 如權(quán)利要求1所述的儲存系統(tǒng)，其中所述控制器通過在每個編程間 隔之后進行測量來迭代地編程，直到所述多個電荷電平中所需的一個電平 被達(dá)到為止。
7. 如權(quán)利要求6所述的儲存系統(tǒng)，其中對所述第二電荷儲存區(qū)域的第 一編程間隔是基于所述第一電荷儲存區(qū)域中儲存的所述電荷電平來進行 的。
8. 如權(quán)利要求1所述的儲存系統(tǒng)，還包括第二電荷儲存單元，其具有第一和第二電荷儲存區(qū)域，該第一和第二電荷儲存區(qū)域中的每一個能夠采取多個電荷電平；其中所述控制器在對所述電荷儲存單元的所述第一和第二電荷儲存區(qū) 域編程之后對所述第二電荷儲存單元的所述第一和第二電荷儲存區(qū)域編 程，其中所述控制器基于對所述第二電荷儲存單元的所述第一電荷儲存區(qū) 域的第三測量結(jié)果和對所述第二電荷儲存單元的所述第二電荷儲存區(qū)域的 第四測量結(jié)果來讀取所述第二電荷儲存單元的所述第一電荷儲存區(qū)域中儲 存的電荷電平，并且其中所述控制器基于所述第三測量結(jié)果和所述第四測量結(jié)果中的至少 一個以及所述第二測量結(jié)果來讀取所述電荷儲存單元的所述第二電荷儲存 區(qū)域中儲存的電荷電平。
9. 一種儲存系統(tǒng)，包括M個電荷儲存單元，其中每一個包括能夠采取N個電荷電平之一 的電荷儲存區(qū)域，其中N和M是大于1的整數(shù)；以及控制器，其將所述M個電荷儲存單元中的第一單元編程到所述N個 電荷電平之一，然后將所述M個電荷儲存單元中的第二單元編程到所述N 個電荷電平之一，并且基于對所述第一單元的第一測量結(jié)果和對所述第二 單元的第二測量結(jié)果來讀取所述第一單元中儲存的電荷電平。
10. 如權(quán)利要求9所述的儲存系統(tǒng)，其中所述控制器基于所述第二測 量結(jié)果來讀取所述第二單元中儲存的電荷電平。
11. 如權(quán)利要求9所述的儲存系統(tǒng)，還包括由所述第一測量結(jié)果和所 述第二測量結(jié)果索引的電荷電平的查找表，其中所述控制器利用所述査找 表來讀取所述第一單元中儲存的所述電荷電平。
12. 如權(quán)利要求9所述的儲存系統(tǒng)，其中所述M個電荷儲存單元包括 NAND閃速晶體管。
13. 如權(quán)利要求9所述的儲存系統(tǒng)，其中所述控制器在所述第二單元 之后對所述M個電荷儲存單元中的第三單元編程，并且基于所述第二測量 結(jié)果和對所述第三單元的第三測量結(jié)果中的至少一個以及所述第一測量結(jié) 果來讀取所述第一單元中儲存的電荷電平。
14. 如權(quán)利要求9所述的儲存系統(tǒng)，其中所述控制器通過在每個編程 間隔之后進行測量來迭代地編程，直到所述N個電荷電平中所需的一個電 平被達(dá)到為止。
15. 如權(quán)利要求14所述的儲存系統(tǒng)，其中對所述第二單元的第一編程 間隔是基于所述第一單元中儲存的所述電荷電平來進行的。
16. 如權(quán)利要求9所述的儲存系統(tǒng)，其中所述M個電荷儲存單元中的 每一個包括多個電荷儲存區(qū)域，該多個電荷儲存區(qū)域包括所述能夠釆取N 個電荷電平之一的電荷儲存區(qū)域，其中所述控制器在對所述第一單元的第 一和第二電荷儲存區(qū)域編程之后對所述第二單元的第一和第二電荷儲存區(qū) 域編程，并且所述第一單元的所述第一電荷儲存區(qū)域包括所述第一單元的 所述電荷儲存區(qū)域，并且所述第二單元的所述第一電荷儲存區(qū)域包括所述 第二單元的所述電荷儲存區(qū)域。
17. 如權(quán)利要求16所述的儲存系統(tǒng)，其中控制器基于所述第二測量結(jié) 果和對所述第二單元的所述第二電荷儲存區(qū)域的第三測量結(jié)果來讀取所述 第二單元的所述第一電荷儲存區(qū)域中儲存的電荷電平，并且所述控制器基 于所述第二和第三測量結(jié)果中的至少一個以及對所述第一單元的所述第二 電荷儲存區(qū)域的第四測量結(jié)果來讀取所述第一單元的所述第二電荷儲存區(qū) 域中儲存的電荷電平。
18. —種方法，包括將電荷儲存單元的第一電荷儲存區(qū)域編程到多個電荷電平之一； 在對所述第一電荷儲存區(qū)域編程之后將所述電荷儲存單元的第二電荷儲存區(qū)域編程到所述多個電荷電平之一；分別對所述第一和第二電荷儲存區(qū)域執(zhí)行第一和第二測量；以及 基于所述第一和第二測量結(jié)果來讀取所述第一電荷儲存區(qū)域中儲存的電荷電平。
19. 如權(quán)利要求18所述的方法，還包括基于所述第二測量結(jié)果來讀取 所述第二電荷儲存區(qū)域中儲存的電荷電平。
20. 如權(quán)利要求18所述的方法，還包括提供由所述第一測量結(jié)果和所述第二測量結(jié)果索引的電荷電平的查找表；以及利用所述査找表來讀取所述第一電荷儲存區(qū)域中儲存的所述電荷電平。
21. 如權(quán)利要求18所述的方法，其中所述電荷儲存單元包括氮化物只 讀存儲器晶體管。
22. 如權(quán)利要求18所述的方法，還包括在對所述第二電荷儲存區(qū)域編程之后對所述電荷儲存單元的第三電荷 儲存區(qū)域編程；對所述第三電荷儲存區(qū)域執(zhí)行第三測量；以及基于所述第二測量結(jié)果和所述第三測量結(jié)果中的至少一個以及所述第 一測量結(jié)果來讀取所述第一電荷儲存區(qū)域中儲存的電荷電平。
23. 如權(quán)利要求18所述的方法，還包括通過在每個編程間隔之后進行 測量來迭代地編程，直到所述多個電荷電平中所需的一個電平被達(dá)到為 止。
24. 如權(quán)利要求23所述的方法，還包括基于所述第一電荷儲存區(qū)域中 儲存的所述電荷電平來進行對所述第二電荷儲存區(qū)域的第一編程間隔。
25. 如權(quán)利要求18所述的方法，還包括在對所述電荷儲存單元的所述第一和第二電荷儲存區(qū)域編程之后對第 二電荷儲存單元的第一和第二電荷儲存區(qū)域編程；分別對所述第二電荷儲存單元的所述第一和第二電荷儲存區(qū)域執(zhí)行第 三和第四測量；基于所述第三和第四測量結(jié)果來讀取所述第二電荷儲存單元的所述第 一電荷儲存區(qū)域中儲存的電荷電平；以及基于所述第三和第四測量結(jié)果中的至少一個以及所述第二測量結(jié)果來 讀取所述電荷儲存單元的所述第二電荷儲存區(qū)域中儲存的電荷電平。
26. —種方法，包括將M個電荷儲存單元中的第一單元編程到N個電荷電平之一，其中 N和M是大于1的整數(shù)；在對所述第一單元編程之后將所述M個電荷儲存單元中的第二單元編程到所述N個電荷電平之一 ；分別對所述第一和第二單元執(zhí)行第一和第二測量；以及 基于所述第一和第二測量結(jié)果來讀取所述第一單元中儲存的電荷電平。
27. 如權(quán)利要求26所述的方法，還包括基于所述第二測量結(jié)果來讀取所述第二單元中儲存的電荷電平。
28. 如權(quán)利要求26所述的方法，還包括提供由所述第一測量結(jié)果和所述第二測量結(jié)果索引的電荷電平的查找表；以及利用所述査找表來讀取所述第一單元中儲存的所述電荷電平。
29. 如權(quán)利要求26所述的方法，其中所述M個電荷儲存單元包括 NAND閃速晶體管。
30. 如權(quán)利要求26所述的方法，還包括在對所述第二單元編程之后對所述M個電荷儲存單元中的第三單元編程；對所述第三單元執(zhí)行第三測量；以及基于所述第二和第三測量結(jié)果中的至少一個以及所述第一測量結(jié)果來 讀取所述第一單元中儲存的電荷電平。
31.如權(quán)利要求26所述的方法，還包括通過在每個編程間隔之后進行 測量來迭代地編程，直到所述N個電荷電平中所需的一個電平被達(dá)到為 止。
32. 如權(quán)利要求31所述的方法，還包括基于所述第一單元中儲存的所 述電荷電平來進行對所述第二單元的第一編程間隔。
33. 如權(quán)利要求26所述的方法，還包括在對所述第一單元的第一和第 二電荷儲存區(qū)域編程之后對所述第二單元的第一和第二電荷儲存區(qū)域編 程，其中所述第一單元的所述第一電荷儲存區(qū)域包括所述第一單元的所述 電荷儲存區(qū)域，并且所述第二單元的所述第一電荷儲存區(qū)域包括所述第二 單元的所述電荷儲存區(qū)域。
34. 如權(quán)利要求33所述的方法，還包括分別對所述第一和第二單元的所述第二電荷儲存區(qū)域執(zhí)行第三和第四 基于所述第二和第四測量結(jié)果來讀取所述第二單元的所述第一電荷儲存區(qū)域中儲存的電荷電平；以及基于所述第二和第四測量結(jié)果中的至少一個以及所述第三測量結(jié)果來 讀取所述第一單元的所述第二電荷儲存區(qū)域中儲存的電荷電平。
全文摘要
一種儲存系統(tǒng)包括電荷儲存單元和控制器。電荷儲存單元包括第一和第二電荷儲存區(qū)域，該第一和第二電荷儲存區(qū)域中的每一個能夠采取多個電荷電平?？刂破鲗⒌谝浑姾蓛Υ鎱^(qū)域編程到多個電荷電平之一，然后將第二電荷儲存區(qū)域編程到多個電荷電平之一?？刂破骰趯Φ谝浑姾蓛Υ鎱^(qū)域的第一測量結(jié)果和對第二電荷儲存區(qū)域的第二測量結(jié)果來讀取第一電荷儲存區(qū)域中儲存的電荷電平。
文檔編號G11C11/56GK101632129SQ200880002210
公開日2010年1月20日 申請日期2008年1月10日 優(yōu)先權(quán)日2007年1月12日
發(fā)明者潘塔斯·蘇塔迪嘉 申請人:馬維爾國際貿(mào)易有限公司