專利名稱：多片芯片并行程序燒錄系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種芯片燒錄系統(tǒng)，尤其涉及一種可以同時(shí)對多種不同片芯片進(jìn)行并
行的燒錄系統(tǒng)。
背景技術(shù)：
在硬件系統(tǒng)的開發(fā)和設(shè)計(jì)中，經(jīng)常需要對芯片進(jìn)行數(shù)據(jù)的讀寫操作稱之為對芯片 編程(program)。由于芯片的總線類型很多，例如IIC、 SPI、 ICSP(PIC單片機(jī)，PSoC芯片 等)、CPLD/FPGA。 一般情況下芯片廠商會提供針對于該總線類型芯片的編程工具或者可以 采用市面上通用的編程器來達(dá)到對芯片編程的目的。 —般編程器的特點(diǎn)是一次只能對一種芯片進(jìn)行編程，有一部分高端的編程器可以 一次對多片同種總線類型的同型號的芯片同時(shí)進(jìn)行編程。這種方式可以比較方便的完成 對不同種類的芯片的編程支持，但是因?yàn)橐淮沃荒軐σ环N芯片編程，如果有多種芯片，則需 串列燒錄，且不支持同時(shí)對不同總線類型芯片的編程。即使總線類型相同，也不能夠支持 同時(shí)對多個(gè)芯片的編程。因此大大延長了編程的時(shí)間，不適合在批量生產(chǎn)中應(yīng)用。舉例來 說，將每種芯片燒錄分成三個(gè)時(shí)間段表示為寫入芯片時(shí)間Twr ;讀取芯片時(shí)間Trd ;等待時(shí) 間Twait ;另外還有諸如擦除芯片的時(shí)間歸入到Twr中，verify的時(shí)間歸入到Twait中等。 那么完成一個(gè)芯片的燒錄動作所需的總時(shí)間為Tall = Twr+Trd+Twait。表1為五種芯片燒 錄動作所需要的總時(shí)間，其中有兩種芯片為相同總線格式。以目前的燒錄技術(shù)而言，表l中 的五種芯片只能串行燒錄，也就是每次只能對單一芯片進(jìn)行燒錄。因此燒錄完五種芯片的 總時(shí)間為燒錄單一芯片總時(shí)間的總和，需要110秒(s)。因此當(dāng)要燒錄大量芯片時(shí)，所需要 的時(shí)間是非常驚人的。為了減少燒錄的時(shí)間，有的會針對每一種燒錄芯片提供一臺燒錄機(jī) 臺，這樣燒錄完五種芯片的總時(shí)間為燒錄單一芯片中最長的時(shí)間，以表1為例，以24C512的 所需的燒錄總時(shí)間最長，因此要燒錄完五種芯片的燒錄總時(shí)間，以燒錄時(shí)間最長的24C512 來表示，只需要50秒(s)，但是這樣又會造成成本的大量增加。
芯片名稱總線格式Twr(s)Trd(s)TVait (s)Tall(s)
24C64IIC81110
24C512IIC426250
AT45DB021SPI166224
CY8C27443PS0C-ICSP123116
PIC16F872PIC-ICSP82111 表1五種芯片燒錄所需要的時(shí)間

發(fā)明內(nèi)容
為了避免燒錄大量不同種類的芯片時(shí)，所需要的燒錄時(shí)間過長或是成本的增加， 因此本發(fā)明提供一種多片芯片并行程序燒錄系統(tǒng)。 根據(jù)本發(fā)明所揭示的一種多片芯片并行程序燒錄系統(tǒng)，連接于計(jì)算機(jī)，用以支持 同時(shí)對多種芯片進(jìn)行并行程序燒錄的動作。多片芯片并行程序燒錄系統(tǒng)包含微控制器 (Microcontroller Unit, MCU)與可編程門陣列(FiledProgra,ble Gate Array, FPGA)。
微控制器通信連接計(jì)算機(jī)，用以接收并傳遞計(jì)算機(jī)所傳遞的至少一并行燒錄指令 與至少一燒錄數(shù)據(jù)。 可編程門陣列通信連接微控制器?？删幊涕T陣列包含多個(gè)通道(Channel)、狀態(tài)暫 存器(Status register)與控制暫存器(Control register)。 每一通道對應(yīng)且電性連接每一種芯片。每一通道用以接收至少一并行燒錄指令， 并將至少一并行燒錄指令進(jìn)行翻譯動作，使翻譯后的至少一并行燒錄指令對應(yīng)每一種芯 片。狀態(tài)暫存器用以存儲每一通道的運(yùn)行狀態(tài)。控制暫存器用以控制每一通道的指令執(zhí)行。
其中，多片芯片并行程序燒錄系統(tǒng)還包含有多個(gè)轉(zhuǎn)接模塊(AdatperModule)。每一 轉(zhuǎn)接模塊電性連接于可編程門陣列與每一種芯片之間，用以使可編程門陣列與每一種芯片 電壓匹配。 根據(jù)本發(fā)明所揭示的一種多片芯片并行程序燒錄系統(tǒng)，其中每一通道包含指令存 儲單元、指令翻譯單元、執(zhí)行指令單元、返回?cái)?shù)據(jù)存儲單元、輸出輸入接口與輸出輸入分配 單元。 指令存儲單元用以接收并存儲至少一并行燒錄指令。指令翻譯單元用以根據(jù)控制 暫存器的狀態(tài)，將至少一并行燒錄指令進(jìn)行翻譯動作，使翻譯后的至少一并行燒錄指令對 應(yīng)每一種芯片。執(zhí)行指令單元用以執(zhí)行翻譯后的至少一并行燒錄指令。返回?cái)?shù)據(jù)存儲單元 用以存儲從每一種芯片所讀取的數(shù)據(jù)，并回傳給微控制器。輸出輸入接口電性連接每一種 芯片。輸出輸入分配單元用以動態(tài)分配輸出輸入接口。 根據(jù)本發(fā)明所揭示的多片芯片并行程序燒錄系統(tǒng)，由微控制器連接計(jì)算機(jī)，用以
接收并行燒錄指令與燒錄數(shù)據(jù)。再由微控制器傳遞并行燒錄指令給可編程門陣列。由可編
程門陣列將并行燒錄指令進(jìn)行翻譯動作，使翻譯后的并行燒錄指令對應(yīng)每一種芯片，來同
時(shí)對多種芯片進(jìn)行并行程序燒錄的動作，能節(jié)省成本并減少燒錄時(shí)間。 有關(guān)本發(fā)明的特征與實(shí)際操作，現(xiàn)配合附圖作優(yōu)選實(shí)施例詳細(xì)說明如下。


圖1為根據(jù)本發(fā)明的多片芯片并行程序燒錄系統(tǒng)示意圖； 圖2為根據(jù)本發(fā)明的每一通道內(nèi)部結(jié)構(gòu)示意圖；以及 圖3為根據(jù)本發(fā)明的每一通道內(nèi)部指令處理流程圖。 其中，附圖標(biāo)記說明如下 10通道 ll指令存儲單元 12指令翻譯單元
13執(zhí)行指令單元 14返回?cái)?shù)據(jù)存儲單元 15輸出輸入接口 16輸出輸入分配單元 20狀態(tài)暫存器 30控制暫存器 100微控制器 200可編程門陣列 300轉(zhuǎn)接模塊 400芯片 500計(jì)算機(jī)
具體實(shí)施例方式
請參照圖l。圖l為根據(jù)本發(fā)明的多片芯片并行程序燒錄系統(tǒng)示意圖。 根據(jù)本發(fā)明所揭示的多片芯片并行程序燒錄系統(tǒng)，連接于計(jì)算機(jī)500，用以支持
同時(shí)對多種芯片400進(jìn)行并行程序燒錄的動作。多片芯片并行程序燒錄系統(tǒng)包含微控制
器(Microcontroller Unit，MCU) 100與可編程門陣列(Filed Programmable Gate Array,
FPGA)200。 微控制器100通信連接計(jì)算機(jī)500，用以接收并傳遞計(jì)算機(jī)500所傳遞的至少一并 行燒錄指令與至少一燒錄數(shù)據(jù)。 可編程門陣列200通信連接微控制器100?？删幊涕T陣列200包含多個(gè)通道 (Channel) 10、狀態(tài)暫存器(Status register) 20與控制暫存器(Controlregister) 30?？?編程門陣列200與微控制器100之間的通信連接可以通過系統(tǒng)總線(System Bus)，也可以 通過其他通信連接的方式。 每一通道10對應(yīng)且電性連接每一種芯片400。每一通道10用以接收至少一并行 燒錄指令，并將至少一并行燒錄指令進(jìn)行翻譯動作，使翻譯后的至少一并行燒錄指令對應(yīng) 每一種芯片400。狀態(tài)暫存器20用以存儲每一通道10的運(yùn)行狀態(tài)。控制暫存器30用以控 制每一通道IO的指令執(zhí)行。 根據(jù)本發(fā)明所揭示的多片芯片并行程序燒錄系統(tǒng)，其中多種芯片400的數(shù)量可以 是1到n個(gè)，分別是芯片1到芯片n。由于每一通道10對應(yīng)且電性連接每一種芯片400，因 此多個(gè)通道的數(shù)量也可以是1到n個(gè)，分別是通道1到通道n。 其中，多片芯片并行程序燒錄系統(tǒng)還包含有多個(gè)轉(zhuǎn)接模塊(AdatperModule)300。 每一轉(zhuǎn)接模塊300電性連接于每一通道10與每一種芯片400之間，用以使可編程門陣列 200與每一種芯片400電壓匹配。每一轉(zhuǎn)接模塊300電性連接于可編程門陣列200與每一 種芯片400之間的方式可以通過總線接口 (Bus Interface)，也可以通過其他電性連接的方式。 請參照圖2。圖2為根據(jù)本發(fā)明的每一通道內(nèi)部結(jié)構(gòu)示意圖。 每一通道10包含指令存儲單元11、指令翻譯單元12、執(zhí)行指令單元13、返回?cái)?shù)據(jù)
存儲單元14、輸出輸入接口 15與輸出輸入分配單元16。
指令存儲單元11用以接收并存儲至少一并行燒錄指令。指令翻譯單元12用以根 據(jù)控制暫存器30的狀態(tài)，將至少一并行燒錄指令進(jìn)行翻譯動作，使翻譯后的至少一并行燒 錄指令對應(yīng)每一種芯片400。執(zhí)行指令單元13用以執(zhí)行翻譯后的至少一并行燒錄指令。其 中，執(zhí)行指令單元13可以當(dāng)作一微處理器。返回?cái)?shù)據(jù)存儲單元14用以存儲從每一種芯片 400所讀取的數(shù)據(jù)，并回傳給微控制器100。輸出輸入接口 15電性連接每一種芯片400。輸 出輸入分配單元16用以動態(tài)分配輸出輸入接口 15。 請參照圖3。圖3為根據(jù)本發(fā)明的每一通道內(nèi)部指令處理流程圖。每一通道10內(nèi) 部指令處理流程包含待機(jī)等待，如步驟301。確認(rèn)接收寫入指令后，再行確認(rèn)指令存儲單 元是否已寫滿，若沒有滿則寫入并行燒入指令，如步驟302。確認(rèn)執(zhí)行命令后，從指令存儲單 元提取指令并進(jìn)行翻譯動作，如步驟303。先行確認(rèn)翻譯后的指令是否正確，若翻譯后的指 令不正確，則于狀態(tài)暫存器標(biāo)記錯(cuò)誤并返回待機(jī)等待，若翻譯后的指令正確，則由執(zhí)行指令 單元確認(rèn)讀取數(shù)據(jù)(也即上述的燒錄數(shù)據(jù))指令后，將數(shù)據(jù)(也即上述的燒錄數(shù)據(jù))存儲 于芯片中，如步驟304)。若讀取不到數(shù)據(jù)指令則產(chǎn)生輸出輸入信號，并發(fā)送或接收輸出輸入 信號，如步驟305。確認(rèn)指令是否執(zhí)行完畢，如步驟306。 根據(jù)本發(fā)明所揭示的多片芯片并行程序燒錄系統(tǒng)，由微控制器100連接計(jì)算機(jī) 500，用以接收并行燒錄指令與燒錄數(shù)據(jù)。再由微控制器IOO傳遞并行燒錄指令給可編程門 陣列200。由可編程門陣列200將并行燒錄指令進(jìn)行翻譯動作，使翻譯后的并行燒錄指令對 應(yīng)每一種芯片400，來同時(shí)對多種芯片400進(jìn)行并行程序燒錄的動作，能節(jié)省成本并減少燒 錄時(shí)間。
權(quán)利要求
一種多片芯片并行程序燒錄系統(tǒng)，連接于一計(jì)算機(jī)，用以支持同時(shí)對多種芯片進(jìn)行并行程序燒錄的動作，包含一微控制器，通信連接該計(jì)算機(jī)，用以接收并傳遞該計(jì)算機(jī)所傳遞的至少一并行燒錄指令與至少一燒錄數(shù)據(jù)；以及一可編程門陣列，通信連接該微控制器，該可編程門陣列包含多個(gè)通道，每一所述通道對應(yīng)且電性連接每一所述芯片，每一所述通道用以接收所述至少一并行燒錄指令，并將所述至少一并行燒錄指令進(jìn)行翻譯動作，使翻譯后的所述至少一并行燒錄指令對應(yīng)每一所述種芯片；一狀態(tài)暫存器，用以存儲每一所述通道的運(yùn)行狀態(tài)；以及一控制暫存器，用以存儲每一所述通道的執(zhí)行指令。
2. 如權(quán)利要求1所述的多片芯片并行程序燒錄系統(tǒng)，還包含多個(gè)轉(zhuǎn)接模塊，每一所述轉(zhuǎn)接模塊電性連接于每一所述通道與每一所述芯片之間，用 以使每一所述通道與每一所述芯片電壓匹配。
3. 如權(quán)利要求1所述的多片芯片并行程序燒錄系統(tǒng)，其中每一所述通道包含 一指令存儲單元，用以接收并存儲所述至少一并行燒錄指令；一指令翻譯單元，用以根據(jù)該控制暫存器的狀態(tài)，將所述至少一并行燒錄指令進(jìn)行翻 譯動作，使翻譯后的所述至少一并行燒錄指令對應(yīng)每一所述芯片； 一執(zhí)行指令單元，用以執(zhí)行翻譯后的所述至少一并行燒錄指令；一返回?cái)?shù)據(jù)存儲單元，用以存儲從每一所述芯片所讀取的數(shù)據(jù)，并回傳給該微控制器；一輸出輸入接口，電性連接每一所述芯片；以及 一輸出輸入分配單元，用以動態(tài)分配該輸出輸入接口 。
4. 如權(quán)利要求3所述的多片芯片并行程序燒錄系統(tǒng)，還包含多個(gè)轉(zhuǎn)接模塊，每一所述轉(zhuǎn)接模塊電性連接于每一所述通道與每一所述芯片之間，用 以使每一所述通道與每一所述芯片電壓匹配。
全文摘要
一種多片芯片并行程序燒錄系統(tǒng)，連接于一計(jì)算機(jī)，用以支持同時(shí)對多種芯片進(jìn)行并行程序燒錄的動作，包含微控制器與可編程門陣列；微控制器通信連接計(jì)算機(jī)；可編程門陣列通信連接微控制器；可編程門陣列包含多個(gè)通道、狀態(tài)暫存器與控制暫存器；每一通道對應(yīng)且電性連接每一種芯片；微控制器接收并傳遞并行燒錄指令給可編程門陣列，由可編程門陣列將并行燒錄指令進(jìn)行翻譯動作，使翻譯后的并行燒錄指令對應(yīng)每一種芯片，來同時(shí)對多種芯片進(jìn)行并行程序燒錄的動作，能節(jié)省成本并減少燒錄時(shí)間。
文檔編號G11C16/10GK101727416SQ20081016763
公開日2010年6月9日 申請日期2008年10月21日 優(yōu)先權(quán)日2008年10月21日
發(fā)明者王茂星, 鄭全階, 陳玄同 申請人:英業(yè)達(dá)股份有限公司