專利名稱：地址譯碼器故障的檢測(cè)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)處理系統(tǒng)的領(lǐng)域。更具體地，本發(fā)明涉及當(dāng)存取存
儲(chǔ)器單元陣列時(shí)對(duì)使用的地址譯碼器內(nèi)的故障(fault)的檢測(cè)。
背景技術(shù)：
已知技術(shù)提供包括一個(gè)或多個(gè)存儲(chǔ)器單元陣列的存儲(chǔ)器，每個(gè)存儲(chǔ) 器單元陣列具有地址譯碼器，其用于譯碼輸入地址以便產(chǎn)生字線信號(hào)，
以存取在該陣列內(nèi)的一行存儲(chǔ)器單元。隨著工藝幾何尺度趨于更小尺 寸、且操作電壓更低，在此存儲(chǔ)器內(nèi)發(fā)生軟錯(cuò)誤和/或硬錯(cuò)誤可能性增 大，例如帶電粒子撞擊引起破壞(disruption)而改變儲(chǔ)存在存儲(chǔ)器中 的位(比特)值，或門(mén)控失效(ga te f a i 1 i ng)從而毀壞所涉及的數(shù)據(jù)值。 某些存儲(chǔ)器裝置可用于臨界環(huán)境，在此環(huán)境下數(shù)據(jù)的完整性非常重要。 為了有助于減少與數(shù)據(jù)毀壞相關(guān)的問(wèn)題，已知的是提供儲(chǔ)存在存儲(chǔ)器中 與數(shù)據(jù)相關(guān)聯(lián)的錯(cuò)誤校正碼(ECC)。這些錯(cuò)誤校正碼允許檢測(cè)儲(chǔ)存的位 值中的錯(cuò)誤，并校正該位值。依據(jù)所用的特定錯(cuò)誤校正碼方案，有可能 使用關(guān)聯(lián)的錯(cuò)誤校正碼校正位錯(cuò)誤，但錯(cuò)誤校正碼所需的儲(chǔ)存量將隨其 能夠校正的最大位錯(cuò)誤數(shù)而增加。由于除了所關(guān)心的數(shù)據(jù)外還需要儲(chǔ)存 這些錯(cuò)誤校正碼，這些錯(cuò)誤校正碼存儲(chǔ)器會(huì)消耗更大的電路面積。在成 本、功耗及效率方面，此額外開(kāi)銷是不利的，但當(dāng)數(shù)據(jù)的完整性非常重 要且必需一定程度的故障容許度(fault tolerance)時(shí)(例如，在安 全臨界系統(tǒng)中，諸如汽車防死鎖剎車系統(tǒng)(anti - lock break system)), 此額外開(kāi)銷變得合理。
存儲(chǔ)器可引起的另 一更微妙問(wèn)題涉及地址譯碼器的正確操作。在地 址譯碼器可引起軟或硬錯(cuò)誤使得輸入地址信號(hào)^^譯碼，但用作產(chǎn)生到存
儲(chǔ)器單元錯(cuò)誤行的字線信號(hào)，且隨后返回來(lái)自該存儲(chǔ)器單元錯(cuò)誤行的數(shù) 據(jù)，就像數(shù)椐來(lái)自存儲(chǔ)器單元的正確行一樣。數(shù)據(jù)本身將匹配其錯(cuò)誤校 正碼值，且因而將不會(huì)被^r測(cè)為錯(cuò)誤。在安全臨界系統(tǒng)內(nèi)，在地址譯碼 器操作中的這樣一種錯(cuò)誤可能具有嚴(yán)重后果。處理在地址譯碼器內(nèi)的這 樣錯(cuò)誤的提議是，將數(shù)據(jù)和錯(cuò)誤校正碼分離為存儲(chǔ)器的不同部分，每一
部分具有它們自己的地址譯碼器，從而通過(guò)不同的地址譯碼器單獨(dú)地譯 碼輸入地址，以存取數(shù)據(jù)值及用于那些數(shù)據(jù)值的錯(cuò)誤校正碼。因而，如 果在任一地址譯碼器中發(fā)生錯(cuò)誤，則錯(cuò)誤校正碼將不匹配數(shù)據(jù)值，且有 可能檢測(cè)到錯(cuò)誤。
盡管在表面上看來(lái)，這是有吸引力的提議，但在現(xiàn)實(shí)生活中它有顯 著的不利條件。與必須提供第二地址譯碼器相關(guān)聯(lián)的面積開(kāi)銷相當(dāng)顯著 且不利。此外，錯(cuò)誤校正碼主要地旨在檢測(cè)和校正在錯(cuò)誤校正碼所涵蓋 的、數(shù)據(jù)值內(nèi)的一個(gè)或兩個(gè)單個(gè)位錯(cuò)誤。在地址譯碼器功能失靈的情況 下，數(shù)據(jù)值很有可能完全不同于那些意在由錯(cuò)誤校正碼涵蓋的數(shù)據(jù)值， 因而超過(guò)了錯(cuò)誤校正碼校正那些錯(cuò)誤的任何能力，且在某些情況產(chǎn)生一 虛假結(jié)果，其中錯(cuò)誤校正碼碰巧恰好匹配由于該地址譯碼器故障而恢復(fù)
的完全不同的數(shù)據(jù)。例如，在高達(dá)25%的情況下，糾一檢二(single error correct double error detect, SEC-DED)碼可能無(wú)法4企測(cè)地址譯碼器镅^ 誤。在某些應(yīng)用中，此潛在錯(cuò)誤水平可能是不可接受的。

發(fā)明內(nèi)容
從一方面看來(lái)，本發(fā)明提供一種存儲(chǔ)器，其包括 存儲(chǔ)器單元陣列；
地址譯碼器，其響應(yīng)于輸入地址以產(chǎn)生字線信號(hào)，以便能夠存取在 所述陣列內(nèi)的一行存儲(chǔ)器單元，所述字線信號(hào)也使得能實(shí)現(xiàn)地址識(shí)別數(shù) 據(jù)的讀取，所述地址識(shí)別數(shù)據(jù)與所述行相關(guān)聯(lián)并指示所述行的地址；及
譯碼器故障檢測(cè)電路，其響應(yīng)于所述輸入地址和所述地址識(shí)別數(shù) 據(jù)，以在如果使用所述字線信號(hào)存取的所述行的所述地址識(shí)別數(shù)據(jù)不匹 配所述輸入地址時(shí)，檢測(cè)錯(cuò)誤的地址譯碼器操作。
本發(fā)明認(rèn)識(shí)到，由地址譯碼器產(chǎn)生的、以在存儲(chǔ)器陣列存儲(chǔ)器取一 行數(shù)據(jù)值的字線信號(hào)，也可用于存取指示該行存儲(chǔ)器單元的地址的數(shù)據(jù) 值。因而，所返回的數(shù)據(jù)將包含數(shù)據(jù)值本身、和指示那些數(shù)據(jù)值的地址 的數(shù)據(jù)。然后可將指示那些數(shù)據(jù)值的地址的數(shù)據(jù)與提供給地址譯碼器的 輸入地址比較，且其間的任何不匹配可用于檢測(cè)地址譯碼器中的錯(cuò)誤。 由于與存儲(chǔ)器單元各行關(guān)聯(lián)的地址是靜態(tài)的，識(shí)別地址的數(shù)據(jù)能以相對(duì) 有效的方式儲(chǔ)存，以降低與其儲(chǔ)存相關(guān)聯(lián)的開(kāi)銷。
盡管不同行存儲(chǔ)器單元有可能共享公共數(shù)椐識(shí)別地址值，以便降低200810145501.3
說(shuō)明書(shū)第3/10頁(yè)
需要在識(shí)別地址值的數(shù)據(jù)中提供的位數(shù)量，這種布置將意味著在少數(shù)情 況下地址譯碼器故障可能碰巧存取正好具有正確地址識(shí)別數(shù)據(jù)的不正 確行的存儲(chǔ)器單元。如果每行存儲(chǔ)器單元具有不同的與其關(guān)聯(lián)的地址識(shí) 別數(shù)據(jù)，則可避免這種可能性。
地址識(shí)別數(shù)據(jù)可采用各種不同形式，諸如作為在該輸入地址上執(zhí)行 的散列函數(shù)的結(jié)果。另一可能性是由輸入地址的一個(gè)或多個(gè)那些位形成 地址識(shí)別數(shù)據(jù)，其可隨存儲(chǔ)器陣列的不同行而改變。無(wú)須使用存儲(chǔ)器陣 列所有行公共的高階位，且類似地?zé)o須使用對(duì)應(yīng)于一行存儲(chǔ)器單元內(nèi)不 同位置的低階位。如果需要每行存儲(chǔ)器單元的唯一地址識(shí)別數(shù)據(jù)，則這 可由在輸入地址內(nèi)隨不同行存儲(chǔ)器單元而改變的所有位形成。
可以按各種不同方式儲(chǔ)存地址識(shí)別數(shù)據(jù)。其可實(shí)體上獨(dú)立于儲(chǔ)存數(shù) 據(jù)值的存儲(chǔ)器單元儲(chǔ)存，只要該字線信號(hào)用于至少觸發(fā)數(shù)據(jù)值及地址識(shí) 別數(shù)據(jù)的存取。然而在實(shí)踐中，以可編程存儲(chǔ)器單元或只讀存儲(chǔ)器單元 的形式與所涉及的存儲(chǔ)器單元行緊密關(guān)聯(lián)來(lái)儲(chǔ)存該地址識(shí)別數(shù)據(jù)，將很 有可能是可能更有效且方便的。
只讀存儲(chǔ)器單元可比可編程存儲(chǔ)器單元更小和更有效，其降低了與
該目前技術(shù)關(guān)聯(lián)的額外開(kāi)銷，但具有以下缺點(diǎn)它需要較高程度的定制 設(shè)計(jì)，且不太適于使用現(xiàn)有存儲(chǔ)器編譯器工具自動(dòng)生成。當(dāng)可編程存儲(chǔ) 器單元用于儲(chǔ)存地址識(shí)別數(shù)據(jù)時(shí)，最好這些存儲(chǔ)器單元應(yīng)該以不使用為 其提供故障保護(hù)的地址譯碼器的方式、用地址識(shí)別數(shù)據(jù)來(lái)編程。如果使 用受保護(hù)的地址譯碼器，則有可能其操作錯(cuò)誤可以導(dǎo)致不正確的地址識(shí) 別數(shù)據(jù)被編程至一行存儲(chǔ)器單元中，且不能正確地識(shí)別不正確的操作。 在某些具體實(shí)施例中，地址識(shí)別數(shù)據(jù)可通過(guò)單獨(dú)的編程電路(編程電路 獨(dú)立于地址譯碼器操作)和/或通過(guò)處理過(guò)程而編程，該處理過(guò)程在存 儲(chǔ)器的初始化時(shí)在已執(zhí)行測(cè)試以確認(rèn)該地址譯碼器的正確操作之前或 之后操作(即，與測(cè)試相關(guān)聯(lián))，該測(cè)試諸如在系統(tǒng)啟動(dòng)時(shí)執(zhí)行的BIST (內(nèi)建自檢(built in self test))操作。
如上所述，存儲(chǔ)器可配備錯(cuò)誤校正碼，其用于檢測(cè)在儲(chǔ)存于其中的 數(shù)據(jù)值內(nèi)的錯(cuò)誤，且提供設(shè)施以用于校正少量這種錯(cuò)誤。這樣的技術(shù)可 與儲(chǔ)存各行存儲(chǔ)器單元的地址識(shí)別數(shù)據(jù)的本技術(shù)組合協(xié)同使用。因而， 錯(cuò)誤校正碼為儲(chǔ)存的數(shù)據(jù)值提供保護(hù)，且地址識(shí)別數(shù)據(jù)提供保護(hù)以確保 響應(yīng)于輸入地址而存取正確數(shù)據(jù)。組合使用的這些技術(shù)提供高度容錯(cuò)且
魯棒的存儲(chǔ)器系統(tǒng)。
應(yīng)了解，應(yīng)用本技術(shù)的存儲(chǔ)器可采用各種各樣范圍廣泛的不同形 式。例如，其可以是高速緩存或隨機(jī)存取存儲(chǔ)器的一部分以及其它不同 形式的存儲(chǔ)器。存儲(chǔ)器可以是編譯存儲(chǔ)器，其中通過(guò)調(diào)整用于存儲(chǔ)器的編譯參數(shù)，提供儲(chǔ)存地址識(shí)別數(shù)據(jù)的額外存儲(chǔ)器單元。
存儲(chǔ)器可提供于一分立集成電路上，但4艮有可能形成為與其它電路
元件組合的片上系統(tǒng)(SoC)集成電路的一部分。
從另一方面看來(lái)，本發(fā)明提供一種存儲(chǔ)器，其包括存儲(chǔ)器單元陣列；
地址譯碼器裝置，用于響應(yīng)于輸入地址而產(chǎn)生字線信號(hào)，以使能夠 存取所述陣列內(nèi)的一行存儲(chǔ)器單元，所述字線信號(hào)也使得能實(shí)現(xiàn)讀取地 址識(shí)別數(shù)據(jù)，所述地址識(shí)別數(shù)據(jù)與所述行相關(guān)聯(lián)且指示所述行的地址； 和
譯碼器故障檢測(cè)裝置，其在如果使用所述字線信號(hào)存取的所述行的 所述地址識(shí)別數(shù)據(jù)不匹配所述輸入地址時(shí)，用于響應(yīng)于所述輸入地址和 所述地址識(shí)別數(shù)據(jù)來(lái)檢測(cè)錯(cuò)誤的地址譯碼器操作。
從又一方面看來(lái)，本發(fā)明提供一種操作具有存儲(chǔ)器單元的陣列的存 儲(chǔ)器的方法，所述方法包括以下步驟
譯碼輸入地址以產(chǎn)生字線信號(hào)，以使能夠存取所述陣列內(nèi)的一行存 儲(chǔ)器單元，所述字線信號(hào)也使得能實(shí)現(xiàn)讀取地址識(shí)別數(shù)據(jù)，所述地址識(shí) 別數(shù)據(jù)與所述相關(guān)聯(lián)且指示所述行的地址；和
如果使用該字線信號(hào)存取的所述行的地址識(shí)別數(shù)據(jù)不匹配輸入地 址，則檢測(cè)錯(cuò)誤譯碼。
從下行結(jié)合附圖閱讀的對(duì)示意性具體實(shí)施例的詳細(xì)說(shuō)明，本發(fā)明以 上及其它目標(biāo)、特征及優(yōu)點(diǎn)將顯而易見(jiàn)。


圖l示意性圖解說(shuō)明存儲(chǔ)器，其并入了一機(jī)構(gòu)以用于檢測(cè)地址譯碼 器中的故障；
圖2示意性圖解說(shuō)明，當(dāng)沒(méi)有故障存在于地址譯碼器中時(shí)、圖1的 存儲(chǔ)器的操作；
圖3示意性圖解說(shuō)明作，當(dāng)故障存在于地址譯碼器中時(shí)圖1的存儲(chǔ)
器的操作；
圖4是圖解說(shuō)明了隨著在具有1024行的64位寬隨機(jī)存取存儲(chǔ)器內(nèi) 的、被分配用于儲(chǔ)存該地址識(shí)別數(shù)據(jù)的位數(shù)量，而檢測(cè)率和面積的變化 的數(shù)據(jù)表；
圖5比較用于8kB 64位寬存儲(chǔ)器的各種地址譯碼器故障檢測(cè)方案； 圖6圖解說(shuō)明存儲(chǔ)器的第二具體實(shí)施例，其具有一機(jī)構(gòu)以用于檢測(cè)
地址譯碼器中的錯(cuò)誤；
圖7圖解說(shuō)明存儲(chǔ)器地址及該存儲(chǔ)器地址內(nèi)的那些位，它們選擇了
存儲(chǔ)器陣列內(nèi)的行；
圖8是示意性圖解說(shuō)明圖6的存儲(chǔ)器的操作的流程圖；和
圖9是示意性圖解說(shuō)明并入了若干存儲(chǔ)器的片上系統(tǒng)集成電路存儲(chǔ)
器的圖表，所述存儲(chǔ)器可使用上述地址譯碼器故障檢測(cè)技術(shù)。
具體實(shí)施例方式
圖1圖解說(shuō)明存儲(chǔ)器2，其包括存儲(chǔ)器單元陣列4 (未圖示，但可 具有隨機(jī)存取(RAM)存儲(chǔ)器單元的標(biāo)準(zhǔn)形式之一)、地址譯碼器6、儲(chǔ)存 地址識(shí)別數(shù)據(jù)的只讀存儲(chǔ)器(ROM)陣列8及故障檢測(cè)電路10。在操作 中，在地址總線12上提供輸入地址，且通過(guò)地址譯碼器6對(duì)其譯碼。 在本實(shí)例中，該地址是4位地址，其允許對(duì)應(yīng)的字線信號(hào)WL選擇陣列4 內(nèi)16個(gè)不同存儲(chǔ)器單元行之一。當(dāng)選定該尋址的存儲(chǔ)器單元行時(shí)，然 后其中的數(shù)據(jù)值可依據(jù)執(zhí)行的特定操作以標(biāo)準(zhǔn)方式被讀取或?qū)懭搿?br> 與陣列4內(nèi)的每一行存儲(chǔ)器單元相關(guān)聯(lián)的是儲(chǔ)存在只讀存儲(chǔ)器陣列 8內(nèi)的4位地址識(shí)別數(shù)據(jù)。對(duì)于陣列4內(nèi)的每一行存儲(chǔ)器單元，存在一 組4位地址識(shí)別數(shù)據(jù)。例如，單獨(dú)的地址識(shí)別數(shù)據(jù)項(xiàng)(entry)可以是 簡(jiǎn)單的4位數(shù)字，其范圍介于0與15之間，分別標(biāo)示陣列4內(nèi)存儲(chǔ)器 單元的不同對(duì)應(yīng)行。當(dāng)通過(guò)地址譯碼器16產(chǎn)生字線信號(hào)WL時(shí)，然后將 其用于提供對(duì)陣列4內(nèi)各行存儲(chǔ)器單元中一行的存取，且也將其傳遞至 該只讀存儲(chǔ)器陣列8，在此其觸發(fā)該存儲(chǔ)器行的該地址識(shí)別數(shù)據(jù)(標(biāo)記) 的讀取操作，將該地址識(shí)別數(shù)據(jù)傳遞至該故障檢測(cè)電路10。在該故障檢 測(cè)電路IO內(nèi)，為了產(chǎn)生的字線信號(hào)WL正存取的該行存儲(chǔ)器單元而從只 讀存儲(chǔ)器陣列8讀取的地址識(shí)別數(shù)據(jù)，與地址總線12上的4位地址相 比較。如果它們匹配，則已存取正確的存儲(chǔ)器單元行。如果它們不匹配， 則已存取錯(cuò)誤的存儲(chǔ)器單元行，且地址譯碼器6存在錯(cuò)誤。
圖2圖解說(shuō)明圖1的存儲(chǔ)器的操作，其讀取該陣列4內(nèi)的第四行存 儲(chǔ)器單元14。此行存儲(chǔ)器單元14對(duì)應(yīng)于地址(0011),且在本實(shí)例中， 地址譯碼器6正確產(chǎn)生適當(dāng)字線信號(hào)WL,并致^f吏從存儲(chǔ)器行14讀取，
儲(chǔ)存于只讀存儲(chǔ)器陣列8內(nèi)的地址識(shí)別位(標(biāo)記)為"oon"。輸入地 址"ooir，通過(guò)該故障檢測(cè)電路io與讀取地址識(shí)別數(shù)據(jù)"ooir，相比較， 且檢測(cè)到匹配，指示已存取正確的存儲(chǔ)器單元行。
圖3圖解說(shuō)明圖1的存儲(chǔ)器，但在此情況下地址譯碼器6內(nèi)存在錯(cuò) 誤。提供在圖2的實(shí)例中被輸入的相同輸入地址信號(hào)"0011"作為在圖3 中到地址譯碼器6的輸入。然而，在本實(shí)例中，地址譯碼器6內(nèi)的錯(cuò)誤 (無(wú)論軟錯(cuò)誤或硬錯(cuò)誤)導(dǎo)致產(chǎn)生錯(cuò)誤的字線信號(hào)WL，其錯(cuò)誤地存取陣 列4內(nèi)的第三行存儲(chǔ)器單元16。該字線信號(hào)WL也被傳遞到只讀存儲(chǔ)器 陣列8，其中笫三行16的地址識(shí)別數(shù)椐儲(chǔ)存為"0010"。當(dāng)讀作"0010"
的該地址識(shí)別數(shù)據(jù)通過(guò)該故障檢測(cè)電路io與該輸入地址"ooir，相比較
時(shí)，檢測(cè)到不匹配，且產(chǎn)生信號(hào)，指示在該地址譯碼器6的操作內(nèi)存在錯(cuò)誤。
當(dāng)在該地址譯碼器6中檢測(cè)到錯(cuò)誤時(shí)，可執(zhí)行各種錯(cuò)誤恢復(fù)操作。 可簡(jiǎn)單地中止存儲(chǔ)器存取，然后再次嘗試。這將;f艮可能處理由于顆粒撞 擊的軟錯(cuò)誤，因?yàn)檫@樣的顆粒撞擊對(duì)產(chǎn)生地址譯碼器的錯(cuò)誤操作的影響 將很可能是臨時(shí)的，且將不會(huì)影響后續(xù)的存儲(chǔ)器存取。硬(永久性或半 永久性)錯(cuò)誤將很可能持久，且相應(yīng)地當(dāng)重試存儲(chǔ)器存取時(shí)，如果再次 失敗，則可嘗試更強(qiáng)的恢復(fù)策略，諸如系統(tǒng)復(fù)位(reset )或禁止該系 統(tǒng)，并指示故障被傳遞到別處。
應(yīng)了解，地址識(shí)別數(shù)據(jù)內(nèi)的位的數(shù)量可改變。在地址識(shí)別數(shù)據(jù)內(nèi)為 每一行存儲(chǔ)器單元提供的位數(shù)量越大，則越有可能唯一地識(shí)別出各個(gè) 行。例如，如果單個(gè)位專用于該地址識(shí)別數(shù)據(jù)，則這僅可用于區(qū)別在陣 列4內(nèi)的奇數(shù)號(hào)行及偶數(shù)號(hào)行。就所產(chǎn)生的字線信號(hào)WL是否正確地存 取奇數(shù)或偶數(shù)行而言，地址譯碼器6中的錯(cuò)誤將很可能在僅約一半時(shí)間 導(dǎo)致不匹配，且相應(yīng)地該錯(cuò)誤檢測(cè)率將很可能僅為約50%。
在圖4的數(shù)據(jù)表中所涉及實(shí)例存儲(chǔ)器中，存儲(chǔ)器行每行長(zhǎng)度均為64 位，且在陣列4中存在1024行。這對(duì)應(yīng)于8kB存儲(chǔ)器。陣列4中有1024 行，這需要10位數(shù)字來(lái)唯一地識(shí)別每一行。因此，隨著可用作地址識(shí)
別數(shù)據(jù)的位數(shù)量朝十增加，則對(duì)地址譯碼器6的操作中錯(cuò)誤的錯(cuò)誤檢測(cè) 率將上升，直至當(dāng)提供完整的10位地址識(shí)別數(shù)據(jù)標(biāo)記時(shí)，則各個(gè)行可 被唯一識(shí)別，且行的錯(cuò)誤存取實(shí)質(zhì)上始終被識(shí)別。然而，當(dāng)每一行的地 址識(shí)別數(shù)據(jù)的位數(shù)量增加時(shí)，與提供此額外儲(chǔ)存容量相關(guān)聯(lián)的開(kāi)銷也隨 之增加。這指示于圖4中。如果只讀存儲(chǔ)器陣列8用于儲(chǔ)存地址識(shí)別數(shù) 據(jù)，則這由只讀存儲(chǔ)器單元形成，其可小于隨機(jī)存取存儲(chǔ)器單元，從而 減少與儲(chǔ)存地址識(shí)別數(shù)據(jù)相關(guān)聯(lián)的面積開(kāi)銷。由于地址識(shí)別數(shù)據(jù)并非動(dòng) 態(tài)數(shù)據(jù)，而是針對(duì)所涉及存儲(chǔ)器的特定形式而固定的，地址識(shí)別數(shù)據(jù)可 被儲(chǔ)存在只讀存儲(chǔ)器陣列8中，因?yàn)槠錈o(wú)須變更。然而，在某些情況可 能難以提供與隨機(jī)存取存儲(chǔ)器陣列4組合的只讀存儲(chǔ)器陣列8,相應(yīng)地 該地址識(shí)別數(shù)據(jù)可儲(chǔ)存在隨機(jī)存取存儲(chǔ)器單元(可編程存儲(chǔ)器單元)內(nèi)。
然而，、:先前提議"使用^獨(dú)地址譯碼、器單:儲(chǔ)存錯(cuò)誤校正碼及數(shù)椐值 的方法相比較，對(duì)于既定水平的額外開(kāi)銷，本方法仍然存在可更可靠檢 測(cè)錯(cuò)誤的優(yōu)勢(shì)。
圖5是圖解說(shuō)明當(dāng)不同方案應(yīng)用于如關(guān)于圖4所討論的8kB存儲(chǔ)器 時(shí)，與面積開(kāi)銷的增加相比較，所實(shí)現(xiàn)的錯(cuò)誤檢測(cè)覆蓋程度的變化圖。 該先前提議的為數(shù)據(jù)值及錯(cuò)誤校正碼提供不同地址譯碼器的方法的效 能通過(guò)圖5中的三角形顯示的點(diǎn)指示。當(dāng)對(duì)地址識(shí)別數(shù)據(jù)使用預(yù)先編程 的存儲(chǔ)器單元(只讀存儲(chǔ)器)時(shí)故障檢測(cè)覆蓋隨面積增加的變化在圖5 中用圓形標(biāo)記出的點(diǎn)指示。將可見(jiàn)，當(dāng)為1024行陣列4內(nèi)的每一行存 儲(chǔ)器單元提供完整10位地址識(shí)別值時(shí)，所實(shí)現(xiàn)的效能實(shí)質(zhì)上收斂 (converge)為100%。當(dāng)隨機(jī)存取存儲(chǔ)器單元用于地址識(shí)別數(shù)據(jù)時(shí)，在 檢測(cè)覆蓋及面積增加上的變化通過(guò)圖5內(nèi)中標(biāo)記為方形的點(diǎn)展示。盡管 在此情況下該折衷方案不如只讀存儲(chǔ)器單元良好，其效能仍然優(yōu)于通過(guò) 先前提議的重復(fù)的(duplicate)址譯碼器技術(shù)提供的效能。
圖6圖解說(shuō)明存儲(chǔ)器18的第二具體實(shí)施例。在本實(shí)例中，輸入地 址被提供到地址譯碼器20且也提供到譯碼器故障檢測(cè)電路22。該地址 識(shí)別數(shù)據(jù)儲(chǔ)存在由可編程存儲(chǔ)器單元形成的隨機(jī)存取存儲(chǔ)器陣列24內(nèi)。 地址識(shí)別數(shù)據(jù)通過(guò)編程器電路26在存儲(chǔ)器/系統(tǒng)的初始化時(shí)編程到此隨 機(jī)存取存儲(chǔ)器陣列24中。編程器電路26直接對(duì)隨機(jī)存取存儲(chǔ)器24編 程，而無(wú)須使用地址譯碼器20，且寫(xiě)入每一存儲(chǔ)器行的地址識(shí)別數(shù)據(jù)項(xiàng)
的次序?；蛘撸摼幊唐麟娐?6可響應(yīng)于指示出存儲(chǔ)器18已于初始化 時(shí)通過(guò)內(nèi)建自檢(built-in-self-test，BIST)的信號(hào)，指示地址譯碼器 20正確操作，且在此情形下，該編程器電路26可使用地址譯碼器20以 存取在隨機(jī)存取存儲(chǔ)器陣列24內(nèi)的適當(dāng)行，和在其中寫(xiě)入匹配的地址 識(shí)別數(shù)據(jù)。'
也圖解說(shuō)明于圖6中，在數(shù)據(jù)陣列28的每一行存儲(chǔ)器單元內(nèi)存在 錯(cuò)誤校正碼數(shù)據(jù)(ECC)。此錯(cuò)誤校正碼數(shù)據(jù)用于為儲(chǔ)存于所涉及的存儲(chǔ) 器單元行中的數(shù)據(jù)值提供故障檢測(cè)及故障校正。應(yīng)了解，錯(cuò)誤校正碼提 供關(guān)于數(shù)據(jù)值的故障檢測(cè)及錯(cuò)誤校正，且地址識(shí)別數(shù)據(jù)提供關(guān)于響應(yīng)于 既定輸入地址而正被存取的正確存儲(chǔ)器行的故障檢測(cè)。這些技術(shù)相互互 補(bǔ)及協(xié)同。
如前所述，輸入地址在譯碼器錯(cuò)誤檢測(cè)電路22內(nèi)與地址識(shí)別數(shù)據(jù) 相比較。在本實(shí)例中，地址識(shí)別數(shù)椐可為散列(hash)數(shù)據(jù)，其表示對(duì)于 輸入地址執(zhí)行的散列運(yùn)算的結(jié)果，其正確地對(duì)應(yīng)于該存儲(chǔ)器單元行。這 樣的散列數(shù)據(jù)可比完整地址更緊湊，或?yàn)橥暾刂返南嚓P(guān)部分。如果涉 及這樣的散列運(yùn)算，則提供至譯碼器錯(cuò)誤檢測(cè)電路22的輸入地址也將 經(jīng)過(guò)相同的散列運(yùn)算，然后將該散列運(yùn)算的結(jié)果與為了正從隨機(jī)存取存 儲(chǔ)器陣列24存取的存儲(chǔ)器行而檢索(retrieve)的地址識(shí)別數(shù)據(jù)(散 列數(shù)據(jù))相比較。不匹配指示了譯碼器故障。應(yīng)了解，所執(zhí)行的散列運(yùn) 算可采用各種各樣范圍廣泛的不同形式。
圖7圖解說(shuō)明了用于存取存儲(chǔ)器2的存儲(chǔ)器地址。本技術(shù)領(lǐng)域人員 應(yīng)了解，這樣的存儲(chǔ)器地址將包含高階位30,其用于有效地從其它存儲(chǔ) 器中選擇存儲(chǔ)器2，其它存儲(chǔ)器可在所涉及系統(tǒng)的整體存儲(chǔ)器地址空間 內(nèi)提供。低階地址部分32對(duì)應(yīng)于儲(chǔ)存在存儲(chǔ)器單元的既定行內(nèi)的不同 字節(jié)的數(shù)據(jù)。在64位存儲(chǔ)器行的情況中，這將儲(chǔ)存8字節(jié)的數(shù)據(jù)，且 相應(yīng)地存儲(chǔ)器地址的低階部分32的長(zhǎng)度將為3位。存儲(chǔ)器地址的中階 部分34是選擇將在存儲(chǔ)器2內(nèi)存取存儲(chǔ)器單元14、 16的哪一行的部分。 正是在此中階部分34之內(nèi)的地址位將隨該存儲(chǔ)器陣列的不同行而改變， 且相應(yīng)地可用于與地址識(shí)別數(shù)據(jù)相比較。可僅比較此中階(行選擇)部 分34的各位的一部分，但當(dāng)所有此中階部分34與地址識(shí)別數(shù)據(jù)相比較 時(shí)，將實(shí)現(xiàn)更大的檢測(cè)覆蓋。
圖8是示意性圖解說(shuō)明圖6的存儲(chǔ)器的操作的流程圖。在步驟36
處，存儲(chǔ)器等待接收輸入地址。在步驟38處，該輸入地址被譯碼以產(chǎn) 生字線信號(hào)WL。在步驟40處，使用字線信號(hào)WL存取陣列28內(nèi)的一行 存儲(chǔ)器單元。在步驟42處，使用步驟38中產(chǎn)生的相同字線信號(hào)WL讀 取陣列24內(nèi)的地址識(shí)別數(shù)據(jù)的字(word)。在步驟44處，輸入地址在 譯碼器故障檢測(cè)電路22內(nèi)經(jīng)過(guò)散列運(yùn)算以產(chǎn)生散列結(jié)果。在步驟46處， 將在步驟44從輸入地址產(chǎn)生的散列結(jié)果與步驟42中讀取自隨機(jī)存取存 儲(chǔ)器陣列24的地址識(shí)別數(shù)據(jù)相比較。在步驟48處，判定步驟46中是 否存在匹配。如果不存在匹配，則步驟50產(chǎn)生譯碼器錯(cuò)誤檢測(cè)信號(hào)。 如果存在匹配，則繞過(guò)步驟50且該處理過(guò)程終止。
圖9示意性圖解說(shuō)明本發(fā)明可用于的類型的片上系統(tǒng) (system-on-chip, SoC)集成電路52。將可見(jiàn)，片上系統(tǒng)集成電路52含 有許多不同組件及多個(gè)存儲(chǔ)器。在本實(shí)例中，該片上系統(tǒng)集成電路52 包含處理器核心54、高速緩存56、隨機(jī)存取存儲(chǔ)器58、只讀存儲(chǔ)器60、 數(shù)字信號(hào)處理器62及直接存儲(chǔ)器存取單元64。這些元件通過(guò)總線/互連 66連接在一起。此片上系統(tǒng)集成電路52內(nèi)的各種存儲(chǔ)器56、 58、 60可 單獨(dú)配備如先前討論的用于識(shí)別地址譯碼器故障的機(jī)構(gòu)?？赡苓@些存儲(chǔ) 器中的某些更易于出現(xiàn)硬/軟錯(cuò)誤，且相應(yīng)地使用本技術(shù)可更適合于這 些元件中的某些元件、而非其它元件。例如，高速緩存56將通常由大 型快速門(mén)控(gate)形成，與形成該隨機(jī)存取存儲(chǔ)器58的小型高密度 門(mén)控相比，更少可能發(fā)生軟錯(cuò)誤。在此情形中，可能期望在隨機(jī)存取存 儲(chǔ)器58內(nèi)而非高速緩存56內(nèi)為地址譯碼器提供故障檢測(cè)機(jī)構(gòu)。然而， 在高度安全臨界的系統(tǒng)中，可為基于片上系統(tǒng)集成電路52上的所有存 儲(chǔ)器56、 58、 60提供上述地址譯碼器故障檢測(cè)技術(shù)。
盡管本文已經(jīng)參考附圖詳細(xì)說(shuō)明了本發(fā)明的示意性具體實(shí)施例，但 應(yīng)了解，本發(fā)明并不限于那些精確的實(shí)施例，且本領(lǐng)域技術(shù)人員可實(shí)施 各種變更及修改，而不離開(kāi)所附權(quán)利要求限定的本發(fā)明范疇與精神。
附圖標(biāo)記 2存儲(chǔ)器
4存儲(chǔ)器單元陣列
6地址譯碼
8只讀存儲(chǔ)器陣列
10 故障檢測(cè)
12 地址總線
14 第四行存儲(chǔ)器單元
16 地址譯碼器
18 存儲(chǔ)器
20 地址譯碼器
22 譯碼器故障檢測(cè)電路
24 地址識(shí)別數(shù)據(jù)
26 編程器電路
28 數(shù)據(jù)陣列
30 高階位
32 低階地址部分
34 中階部分
52 片上系統(tǒng)集成電路
54 處理器核心
58 隨機(jī)存取存儲(chǔ)器
56 高速緩存
60 只讀存儲(chǔ)器
62 數(shù)字信號(hào)處理器
64 直接存儲(chǔ)器存取單元
66 總線/互連。
權(quán)利要求
1.一種存儲(chǔ)器，其包括存儲(chǔ)器單元陣列；地址譯碼器，其響應(yīng)于輸入地址以產(chǎn)生字線信號(hào)，以便能夠存取在所述陣列內(nèi)的存儲(chǔ)器單元行，所述字線信號(hào)也使得能實(shí)現(xiàn)讀取地址識(shí)別數(shù)據(jù)，所述地址識(shí)別數(shù)據(jù)與所述行相關(guān)聯(lián)且指示該行的地址；和譯碼器故障檢測(cè)電路，其響應(yīng)于所述輸入地址及所述地址識(shí)別數(shù)據(jù)，以在如果使用所述字線信號(hào)存取的所述行的地址識(shí)別數(shù)據(jù)不匹配所述輸入地址時(shí)，檢測(cè)不正確的地址譯碼器操作。
2. 如權(quán)利要求1所述的存儲(chǔ)器，其中在所述陣列內(nèi)的每一行存儲(chǔ) 器單元具有與其相關(guān)聯(lián)的不同地址識(shí)別數(shù)據(jù)。
3. 如權(quán)利要求1所述的存儲(chǔ)器，其中所述地址識(shí)別數(shù)據(jù)包括所述 輸入地址的那些位中的一個(gè)或多個(gè)，在所述陣列內(nèi)尋址存儲(chǔ)器單元的不 同行時(shí)所述輸入地址改變。
4. 如權(quán)利要求3所述的存儲(chǔ)器，其中所述地址識(shí)別數(shù)據(jù)包括所述 輸入地址的所有那些位，在所述陣列內(nèi)尋址存儲(chǔ)器單元的不同行時(shí)所述 輸入地址改變。
5. 如權(quán)利要求1所述的存儲(chǔ)器，其中所述地址識(shí)別數(shù)據(jù)是通過(guò)對(duì)所述行的地址執(zhí)行的散列函數(shù)運(yùn)算而 給定；及所述譯碼器故障檢測(cè)電路對(duì)所述輸入地址執(zhí)行所述散列函數(shù)運(yùn)算， 以產(chǎn)生輸入地址散列結(jié)果，且比較所述輸入地址散列結(jié)果與所述地址識(shí) 別數(shù)據(jù)，以檢測(cè)所述地址識(shí)別數(shù)據(jù)是否匹配所述輸入地址。
6. 如權(quán)利要求1所述的存儲(chǔ)器，其中所述地址識(shí)別數(shù)據(jù)儲(chǔ)存在一 個(gè)或多個(gè)可編程存儲(chǔ)器單元內(nèi)，該可編程存儲(chǔ)器單元與所述陣列相關(guān) 聯(lián)、且使用所述字線信號(hào)為所述行觸發(fā)讀取存取，且在所述地址識(shí)別數(shù)據(jù)儲(chǔ)存于其中之后禁止寫(xiě)入存取所述一個(gè)或多個(gè)可編程存儲(chǔ)器單元。
7. 如權(quán)利要求6所述的存儲(chǔ)器，其中使用編程電路且獨(dú)立于所述 地址譯碼器，用所述地址識(shí)別數(shù)據(jù)對(duì)所述一個(gè)或多個(gè)可進(jìn)一步編程的存 儲(chǔ)器單元編程。
8. 如權(quán)利要求6所述的存儲(chǔ)器，其中所述一個(gè)或多個(gè)可進(jìn)一步編 程的存儲(chǔ)器單元使用所述地址識(shí)別數(shù)據(jù)在存儲(chǔ)器初始化時(shí)被編程，且與對(duì)所述地址譯碼器的正確操作敏感的存儲(chǔ)器測(cè)試相關(guān)聯(lián)。
9. 如權(quán)利要求1所述的存儲(chǔ)器，其中所述地址識(shí)別數(shù)據(jù)儲(chǔ)存在與 所述陣列相關(guān)聯(lián)的一個(gè)或多個(gè)預(yù)編程只讀存儲(chǔ)器單元內(nèi)，且使用所述字 線信號(hào)為所述行觸發(fā)讀取存取。
10. 如權(quán)利要求1所述的存儲(chǔ)器，其中所述存儲(chǔ)器單元行具有與其 關(guān)聯(lián)的錯(cuò)誤校正碼數(shù)據(jù)，錯(cuò)誤校正碼電路響應(yīng)于針對(duì)行的所述錯(cuò)誤校正 碼數(shù)據(jù)，以檢測(cè)及校正儲(chǔ)存在所述行內(nèi)的數(shù)據(jù)值之中的至少某些錯(cuò)誤。
11. 如權(quán)利要求l所述的存儲(chǔ)器，其中所述存儲(chǔ)器是高速緩存的至 少一部分。
12. 如權(quán)利要求l所述的存儲(chǔ)器，其中所述存儲(chǔ)器是隨機(jī)存取存儲(chǔ) 器的至少一部分。
13. 如權(quán)利要求l所述的存儲(chǔ)器，其中所述存儲(chǔ)器是編譯存儲(chǔ)器， 且所述地址識(shí)別數(shù)椐儲(chǔ)存在所述行內(nèi)的額外存儲(chǔ)器單元之中。
14. 如權(quán)利要求1所述的存儲(chǔ)器，其中所述存儲(chǔ)器是片上系統(tǒng)集成 電路的一部分。
15. —種存儲(chǔ)器，包括 存儲(chǔ)器單元陣列；地址譯碼器裝置，用于響應(yīng)輸入地址產(chǎn)生字線信號(hào)，以能夠存取該 陣列內(nèi)的存儲(chǔ)器單元行，所述字線信號(hào)也能實(shí)現(xiàn)讀取地址識(shí)別數(shù)據(jù)，該 地址識(shí)別數(shù)據(jù)與所述行相關(guān)聯(lián)且指示所述行的地址；及譯碼器故障檢測(cè)裝置，其用于在如果使用所述字線信號(hào)存取的所述 行的地址識(shí)別數(shù)據(jù)不匹配所述輸入地址時(shí)，檢測(cè)不正確的地址譯碼器操 作，以響應(yīng)所述輸入地址及所述地址識(shí)別數(shù)據(jù)。
16. —種操作具有存儲(chǔ)器單元陣列的存儲(chǔ)器的方法，所述方法包括 以下步驟譯碼輸入地址以產(chǎn)生字線信號(hào)，以能夠存取所述陣列內(nèi)的存儲(chǔ)器單 元行，所述字線信號(hào)也能實(shí)現(xiàn)讀取地址識(shí)別數(shù)據(jù)，該地址識(shí)別數(shù)椐與所 述行相關(guān)聯(lián)且指示所述行的地址；和如果使用所述字線信號(hào)存取的所述行的地址識(shí)別數(shù)據(jù)不匹配所述 輸入地址，則4企測(cè)不正確譯碼。
17. 如權(quán)利要求16所述的方法，其中在所述陣列內(nèi)的每一行存儲(chǔ) 器單元具有與其關(guān)聯(lián)的不同地址識(shí)別數(shù)椐。
18. 如權(quán)利要求16所述的方法，其中所述地址識(shí)別數(shù)據(jù)包括所述 輸入地址的那些位中的一個(gè)或多個(gè)，在所述陣列內(nèi)尋址存儲(chǔ)器單元的不 同行時(shí)所述輸入地址改變。
19. 如權(quán)利要求18所述的方法，其中所述地址識(shí)別數(shù)據(jù)包括所述 輸入地址的所有那些位，在所述陣列內(nèi)尋址存儲(chǔ)器單元的不同行的時(shí)候 所述輸入地址改變。
20. 如權(quán)利要求16所述的方法，其中所述地址識(shí)別數(shù)據(jù)是通過(guò)對(duì)所述行的地址執(zhí)行的散列函數(shù)運(yùn)算而 給定；和地址散列結(jié)果，且將所述輸入地址散列結(jié)果與所述地址識(shí)別數(shù)據(jù)比較， 以檢測(cè)所述地址識(shí)別數(shù)據(jù)是否匹配所述輸入地址。
21. 如權(quán)利要求16所述的方法，其中所述地址識(shí)別數(shù)據(jù)儲(chǔ)存在一 個(gè)或多個(gè)與所述陣列相關(guān)聯(lián)的可編程存儲(chǔ)器單元內(nèi)，且使用所述字線信 號(hào)為所述行觸發(fā)讀取存取，且在所述地址識(shí)別數(shù)據(jù)儲(chǔ)存在其中之后禁止 寫(xiě)入存取所述一個(gè)或多個(gè)可編程存儲(chǔ)器單元。
22. 如權(quán)利要求21所述的方法，其中所述一個(gè)或多個(gè)另外的可編 程存儲(chǔ)器單元是使用獨(dú)立于所述地址譯碼器的所述地址識(shí)別數(shù)據(jù)編程。
23. 如權(quán)利要求21所述的方法，其中所述一個(gè)或多個(gè)可進(jìn)一步編 程的存儲(chǔ)器單元，使用所述地址識(shí)別數(shù)據(jù)在存儲(chǔ)器初始化時(shí)編程，且與 對(duì)所述解碼的正確操作敏感的存儲(chǔ)器測(cè)試相關(guān)聯(lián)。
24. 如權(quán)利要求16所述的方法，其中所述地址識(shí)別數(shù)椐儲(chǔ)存在一 個(gè)或多個(gè)與所述陣列相關(guān)聯(lián)的預(yù)編程只讀存儲(chǔ)器單元內(nèi)，且使用所述字 線信號(hào)為所述行觸發(fā)讀取存取。
25. 如權(quán)利要求16所述的方法，其中所述存儲(chǔ)器單元行具有與其 關(guān)聯(lián)的錯(cuò)誤校正碼數(shù)據(jù)，且還包括使用所述錯(cuò)誤校正碼數(shù)據(jù)來(lái)檢測(cè)及校 正儲(chǔ)存在所述行內(nèi)的數(shù)據(jù)值中的至少某些錯(cuò)誤。
26. 如權(quán)利要求16所述的方法，其中所述存儲(chǔ)器是高速緩存的至 少一部分。
27. 如權(quán)利要求16所述的方法，其中所述存儲(chǔ)器是隨機(jī)存取存儲(chǔ) 器的至少一部分。
28. 如權(quán)利要求16所述的方法，其中所述存儲(chǔ)器是編譯存儲(chǔ)器且 所述地址識(shí)別數(shù)據(jù)儲(chǔ)存在所述行內(nèi)的額外存儲(chǔ)器單元之中。
29.如權(quán)利要求16所述的方法，其中所述存儲(chǔ)器是片上系統(tǒng)集成 電路的一部分。
全文摘要
本發(fā)明涉及地址譯碼器故障的檢測(cè)。本發(fā)明將存儲(chǔ)器2制造為具有布置于在行14中之的存儲(chǔ)器單元陣列4。地址譯碼器6產(chǎn)生字線信號(hào)WL以響應(yīng)于輸入地址，來(lái)選擇各行存儲(chǔ)器單元之一進(jìn)行存取。字線信號(hào)也存取與被存取的存儲(chǔ)器單元行相關(guān)聯(lián)的地址識(shí)別數(shù)據(jù)。此地址識(shí)別數(shù)據(jù)通過(guò)故障檢測(cè)電路10與輸入地址相比較。如果檢測(cè)到不匹配，則此指示在地址譯碼器6存儲(chǔ)器在錯(cuò)誤。
文檔編號(hào)G11C29/44GK101359513SQ20081014550
公開(kāi)日2009年2月4日 申請(qǐng)日期2008年8月1日 優(yōu)先權(quán)日2007年8月1日
發(fā)明者P·S·休斯 申請(qǐng)人:Arm有限公司