專利名稱：：非易失性存儲(chǔ)裝置及其操作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種非易失性存儲(chǔ)裝置及其操作方法。
背景技術(shù)：
：例如電可擦除可編程只讀存儲(chǔ)器(EEPROM)或閃速存儲(chǔ)器的非易失性存儲(chǔ)裝置即使當(dāng)電源關(guān)斷時(shí)也可以存儲(chǔ)數(shù)據(jù)，此外，可以從非易失性存儲(chǔ)裝置擦除存儲(chǔ)的數(shù)據(jù)，并可以將新的數(shù)據(jù)編入非易失性存儲(chǔ)裝置。非易失性存儲(chǔ)裝置可以被用于例如移動(dòng)裝置或便攜式存儲(chǔ)棒(portablememorystick)等的存儲(chǔ)介質(zhì)的半導(dǎo)體產(chǎn)品中。近來，隨著半導(dǎo)體產(chǎn)品越來越小的趨勢，用于半導(dǎo)體產(chǎn)品中的非易失性存儲(chǔ)裝置已經(jīng)變得更高度地集成。例如，在平面中，三維非易失性存儲(chǔ)裝置的集成度高于二維非易失性存儲(chǔ)裝置的集成度。此外，可以使用絕緣體上硅(SOI)基底或納米線(nanowire)結(jié)構(gòu)來制造三維非易失性存儲(chǔ)裝置。在三維非易失性存儲(chǔ)裝置中，溝道層可以不直接地連接到基底。因此，與在傳統(tǒng)的二維非易失性存儲(chǔ)裝置中不同的是，在三維非易失性存儲(chǔ)裝置中，通過將體偏壓(bodybias)施加到基底來擦除數(shù)據(jù)更加困難。在這點(diǎn)上，可以通過將負(fù)電壓施加到控制柵電極來擦除數(shù)據(jù)。然而，這會(huì)降低隧穿絕緣層的可靠性。
發(fā)明內(nèi)容示例實(shí)施例提供一種更可靠地操作集成度更高的非易失性存儲(chǔ)裝置的方法。根據(jù)示例實(shí)施例，提供了一種操作非易失性存儲(chǔ)裝置的方法。所述非易失性存儲(chǔ)裝置可以包括在位線和共源線之間的串選擇晶體管、多個(gè)存儲(chǔ)晶體管和/或地選擇晶體管。在所述非易失性存儲(chǔ)裝置中，可以通過將擦除電壓施加到位線和/或共源線來從存儲(chǔ)晶體管擦除數(shù)據(jù)。根據(jù)示例實(shí)施例，在擦除數(shù)據(jù)的步驟中，可以將第一擦除電壓施加到位線，可以將第二擦除電壓施加到共源線?？梢詮母邏罕媒?jīng)過行解碼器來提供第一擦除電壓，可以從高壓泵經(jīng)過列解碼器來提供第二擦除電壓。根據(jù)示例實(shí)施例，在擦除數(shù)據(jù)的步驟中，可以將通過電壓施加到串選擇晶體管的柵極和/或地選擇晶體管的柵極。根據(jù)示例實(shí)施例，所述非易失性存儲(chǔ)裝置還可以包括在串選擇晶體管和位線之間和/或在地選擇晶體管和共源線之間的輔助晶體管。根據(jù)示例實(shí)施例，提供了一種操作非易失性存儲(chǔ)裝置的方法，所述非易失性存儲(chǔ)裝置包括在多條位線和共源線之間的NAND單元陣列，所述方法包括通過將擦除電壓施加到多條位線和/或共源線來從NAND單元陣列同時(shí)擦除數(shù)據(jù)。根據(jù)示例實(shí)施例，一種非易失性存儲(chǔ)裝置可以包括多個(gè)存儲(chǔ)晶體管、位線和/或共源線。多個(gè)存儲(chǔ)晶體管可以在位線和共源線之間。可以將擦除電壓施加到位線和共源線中的至少一條以從多個(gè)存儲(chǔ)晶體管擦除數(shù)據(jù)。在位線和/或共源線之間還可以包括串選擇晶體管和/或地選擇晶體管。根據(jù)示例實(shí)施例，一種制造非易失性存儲(chǔ)裝置的方法可以包括形成半導(dǎo)體層，半導(dǎo)體層包括溝道區(qū)以及源區(qū)和漏區(qū)；在溝道區(qū)中或在溝道區(qū)上形成多個(gè)控制柵電極；和/或?qū)⑺泶┙^緣層、電荷存儲(chǔ)層和阻擋絕緣層中的至少一個(gè)插入溝道區(qū)和控制柵電極之間。通過參照附圖詳細(xì)描述示例實(shí)施例，上面和其它的特征和優(yōu)點(diǎn)將變得更明顯，在附圖中圖1是示出根據(jù)示例實(shí)施例的非易失性存儲(chǔ)裝置的布局的電路圖；圖2是示出根據(jù)示例實(shí)施例的非易失性存儲(chǔ)裝置的示例結(jié)構(gòu)的剖視圖；圖3是示出根據(jù)示例實(shí)施例的非易失性存儲(chǔ)裝置的另一示例結(jié)構(gòu)的剖視圖；圖4是示出根據(jù)示例實(shí)施例的非易失性存儲(chǔ)裝置的示例結(jié)構(gòu)的透視圖；圖5至圖7是示出根據(jù)示例實(shí)施例的非易失性存儲(chǔ)裝置的電壓分布的仿真結(jié)果的剖視圖；圖8至圖ll是示出根據(jù)示例實(shí)施例的非易失性存儲(chǔ)裝置的擦除無作的仿真結(jié)果的剖視圖；圖12是示出根據(jù)示例實(shí)施例的非易失性存儲(chǔ)裝置的框圖。具體實(shí)施方式現(xiàn)在，將參照附圖來更充分地描述示例實(shí)施例，附圖中示出了示例實(shí)施例。然而，示例實(shí)施例可以以許多不同的形式來實(shí)施，并不應(yīng)被理解為限于這里闡述的示例性實(shí)施例。相反，提供示例實(shí)施例使得本公開將是完整和完全的，并將本發(fā)明的范圍充分地傳達(dá)給本領(lǐng)域普通技術(shù)人員。在附圖中，為了方便示出，可以夸大構(gòu)成元件的尺寸。在示例實(shí)施例中，可以根據(jù)觀察方向來相對地指定行和列。因此，行和列可以互換。因此，盡管示例實(shí)施例可以具有各種修改和可替換的形式，但是其實(shí)施例通過附圖中的示例的方式示出，并將在這里進(jìn)行詳細(xì)的描述。然而，應(yīng)該理解的是，不是意圖將示例實(shí)施例限制為公開的具體形式，相反，示例實(shí)施例覆蓋落入本發(fā)明的范圍內(nèi)的所有修改、等同物和替換物。在對附圖的整個(gè)描述中，相同的標(biāo)號表示相同的元件。應(yīng)該理解的是，雖然術(shù)語"第一"、"第二"等可以在這里用來描述不同的元件，但是這些元件不應(yīng)該受這些術(shù)語限制。這些術(shù)語僅是用來將一個(gè)元件與另一元件區(qū)分開。例如，在不脫離示例性實(shí)施例的范圍的情況下，第一元件可以被稱為第二元件，類似地，第二元件可以被稱為第一元件。如這里使用的，術(shù)語"和/或"包括相關(guān)所列項(xiàng)的一個(gè)或多個(gè)的任意組合和所有組合。應(yīng)該理解的是，當(dāng)元件被稱為與另一元件"連接"或"結(jié)合"時(shí)，該元件可以與另一元件直接連接或直接結(jié)合，或者可以存在中間元件。相反，當(dāng)元件被稱為與另一元件"直接連接"或"直接結(jié)合"時(shí)，不存在中間元件。用于描述元件之間的關(guān)系的其它詞語應(yīng)該按相似的方式來解釋(例如，"在…之間"與"直接在…之間"，"相鄰"與"直接相鄰"等)。這里使用的術(shù)語只是出于描述具體實(shí)施例的目的，而不是為了限制示例實(shí)施例。如這里所使用的，除非上下文清楚地指出，否則單數(shù)形式也意在包括復(fù)數(shù)形式。還應(yīng)該理解的是，當(dāng)術(shù)語"包括"和/或"包含"在這里使用時(shí)，表明存在所述的特征、整體、步驟、操作、元件和/或組件，但不排降存在或添加一個(gè)或多個(gè)其它特征、整體、步驟、操作、元件、組件和/或它們的組。還應(yīng)注意的是，在一些可選擇的實(shí)施方式中，提到的功能/動(dòng)作可以不按附圖中標(biāo)注的順序發(fā)生。例如，根據(jù)有關(guān)的功能/動(dòng)作，連續(xù)示出的兩幅圖實(shí)現(xiàn)在，為了更具體地描述示例實(shí)施例，將參照附圖來詳細(xì)地描述各種實(shí)施例。然而，本發(fā)明不限于示例實(shí)施例，且可以以各種形式來實(shí)施。在附圖中，如果一層形成在另一層或者基底上，意味著該層直接形成在另一層或基底上，或者第三層插入它們之間。在下面的描述中，相同的標(biāo)號表示相同的元件。圖l是示出根據(jù)示例實(shí)施例的非易失性存儲(chǔ)裝置IOO的布局的電路圖。參照圖1，非易失性存儲(chǔ)裝置IOO可以具有NAND單元陣列。在NAND單元陣列中，多條位線BLo、BL,........BLm.,、BLm可以按列排列，共源線CSL可以按行方向排列。串選擇晶體管Tss、多個(gè)存儲(chǔ)晶體管TM以及地選擇晶體管TGs可以串聯(lián)布置在位線BLo、BL!........BL^、BLm中的每條和共源線CSL之間。串選擇線SSL可以按行方向延伸，從而串選擇線SSL連接到串選擇晶體管Tss的第一柵極Gl。地選擇線GSL可以按行方向延伸，從而地選擇線GSL連接到地選擇晶體管TGS的第二柵極G2。多條字線WLO、WL1........WL29、WL30、WL31可以按行延伸，從而它們連接到存儲(chǔ)晶體管Tm的控制柵板CG。存儲(chǔ)晶體管Tm的數(shù)量和位殘WLO、WL1........WL29、WL30、WL31的數(shù)量可以變化，并且不限制示例實(shí)施例的范圍。存儲(chǔ)晶體管TM的存儲(chǔ)結(jié)點(diǎn)SN可以存儲(chǔ)數(shù)據(jù)。例如，可以通過電荷隧穿將電荷存儲(chǔ)在存儲(chǔ)結(jié)點(diǎn)SN中從而將數(shù)據(jù)編入到存儲(chǔ)晶體管Tm中。對于數(shù)據(jù)編程操作和數(shù)據(jù)讀取操作，可以參照操作傳統(tǒng)閃速存儲(chǔ)裝置的方法。下文中，將描述擦除編入在存儲(chǔ)晶體管TM中的數(shù)據(jù)的方法。為了從存儲(chǔ)晶體管Tm擦除數(shù)據(jù)，可以將第一擦除電壓Vmu施加到位線BL。、B"........BLmd、BLm，并可以將第二擦除電壓VER2施加到共源線CSL。此外，可以將第一通過電壓Vpw施加到串選擇線SSL,和/或?qū)⒌诙ㄟ^電壓Vps2施加到地選擇線GSL。即，可以將第一通過電壓Vps!施加到第一柵極G1,并可以將第二通過電壓VpS2施加到第二棚4及G2。第一擦除電壓VER1和第二擦除電壓VER2可以為足夠高的電壓,'從而在存儲(chǔ)晶體管TM之間感應(yīng)帶-帶隧穿(band-to-bandtunneling)?？梢酝ㄟ^在存儲(chǔ)晶體管TM的源極和漏極之間產(chǎn)生的結(jié)擊穿(junctionbreakdown)來感應(yīng)帶-帶隧穿。例如，第一擦除電壓V咖和第二擦除電壓VER2可以為相同的例如10伏特(V)至20伏特的電壓，例如，15V至20V。串選擇晶體管Tss和地選擇晶體管Tcs的溝道寬度可以大于存儲(chǔ)晶體管TM的溝道寬度。在示例實(shí)施例中，第一擦除電壓Vau和第二擦除電壓VER2可以足夠高。否則，帶-帶隧穿不會(huì)發(fā)生在串選擇晶體管Tss和地選擇晶體管Tcs的溝道中。因此，可以選擇第一通過電壓Vp^和第二通過電壓VPS2，使得串選擇晶體管Tss和地選擇晶體管Tcs導(dǎo)通。例如，第一通過電壓Vps,和第二通過電壓Vps2可以與第一擦除電壓VER1和第二擦除電壓VER2相同或高于第一擦除電壓VEiu和第二^^除電壓Ver2。在示例實(shí)施例中，第一通過電壓VPS1可以大于第一擦除電壓VER1和串選擇晶體管Tss的閾值電壓的和，或與第一擦除電壓V則和串選擇晶體管Tss的闊值電壓的和相同。類似地，第二通過電壓Vps2可以大于第二纟察除電壓Ver2和地選擇晶體管Tgs的閾值電壓的和，或與第二擦除電壓VER2和地選擇晶體管TGS的閾值電壓的和相同。在預(yù)定或期望的時(shí)間段之后，可以通過帶-帶隧穿將空穴注入到存儲(chǔ)晶體管TM的溝道中。因此，存儲(chǔ)晶體管TM的溝道可以被充電有第一擦除電壓VER1和第二擦除電壓VER2之間的平衡電壓(balancevoltage)。例如，當(dāng)?shù)谝徊脸妷篤mu與第二擦除電壓VER2相同時(shí)，存儲(chǔ)晶體管TM的溝道可以具有零電位電勢(isoelectricpotential)。可以將零電壓施加到字線WLO、WL1、……、WL29、WL30、WL31。因此，可以將OV施加到存儲(chǔ)晶體管Tm的控制柵板CG。因此，可以在存儲(chǔ)晶體管TM的溝道和控制柵極CG之間感應(yīng)出高電場，并且存儲(chǔ)結(jié)點(diǎn)SN的電子可以通過隧穿被移動(dòng)到溝道。即，可以同時(shí)地從存儲(chǔ)晶體管Tm擦除數(shù)據(jù)。同時(shí)，也可以通過將低于第一擦除電壓Vmu和第二擦除電壓VeR2的電壓施加到字線WLO、WLl........WL29、WL30、WL31來促進(jìn)溝道之間的帶陽帶隧穿。根據(jù)示例實(shí)施例，即使在沒有將高電壓施加到控制柵極CG的情況下也可以執(zhí)行數(shù)據(jù)擦除操作。因此，在編程操作和擦除操作期間，可以避免施加與控制柵極CG極性相反的高電壓，從而增強(qiáng)存儲(chǔ)晶體管Tm的可靠鞋。可以修改示例實(shí)施例，從而可以將第一擦除電壓VER1施加到位線BL0、BLi........BL1T>1、BLm中的一些，并可以將OV施加到字線WLO、WLl........WL29、WL30、WL31中的一些。通過這種做法，可以^f叉從存儲(chǔ)晶體管TM中的一些來選擇性地〗察除數(shù)據(jù)。還可以修改示例實(shí)施例，從而僅施加第一擦除電壓VE^和第二擦除電壓Ver2中的一個(gè)。例如，當(dāng)將第一擦除電壓V固施加到位線BL(j、BL,........BL,w、BLm時(shí)，共源線CSL可以處于浮置狀態(tài)。作為另一示例，當(dāng)將第二擦除電壓V欣2施加到共源線CSL時(shí)，位線BLo、B"........BL^、BLm可以處于浮置狀態(tài)。然而，在該示例實(shí)施例中，會(huì)降低帶-帶隧穿效率。與當(dāng)施加第一擦除電壓V剛和第二擦除電壓VER2時(shí)相比，存儲(chǔ)晶體管Tm的擦除速度會(huì)較低。另外，因?yàn)閹?帶隧穿可以通過另一方法(例如，通過顯著地增加第一擦除電壓V剛和第二擦除電壓Ver2或降低串逸棒晶體管Tss和地選擇晶體管Tcs的溝道寬度)被感應(yīng)在串選擇晶體管Tss和地選擇晶體管Tcjs的溝道中，所以可以修改示例實(shí)施例，從而省略第一通過電壓VPS1和/或第二通過電壓VpS2。圖2是示出根據(jù)示例實(shí)施例的非易失性存儲(chǔ)裝置100的示例結(jié)構(gòu)的剖視圖。在圖2中示出了圖1的非易失性存儲(chǔ)裝置100的位線BLo。參照圖2,可以設(shè)置半導(dǎo)體層105。半導(dǎo)體層105可以形成(或另外地布置)在體基底(bulksubstrate)(未示出)中或在體基底上。例如，半導(dǎo)體層105可以具有半導(dǎo)體薄膜或納米線結(jié)構(gòu)。在示例實(shí)施例中，半導(dǎo)體層105可以具有多層結(jié)構(gòu)，半導(dǎo)體層105可以包括溝道區(qū)165和源區(qū)和漏區(qū)160。多個(gè)控制柵電極140可以置于溝道區(qū)165上。控制柵電極140可以與圖1的控制柵極CG對應(yīng)，并可以組成圖1的字線WLO、WL1........WL29、WL30、WL31的一部分。隧穿絕緣層120、電荷存儲(chǔ)層125和/或阻擋絕緣層130可以順序插入于溝道區(qū)165和控制柵電極140之間。電荷存儲(chǔ)層125可以與圖1的存儲(chǔ)結(jié)點(diǎn)SN對應(yīng)。第一柵電極115可以與圖1的第一柵極G1對應(yīng)，并可以構(gòu)成圖l的串選擇線SSL的一部分。第一柵極絕緣層110可以插入于第一柵電極115和溝道區(qū)165之間。第二4冊電極150可以與圖1的第二柵極G2對應(yīng)，并可以構(gòu)成圖1的地選擇線GSL的一部分。第二柵極絕緣層145可以置于第二柵電極150和溝道區(qū)165之間。'"可以通過在半導(dǎo)體層105的在第一柵電極115、控制柵電極140和第二柵電極150之間的一部分中4參雜雜質(zhì)來限定源區(qū)和漏區(qū)160。位線BLo可以連接到半導(dǎo)體層105的一端，例如，串選擇晶體管(見圖1的Tss)的源區(qū)和漏區(qū)160。共源線CSL可以連接到半導(dǎo)體層105的另一端，例如，地選擇晶體管(見圖1的Tgs)的源區(qū)和漏區(qū)160。參照圖2和圖1,當(dāng)將第一擦除電壓V咖施加到位線BL。并將第二擦除電壓Ver2施加到共源幾CSL時(shí)，可以將強(qiáng)反向偏壓(reversebias)施加在溝道區(qū)165處。因此，結(jié)擊穿可以發(fā)生在溝道區(qū)165與源區(qū)和漏區(qū)160之間，從而產(chǎn)成帶-帶隧穿。因此，空穴可以被注入到溝道區(qū)165中，因此，可以將足夠高的電壓施加到溝道區(qū)165,從而從電荷存儲(chǔ)層125去除電荷。可選擇地，可以通過電場效應(yīng)而不通過雜質(zhì)摻雜來將存儲(chǔ)晶體管Tm的源區(qū)和漏區(qū)160限定在半導(dǎo)體層105中。例如，可以通過第一柵電極115、控制柵電極140和第二柵電極150的側(cè)邊緣場(side-fringingfield)來限定源區(qū)和漏區(qū)160。在示例實(shí)施例中，在施加第一擦除電壓VER1和/或第二擦除電壓Ver2之前，可以將第三通過電壓施加到控制片冊電才及140或字線WLO、WL1........WL29、WL30、WL31。因此，在執(zhí)行^察除操作之前，可以由邊緣場形成源區(qū)和漏區(qū)160，并可以導(dǎo)通溝道區(qū)165。在此之后，可以導(dǎo)丸行擦除操作。圖3是示出根據(jù)示例實(shí)施例的非易失性存儲(chǔ)裝置100a的結(jié)構(gòu)的剖視圖?？梢酝ㄟ^將一些組件加入圖2的非易失性存儲(chǔ)裝置100來制造非易失性存儲(chǔ)裝置100a。因此，將省略與圖2的示例實(shí)施例的描述重復(fù)的描述部分。參照圖3,輔助(auxiliary)柵電極175可以置于源區(qū)和漏區(qū)160上的在第一柵電極115的兩側(cè)處，和/或源區(qū)和漏區(qū)160上的在第二柵電極150的兩側(cè)處。輔助柵極絕緣層170可以插入于源區(qū)和漏區(qū)160與輔助柵電極175之間。輔助柵電極175和輔助一冊極絕緣層170可以形成輔助晶體管。輔助晶體管可以結(jié)合到在串選擇晶體管(見圖1的Tss)和存儲(chǔ)晶體管(見圖1的丁m)之間和/或在地選擇晶體管(見圖1的Tgs)和存儲(chǔ)晶體管TM之間的源極或漏極。輔助柵電極175可以公共地連接到輔助線SL。在非易失性存儲(chǔ)裝置100a的擦除操作期間，可以將第四通過電壓施加到輔助線SL。第四通過電壓可以幫助促進(jìn)在串選擇晶體管Tss和地選擇晶體管T(3s中的帶-帶隧穿。因此，可以增加非易失性存儲(chǔ)裝置100a的擦除速度。圖4是根據(jù)示例實(shí)施例的非易失性存儲(chǔ)裝置200的結(jié)構(gòu)的透視圖。非易失性存儲(chǔ)裝置200可以與圖1的非易失性存儲(chǔ)裝置100的一些存儲(chǔ)晶體管對應(yīng)。參照圖4,多條納米線205可以置于絕緣層202上。納米線205可以與圖2的半導(dǎo)體層105對應(yīng)。控制柵電極240可以置于絕緣層202上以覆蓋納米線205的多個(gè)表面。例如，控制柵電極240可以環(huán)繞每條納米線205的三個(gè)表面或所有表面。這樣的結(jié)構(gòu)可以減小存儲(chǔ)晶體管的面積，從而有利于非易失性存儲(chǔ)裝置200更高度地集成。此外，可以增加有效溝道長度，有效地減小或防止短溝道效應(yīng)(shortchanneleffect)?？梢詫D1至圖3的擦除操作應(yīng)用到非易失性存儲(chǔ)裝置200。即，不需要將體偏壓施加到非易失性存儲(chǔ)裝置200,而是可以使用圖1、圖2或圖3的擦除操作來執(zhí)行數(shù)據(jù)擦除操作。此外，利用多堆疊結(jié)構(gòu)，非易失性存儲(chǔ)裝置200可以更高度地集成，使用圖1、圖2或圖3的擦除操作，數(shù)據(jù)可以在沒有體偏壓的情況下被更可靠地擦除。圖5至圖7是示出根據(jù)示例實(shí)施例的非易失性存儲(chǔ)裝置的電壓分布的仿真結(jié)果的剖視圖。在這個(gè)實(shí)驗(yàn)性示例中，電荷濃度(密度)(數(shù)量/cm"增大參照圖5,字線WLO.......、WL15可以置于半導(dǎo)體層305上。為了方便仿真，可以選擇性地選擇字線WLO........WL15的數(shù)量。因此，本實(shí)驗(yàn)性示例的非易失性存儲(chǔ)裝置可以與通過從圖1的非易失性存儲(chǔ)裝置100減少存儲(chǔ)晶體管的數(shù)量而獲得的裝置對應(yīng)。在擦除操作(擦除時(shí)間(t一Ons)之前，存儲(chǔ)晶體管可以被編程以存儲(chǔ)數(shù)據(jù)，并且半導(dǎo)體層305可以為幾乎0V。參照圖6，可以將大約10V的擦除電壓施加到位線BL、共源線CSL、串選擇線SSL和地選擇線GSL,并將OV施加到字線WLO........WL15。在10ns的擦除時(shí)間(t)之后，電壓從半導(dǎo)體層305的兩端傳輸?shù)街虚g。即，從位線BL和共源線CSL到中間電壓增加。參照圖7，在100ns的擦除時(shí)間(t)之后，半導(dǎo)體層305完全到達(dá)大約IOV。這表示空穴通過帶-帶隧穿被注入到存儲(chǔ)晶體管中。圖5至圖7的仿真結(jié)果示出可以有效地執(zhí)行圖1的擦除操作。即，可以通過將擦除電壓施加到位線BL和共源線CSL來將擦除電壓提供到半導(dǎo)體層305。J圖8至圖ll是示出根據(jù)示例實(shí)施例的非易失性存儲(chǔ)裝置的另一擦除操作的仿真結(jié)果的剖^L圖。在這個(gè)實(shí)驗(yàn)性示例中，電荷濃度(數(shù)量/cm"降低。參照圖8，控制柵電極340可以設(shè)置在半導(dǎo)體層305上。阻擋絕緣層330、電荷存儲(chǔ)層325和隧穿絕緣層320可被置于控制柵電極340和半導(dǎo)體層305之間。在這個(gè)實(shí)驗(yàn)性示例中，電荷存儲(chǔ)層325用作捕獲層，并將大約20V的擦除電壓施加到位線和共源線。在10ns的擦除時(shí)間(t)之后，電荷存儲(chǔ)層325的電荷濃度沒有顯著地改變。這表示擦除電壓的傳輸不足。參照圖9,在100ns的擦除時(shí)間(t)之后，在電荷存儲(chǔ)層325的底部處電荷濃度降低。這表示開始從電荷存儲(chǔ)層325去除電荷。參照圖10,在lms的擦除時(shí)間(t)之后，在電荷存儲(chǔ)層325的相當(dāng)大的部分處電荷濃度降低。這表示從電荷存儲(chǔ)層325去除大量的電荷。參照圖11,在10ms的擦除時(shí)間(t)之后，在電荷存儲(chǔ)層325的絕大部分處電荷濃度降低。因此，從電荷存儲(chǔ)層325去除了絕大部分的電荷。圖8至圖11的結(jié)果表示可以通過將擦除電壓施加到位線和共源線來執(zhí)行擦除操作。同時(shí)，電荷存儲(chǔ)層325還可以形成為浮置柵極而非捕獲層。在這種情況下，可以進(jìn)一步增大擦除速度。圖12是示出根據(jù)示例實(shí)施例的非易失性存儲(chǔ)裝置400的框圖。參照圖12，NAND單元陣列450可以與圖1的非易失性存儲(chǔ)裝置IOO對應(yīng)。NAND單元陣列450的串選擇線SSL、字線WLO、WL1、……、WL29、WL30、WL31、地選擇線GSL和共源線CSL可以連接到行解碼器430。NAND單元陣列450的位線BL可以連接到頁緩沖器440和列解碼器435。行解碼器430可以通過SSL驅(qū)動(dòng)器425、高壓泵420、高壓斜坡電路(rampcircuit)415和行預(yù)解碼器410來接收信號。因此，在擦除操作期間，可以從高壓泵420經(jīng)過行解碼器430將高擦除電壓提供到共源線CSL。控制邏輯405可以選擇性地控制SSL驅(qū)動(dòng)器425、高壓泵420、高壓斜坡電路415和行預(yù)解碼器410。與傳統(tǒng)的非易失性存儲(chǔ)裝置不同的是，在示例實(shí)施例中，高壓泵420還可以連接到列解碼器435。因此，在擦除操作期間，可以從高壓泵420經(jīng)過列解碼器435將高擦除電壓提供到位線BL。因此，非易失性存儲(chǔ)裝置400可以不需要額外的高壓產(chǎn)生器。1雖然已經(jīng)參照圖l至圖12具體示出并描述了示例實(shí)施例，但是本領(lǐng)域普通技術(shù)人員應(yīng)該了解的是，在不脫離示例實(shí)施例的由權(quán)利要求限定的精神和范圍的情況下，可以在其形式和細(xì)節(jié)上做出各種改變。在根據(jù)示例實(shí)施例的操作非易失性存儲(chǔ)裝置的方法中，在沒有施加體偏壓的情況下，可以可靠地執(zhí)行擦除操作?？梢詫⒃摬僮鞣椒ㄓ行У貞?yīng)用到可以不施加體偏壓的三維非易失性存儲(chǔ)裝置。這樣的三維非易失性存儲(chǔ)裝置可以適合于高度集成并防止短溝道效應(yīng)。此外，即使在沒有將高電壓施加到控制柵極的情況下也可以執(zhí)行數(shù)據(jù)擦除操作。因此，在編程操作和擦除操作期間，可以避免施加與控制柵極極性相反的高電壓，從而增強(qiáng)存儲(chǔ)晶體管的可靠性。另外，利用單個(gè)高壓泵，可以將高擦除電壓提供到行解碼器和列解碼器。因此，可以不需要使用額外的高電壓產(chǎn)生器。權(quán)利要求1、一種操作非易失性存儲(chǔ)裝置的方法，包括通過將擦除電壓施加到位線和共源線中的至少一條來從多個(gè)存儲(chǔ)晶體管擦除數(shù)據(jù)，其中，多個(gè)存儲(chǔ)晶體管在位線和共源線之間。2、如權(quán)利要求l所述的方法，其中，在擦除數(shù)據(jù)的步驟中，將第一擦除電壓施加到位線，將第二擦除電壓施加到共源線。3、如權(quán)利要求2所述的方法，其中，第一擦除電壓和第二擦除電壓相同。4、如權(quán)利要求2所述的方法，其中，第一擦除電壓和第二擦除電壓中的每個(gè)在10伏特和20伏特之間。5、如權(quán)利要求2所述的方法，其中，從高壓泵經(jīng)過行解碼器來提供第一擦除電壓，從高壓泵經(jīng)過列解碼器來提供第二擦除電壓。6、如權(quán)利要求l所述的方法，其中，在擦除數(shù)據(jù)的步驟中，將通過電壓施加到位線和共源線之間的串選擇晶體管的柵極和地選擇晶體管的柵極中的至少一個(gè)。7、如權(quán)利要求6所述的方法，其中，將第一通過電壓施加到串選擇晶體管的柵極，將第二通過電壓施加到地選擇晶體管的柵極。8、如權(quán)利要求7所述的方法，其中，第一通過電壓和第二通過電壓與擦除電壓相同或者大于擦除電壓。9、如權(quán)利要求7所述的方法，其中，第一通過電壓大于擦除電壓和串選擇晶體管的閾值電壓的和或者與擦除電壓和串選擇晶體管的閾值電壓的和相同。10、如權(quán)利要求7所述的方法，其中，第二通過電壓大于擦除電壓和地選擇晶體管的閾值電壓的和或者與擦除電壓和地選擇晶體管的闊值電壓的和相同。11、如權(quán)利要求l所述的方法，其中，在擦除數(shù)據(jù)的步驟中，還將0伏特施加到存儲(chǔ)晶體管的控制柵極。12、如權(quán)利要求7所述的方法，其中，在擦除數(shù)據(jù)的步驟中，在施加擦除電壓之前，將第三通過電壓施加到存儲(chǔ)晶體管的控制柵極。13、如權(quán)利要求12所述的方法，其中，非易失性存儲(chǔ)裝置還包括輔助晶體管，所述輔助晶體管位于串選擇晶體管和位線之間或位于地選擇晶體管和共源線之間，其中，在擦除數(shù)據(jù)的步驟中，還將第四通過電壓施加到輔助晶體管。14、如權(quán)利要求13所述的方法，其中，輔助晶體管結(jié)合到串選擇晶體管或地選擇晶體管的源極或漏極。15、一種操作非易失性存儲(chǔ)裝置的方法，包括通過將擦除電壓施加到NAND單元陣列之間的多條位線或共源線來從NAND單元陣列同時(shí)擦除數(shù)據(jù)。16、如權(quán)利要求15所述的方法，其中，在同時(shí)擦除數(shù)據(jù)的步驟中，將第一擦除電壓施加到所述多條位線，將第二擦除電壓施加到共源線。17、如權(quán)利要求16所述的方法，其中，第一擦除電壓和第二擦除電壓相同。18、如權(quán)利要求16所述的方法，其中，從高壓泵經(jīng)過行解碼器來提供第一擦除電壓，從高壓泵經(jīng)過列解碼器來提供第二擦除電壓。19、如權(quán)利要求15所述的方法，其中，在同時(shí)擦除數(shù)據(jù)的步驟中，將第一通過電壓施加到NAND單元陣列的串選擇線和地選擇線中的至少一條。20、如權(quán)利要求19所述的方法，其中，將第一通過電壓施加到串選擇線，將第二通過電壓施加到地選"f奪線。21、一種非易失性存儲(chǔ)裝置，包括多個(gè)存儲(chǔ)晶體管；位線；共源線，多個(gè)存儲(chǔ)晶體管在位線和共源線之間，其中，將擦除電壓施加到位線和共源線中的至少一條，以從多個(gè)存儲(chǔ)晶體管擦除數(shù)據(jù)。22、如權(quán)利要求21所述的裝置，其中，串選擇晶體管和地選擇晶體管在位線和共源線之間。全文摘要本發(fā)明提供一種非易失性存儲(chǔ)裝置及其操作方法，所述操作方法為可靠地操作可高度集成的非易失性存儲(chǔ)裝置的方法。所述非易失性存儲(chǔ)裝置可以包括在位線和共源線之間的串選擇晶體管、多個(gè)存儲(chǔ)晶體管和地選擇晶體管。在非易失性存儲(chǔ)裝置中，可以通過將擦除電壓施加到位線或共源線來從存儲(chǔ)晶體管擦除數(shù)據(jù)。文檔編號G11C16/14GK101325088SQ20081011017公開日2008年12月17日申請日期2008年6月13日優(yōu)先權(quán)日2007年6月14日發(fā)明者樸星一,李晟熏,洪起夏,玄在雄,申在光,金鐘燮,陳暎究申請人:三星電子株式會(huì)社