專利名稱：相變存儲器驅(qū)動電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種相變存儲器驅(qū)動電路，更具體地說是為一種產(chǎn)生的電流 脈沖加到不同存儲單元上而取得很好的一致性的，并且下降沿可控的相變存 儲器驅(qū)動電路設(shè)計，該電路可確保相變單元的相變過程順利進行，屬于大規(guī) 模集成電路技術(shù)領(lǐng)域。
技術(shù)背景相變存儲器是一種新型的存儲器，隨著技術(shù)和工藝的發(fā)展，器件中材料 的尺寸可縮小到納米量級，材料發(fā)生相變所需的電壓大大降低、功耗減小。 在研發(fā)下一代高性能不揮發(fā)存儲技術(shù)的激烈競爭中，相變存儲器在讀寫速度， 讀寫次數(shù)，數(shù)據(jù)保持時間，單元面積，功耗等方面的諸多優(yōu)勢顯示了極大的 競爭力，因而得到了較快的發(fā)展。相變存儲器的基本原理是加工到納米尺寸的可逆相變材料，利用材料 晶態(tài)時的低阻與非晶態(tài)時的高阻特性來實現(xiàn)不同狀態(tài)的存儲，相變存儲器所用的材料非常少，存儲密度高且制造簡單，只需在現(xiàn)有的CM0S工藝上增加2 一4次掩模工序就能制造出來，和現(xiàn)成的大規(guī)模集成電路工藝結(jié)合十分完美。 相變存儲器的讀、寫、擦除(即Read，Reset，Set)可通過電壓或電流脈 沖信號進行操作，讀操作(Read)是靠讀出相變單元上的電壓以表征其電阻 的大小，此時所加電壓或電流脈沖的強度很弱，產(chǎn)生的熱能使相變材料的溫 度低于結(jié)晶溫度，材料不發(fā)生相變。寫入過程(Reset)是加一個短而強的電 壓或電流脈沖，相變材料的溫度升高到熔化溫度以上，經(jīng)快速冷卻，多晶的 長程有序遭到破壞，從而實現(xiàn)由多晶向非晶的轉(zhuǎn)化，低阻變?yōu)楦咦瑁徊脸^ 程(Set)是施加一個長且強度中等的電壓或電流脈沖，相變材料的溫度升高 到結(jié)晶溫度以上，但低于熔化溫度，保持一定的時間(一般小于50納秒)， 使相變材料由無定形轉(zhuǎn)化為多晶，高阻變?yōu)榈妥?。在一個大規(guī)模的存儲陣列中，由于GST材料自身特性及工藝制造誤差引
入的不確定性，并且由于驅(qū)動源到不同存儲單元之間經(jīng)過的位線長度不同， 對應(yīng)的位線電阻也存在差異，因此，由單一驅(qū)動源產(chǎn)生的驅(qū)動電流在不同存 儲單元上存在一個偏差，有可能影響相變過程順利轉(zhuǎn)變。
為了解決這一問題，Samsung提出了一種單元電流調(diào)整(Cell Current Regulation, CRR)方法，該方法是將一條位線上的單元按離驅(qū)動源的距離遠 近進行不同的分組，對較近的存儲單元提供較小的驅(qū)動電流，較遠的提供較 大的驅(qū)動電流，使不同區(qū)域的存儲單元盡可能獲得一致的驅(qū)動電流，但這一 方法要求外圍電路產(chǎn)生多個不同的驅(qū)動源，同時向其提供必要的位線地址進 行選擇，增加了外圍電路的規(guī)模與復(fù)雜度。
復(fù)旦大學(xué)提出了一種利用對稱位線補償方法(Symmetric Bit line Compensation, SBC)，如圖4所示，利用一根與原位線相同的連接線，對稱
的補償在原位線上由于不同的存儲單元離寫驅(qū)動源距離不同引起的電阻差 異。但該方法由于各單元內(nèi)的MOS選通管此時具有不同的襯偏效應(yīng)，在相同 的柵壓下具有不同的導(dǎo)通電阻，并且未考慮GST單元本身電阻的差異，因此 驅(qū)動電流一致性問題仍未很好的解決。
讀、寫、擦除的操作電壓或電流脈沖的寬度與強度都有一個最佳操作窗 口，并且相變過程對所加的電流脈沖下降沿也很敏感。由于Reset時相變材 料需要快速冷卻，所需的電壓或電流脈沖下降沿必須很陡(一般小于5ns)， 而Set時，為了使材料結(jié)晶完全，所需的電壓或電流脈沖下降沿不必很陡， 應(yīng)該稍緩一些。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種用于相變存儲器的驅(qū)動電路，該驅(qū)動電路可 以產(chǎn)生符合需要的電流脈沖，并且加到存儲單元上的電流，不隨GST材料自 身特性和工藝制造誤差引入的不確定性以及由于驅(qū)動源到不同存儲單元之間 經(jīng)過的走線長度不同弓I起對應(yīng)的走線電阻存在差異而受到影響。
同時，該驅(qū)動電路產(chǎn)生的電流脈沖不僅有著一定的脈寬和脈高，同時可 以產(chǎn)生比較精確的脈沖下降沿，這樣，確保了相變材料順利實現(xiàn)相變。驅(qū)動電流的產(chǎn)生主要是根據(jù)電流鏡的映射實現(xiàn)的，基本原理如圖5所示。 具體實施時，采用了兩級電流鏡結(jié)構(gòu)，第一級為由NMOS管形成的電流鏡，第 二級為由PMOS管形成的電流鏡，這樣，由基準(zhǔn)電流源電路產(chǎn)生的基準(zhǔn)電流， 通過兩級映射后產(chǎn)生的電流最終耦合至位線，加到GST單元上。
由于GST材料自身特性及制造工藝誤差，每個GST單元的阻值情況是有 差別的，并非完全一致，并且不同的GST單元由于位置的不同，離驅(qū)動電流 源的距離也不同，金屬走線的電阻情況也不同，采用圖7所示的基本結(jié)構(gòu)， 則因為上述原因，導(dǎo)致電流鏡因為溝道長度調(diào)制效應(yīng)而不能完全精確復(fù)制基 準(zhǔn)電流，最終加到GST單元上的電流仍存在差異。
本發(fā)明采用的電流鏡或其改進結(jié)構(gòu)，主要是為了使每個存儲單元上電流 盡可能一致。本發(fā)明的一個例子采用了共源共柵或其改進結(jié)構(gòu)，抑制了溝道 長度調(diào)制效應(yīng)，可使得原有結(jié)構(gòu)產(chǎn)生的鏡像電流的誤差減小或消除。
相變單元GST發(fā)生相變不僅對所施加的電流脈沖的寬度及強度有關(guān)，而 且與脈沖下降沿的關(guān)系也極為緊密。為了在Set時能盡可能使相變材料結(jié)晶 完全，Set電流脈沖的下降沿需要稍緩一些；而為了在Reset操作時使相變 材料順利由多晶態(tài)轉(zhuǎn)為非晶態(tài)，Reset電流脈沖的下降沿需要稍陡一些，一 般需要小于5納秒。
為了能得到較精確的電流脈沖下降沿，本發(fā)明在結(jié)構(gòu)設(shè)計上進行了較細 致的設(shè)計，通過對電流源輸出電容的改變，從而使得電流脈沖下降沿改變， 可通過多個這樣的結(jié)構(gòu)實現(xiàn)電流脈沖下降沿可控。
綜上所述，本發(fā)明提供的相變存儲器驅(qū)動電路，其特征在于
(1) 采用兩級電流鏡結(jié)構(gòu)，第一級為由NMOS管形成的電流鏡電路， 第二級為由PMOS管形成的電流鏡電路，第一級與第二級電流鏡電路相互連 接，并且第二級的輸出信號最終耦合至位線。
(2) 在第一級與第二級電流鏡電路之間加入控制開關(guān)，控制讀、寫、擦 除操作電流的脈沖時序。
(3) 所述的電流鏡結(jié)構(gòu)第二級電流鏡電路采用共源共柵或其改進電流結(jié) 構(gòu)，可抑制驅(qū)動電路中電流鏡的溝道長度調(diào)制效應(yīng)的影響，從而使相變存儲 器的驅(qū)動電路鏡像電流的誤差減小或消除，并且后級負(fù)載對前級電路的影響 減弱，達到電流一致性。
(4) 通過對第二級電流鏡輸出電容的改變，使得電流脈沖下降沿改變，并通過多個這樣的結(jié)構(gòu)實現(xiàn)電流脈沖下降沿可控，更好的實現(xiàn)對相變存儲單 元的編程操作。
(5)第二級電流鏡輸出電容的改變是通過改變第二級電流鏡電路中 PMOS管的尺寸，并通過設(shè)置一系列不同尺寸的PMOS管電流鏡，同時加入 多個控制開關(guān)來實現(xiàn)電流脈沖下降沿可控。
本發(fā)明提出的相變存儲器驅(qū)動電路，為驅(qū)動相變存儲單元發(fā)生可逆相變、 實現(xiàn)信息存儲的一種電流脈沖電路；該電路設(shè)計，可產(chǎn)生不同脈寬與脈高的 電流脈沖，對存儲單元進行讀、寫、擦除操作，并可實現(xiàn)加載到不同存儲單 元上的電流脈沖具有較好的一致性，從而保證驅(qū)動的可逆相變區(qū)域的一致性， 實現(xiàn)讀、寫、擦除操作的一致性。從提高加熱效率，降低存儲單元操作功耗 角度，充分考慮電流脈沖的下降沿的設(shè)計，擦除時設(shè)計陡直的下降沿，保證 相變材料融化態(tài)的無定形狀態(tài)快速冷卻，實現(xiàn)多晶向非晶的快速轉(zhuǎn)化，寫操 作時需要稍緩的下降沿，保證相變材料非晶態(tài)向多晶態(tài)的充分晶化；考慮了 不同存儲單元自身差異及路徑差異，通過電流脈高、脈寬與下降沿的優(yōu)化電 路設(shè)計，實現(xiàn)存儲操作的有效進行?？傊景l(fā)明提供的相變存儲器驅(qū)動電 路并沒有增加整個電路的規(guī)模及復(fù)雜性，卻獲得了更好的驅(qū)動電流一致性， 并且獲得了可控的電流脈沖下降沿，可更好的實現(xiàn)相變單元的相變過程。


圖l是相變存儲器存儲單元的物理結(jié)構(gòu)示意圖。
圖2為相變存儲器1R1T的電路結(jié)構(gòu)示意圖。
圖3為相變存儲器芯片存儲核心陣列示意圖。
圖4為對稱位線補償方法(SBC)示意圖。
圖5為本發(fā)明的相變存儲器芯片內(nèi)部電路示意圖。
圖6為本發(fā)明提供的相變存儲器驅(qū)動電路結(jié)構(gòu)示意圖。
圖7為本發(fā)明提供的驅(qū)動電路中電流鏡的一個實施例。
圖8為本發(fā)明提供的驅(qū)動電路中電流鏡的另一個實施例。
圖9為本發(fā)明提供的不同的電流鏡結(jié)構(gòu)對一致性問題影響的比對，(a)圖5實施
例所示電流鏡產(chǎn)生的電流脈沖情況；(b)圖6實施例所示電流鏡產(chǎn)生的電流脈
沖情況。
圖10為本發(fā)明提供的開關(guān)關(guān)閉后電流鏡充放電回路示意圖，(a)電路結(jié)構(gòu)圖； (b) RC模型ll為本發(fā)明提供的的可控Reset脈沖下降沿示意圖。
圖12為本發(fā)明提供的的可控Set脈沖下降沿示意圖。
圖13為本發(fā)明提供的的可控Reset脈沖下降沿電路實現(xiàn)的一個實施例。
圖14為本發(fā)明提供的的可控Set脈沖下降沿電路實現(xiàn)的一個實施例。
具體實施例方式
下面根據(jù)圖5-圖14給出本發(fā)明的較好實施例，并予以詳細說明，以使本 領(lǐng)域技術(shù)人員能更好地理解本發(fā)明的結(jié)構(gòu)特征和功能特色，而不是用來限制 本發(fā)明的范圍。
根據(jù)圖5所示的相變存儲器芯片內(nèi)部電路示意圖，主要包括相變存儲單元 陣列，地址解碼器(行線選擇電路和位線選擇電路)，讀、寫驅(qū)動電路，驅(qū)動 控制電路和讀出放大電路。相變存儲單元陣列包括數(shù)條字線，數(shù)條位線和處 在字線和位線的交叉區(qū)的數(shù)個相變存儲單元，每一個存儲單元包括一條字線， 一個選通管及一個相變電阻，并且每一個相變電阻均可在非晶態(tài)與晶態(tài)之間 進行編程。地址解碼器解碼輸入行地址，以選擇每個存儲單元的字線，位選 擇電路根據(jù)輸入的列地址，選擇一條位線。驅(qū)動電路生成將所選存儲單元編 程為非晶態(tài)的擦電流和將存儲單元編程為晶態(tài)的寫電流，以及讀出被編程后 的存儲單元狀態(tài)的讀電流。驅(qū)動控制電路產(chǎn)生一定脈沖寬度的擦除脈沖，寫 脈沖和讀脈沖。
圖6所示的驅(qū)動電路的一個實施例，具體為一兩級電流鏡電路，最終產(chǎn)生 用于Set， Reset， Read的大小不同的驅(qū)動電流，該電路由一兩級電流鏡結(jié)構(gòu) 實現(xiàn)，第一級為由三對NMOS管形成的電流鏡，第二級為由三對PMOS管形 成的電流鏡，并且在第一級電流鏡電路與第二級電流鏡電路之間分別加入三 個控制開關(guān)開關(guān)l，開關(guān)2和開關(guān)3，這些控制開關(guān)的打開與關(guān)閉由驅(qū)動控制 電路部分進行控制。驅(qū)動控制電路是通過脈沖信號發(fā)生器產(chǎn)生一定脈寬的控 制信號，控制后級電流鏡中開關(guān)的打開與關(guān)閉，使加到相變單元上的電流為 有一定寬度與強度的脈沖信號，實現(xiàn)Reset， Set, Read操作。
進行擦除(Reset)操作時，需要施加一個短而強的電流脈沖，電能轉(zhuǎn)變 成熱能，使相變材料的溫度升高到熔化溫度以上，經(jīng)快速冷卻，多晶的長程 有序遭到破壞，從而實現(xiàn)由多晶向非晶的轉(zhuǎn)化，低阻變?yōu)楦咦琛Ｊ紫韧ㄟ^解 碼電路輸出的高電平將選通管NT打開，隨后通過驅(qū)動控制電路將開關(guān)l打開， 而開關(guān)2，開關(guān)3關(guān)閉，這樣，由PM0S管P0，P1形成的電流鏡，產(chǎn)生一定大小的 并且一定倍數(shù)于基準(zhǔn)電流Ibias的電流Il;同樣地，由NM0S管N1，N4形成的電流鏡將Il再次鏡像得到所需的Reset電流Il'，ir通過打開的傳輸門TG及打開 的選通管NT施加到相變單元GST上，從而使相變材料發(fā)生相變，開關(guān)l的時序 決定了所施加的Reset電流脈沖的寬度，要求是一個較短的脈沖， 一般小于50 納秒。
寫入操作(Set)時，需要施加一個長且強度中等的電壓或電流脈沖，相 變材料的溫度升高到結(jié)晶溫度以上，低于熔化溫度，保持一定的時間，使相 變材料由非晶轉(zhuǎn)化為多晶，高阻變?yōu)榈妥琛＞唧w實施時，開關(guān)1，開關(guān)3關(guān)閉， 開關(guān)2打開，通過由PMOS管P0， P2和麗0S管N2， N5形成的兩級電流鏡最終產(chǎn)生所 需的Set電流I2'，施加到相變單元GST上，使相變材料發(fā)生由非晶態(tài)到晶態(tài)的 轉(zhuǎn)換，開關(guān)2的時序決定了所施加的Set電流脈沖寬度，要求是一個稍長的脈 沖，在150 200納秒之間。
讀(Read)操作時，電流鏡中開關(guān)1，開關(guān)2關(guān)閉，開關(guān)3打開，通過PMOS 管PO， P32和麗0S管N3， N6形成的兩級電流鏡產(chǎn)生所需的確定大小的讀電流I3'， 這個電流很小，只有幾十微安，施加到相變單元GST上，這樣足夠的小的電流 脈沖，產(chǎn)生的熱能使相變材料的溫度始終低于結(jié)晶溫度，因此不發(fā)生相變。 讀出的實質(zhì)是讀出GST單元上的電壓情況，由其電壓看電阻情況。該電壓與一 參考電壓經(jīng)過靈敏放大器被比較放大讀出，晶態(tài)與非晶態(tài)時的讀出電壓是可 以嚴(yán)格區(qū)分開的。所施加的讀電流脈沖寬度由開關(guān)2的時序決定。
由于GST材料本身的特性差異及制造工藝誤差不可避免地存在，因此， 每個GST單元的阻值情況是有差別的，并非完全一致，并且不同的GST單元
由于位置的不同，離驅(qū)動電流源的距離也不同，金屬走線的電阻情況也不同。 如圖5所示實施例的電流鏡結(jié)構(gòu)，由于上述電阻不一致的原因，將會導(dǎo)致PM0S 管P4與Pl， P5與P2， P6與P3的漏端電壓存在差異，存在溝道長度調(diào)制效應(yīng)。 對于圖6所示的簡單鏡像，以Reset為例，PMOS管對Pl和P4，可以寫出
因此有
IP4 = (W/L)4l + X|VDS4| (3)
E一〖W/L)i 1 + ，dsi|
雖然vds產(chǎn)v③Vcs4，但由于P4管輸出端負(fù)載的影響，Vds4卻不等于Ves4，這樣，將不能精確的鏡像IP1，即加到不同GST單元上的電流存在差 異。
為了抑制溝道長度調(diào)制效應(yīng)，使用圖6實施例所示的共源共柵電流源結(jié) 構(gòu)，設(shè)計時保證
〔W/L〕4/〔W/LHW/L〕4'/〔W/L〕1. (4)
這樣，VGS1，=VGS4，， VDS1=VDS4，即使Pl，與P4，存在襯偏效應(yīng)，Ip4仍可以精 確鏡像IiM，而不受溝道長度調(diào)制效應(yīng)的影響，也就不受負(fù)載的影響了，確保 了所加的電流在不同的GST單元上盡可能一致。
圖8是本發(fā)明的驅(qū)動電路中共源共柵電流鏡的改進結(jié)構(gòu)，優(yōu)點是可使 P4，P4'消耗的電壓余度降到最小，有利于在低壓下實現(xiàn)，滿足低功耗的要求。
圖9 (a)和(b)分別表示了圖6和圖7所示實施例對應(yīng)的操作電流脈沖 情況。采用圖5實施例的電流鏡結(jié)構(gòu)，在進行Reset時，隨GST單元電阻的 增大，可加到其上的電流變??；而采用圖7所示的實施例，加到GST單元上 的電流幾乎不隨GST單元電阻的不同而變化，很好的實現(xiàn)了所加電流在不同 GST單元上取得很好一致性的效果。
操作電流脈沖的脈寬由控制開關(guān)控制，該開關(guān)下降沿很小，可認(rèn)為是瞬間 關(guān)斷的；但當(dāng)開關(guān)關(guān)斷后，由于電路中存在寄生電容，有正電荷Q存儲在正 極板上，而負(fù)極板保持一Q的電荷值，這些電荷將轉(zhuǎn)移，流入電容器的電流I 是時間t的函數(shù)
dt
Q = CV (6) 所以
!=《 (7) dt
電流是一有限值，因此，電容器兩端的電壓不可能突變，以Reset為例， 當(dāng)進行完Reset操作時，關(guān)閉開關(guān)l，主要考慮到PMOS管的柵電容，PM0S 管P1，P4和P1' ，P4'的柵壓變化將會有一個延遲。這一延遲即電荷移入柵 極所需的時間。電荷移入一定程度，柵壓升高變?yōu)楦唠娖蕉鴱氐讓M0S管pi，p4和pi' ，p4'關(guān)斷，這段時間即脈沖下降沿所代表的時間。因為
Q = CgVg (8)
則柵電容越大，改變柵壓所需的電荷量越大，則對應(yīng)的脈沖下降沿時間越長。 柵電容表示為
Cc = CoxWL' (9)
所以，MOS管對應(yīng)尺寸越大，柵電容越大，則下降沿時間越長。因此，通過 設(shè)置不同的MOS管尺寸，可達到不同的下降沿，如圖11所示，通過設(shè)置不同 的P1， Pl'， P4， P4'的柵長L,可達到的不同的Reset脈沖下降沿。L為0.3， 0.5， 0.7， 0.9， 1.1， 1.3um日寸，Reset脈沖下降沿分別為3.3, 4.2， 8.8， 13.6， 17.2, 18.6ns，達到了不同的Reset脈沖下降沿，可從中選取滿足需要的。如圖12所 示為Set脈沖下降沿的情況，設(shè)置不同的P2， P2'， P5， P5'的柵長L，當(dāng)L分 別為0.7， 0.9， 1.1， 1.3， 1.5， 1.7， 1.9um時，Set脈沖下降沿為5.3， 7.2， 8.8， 12.2， 13.1， 16.9， 20.6ns,亦可根據(jù)需要選擇最優(yōu)的Set脈沖下降沿。圖13表示 了可控Reset脈沖下降沿的一個實施例，即通過開關(guān)l，開關(guān)1'，分別連接兩 路尺寸不同的共源共柵結(jié)構(gòu)，達到不同的脈沖下降沿， 一般來說，Reset脈沖 下降沿要求陡一些，故所取的尺寸需要較小些，如取的L分別為0.3， 0.5um， 可達到3.3， 4.2ns的下降沿。圖14則表示了可控Set脈沖下降沿的一個實施例。
以上只是通過改變共源共柵電流鏡結(jié)構(gòu)中MOS管的柵長來達到不同的 下降沿，作為本發(fā)明的一個擴展，還可通過同時改變MOS管的寬長，達到類 似的效果，并且通過加入開關(guān)控制，達到所得的脈沖下降沿根據(jù)需要可控。
本發(fā)明提出的采用共源共柵電流鏡結(jié)構(gòu)，并通過多個不同尺寸的MOS管 設(shè)置， 一方面使驅(qū)動電流的一致性更好地實現(xiàn)，同時使下降沿可控，有力保 證了相變的順利實現(xiàn)。為相變存儲器的有效性與可靠性提供了一種新方法。
權(quán)利要求
1. 一種相變存儲器的驅(qū)動電路，其特征在于采用兩級電流鏡結(jié)構(gòu)，第一級為由NMOS管形成的電流鏡電路，第二級為由PMOS管形成的電流鏡電路，第一級與第二級電流鏡電路相互連接，并且第二級的輸出信號最終耦合至位線。
2. 根據(jù)權(quán)利要求1所述的相變存儲器驅(qū)動電路，其特征是在第一級與第 二級電流鏡電路之間加入控制開關(guān)，控制讀、寫、擦除操作電流的脈沖時序。
3. 根據(jù)權(quán)利要求1所述的相變存儲器的驅(qū)動電路，其特征是所述的電流 鏡結(jié)構(gòu)第二級電流鏡電路采用共源共柵或其改進電流結(jié)構(gòu)，可抑制驅(qū)動電路 中電流鏡的溝道長度調(diào)制效應(yīng)的影響，從而使相變存儲器的驅(qū)動電路鏡像電 流的誤差減小或消除，并且后級負(fù)載對前級電路的影響減弱，達到電流一致 性。
4. 根據(jù)權(quán)利要求1所述的相變存儲器驅(qū)動電路，其特征是通過對第二級 電流鏡輸出電容的改變，使得電流脈沖下降沿改變，并通過多個這樣的結(jié)構(gòu) 實現(xiàn)電流脈沖下降沿可控，更好的實現(xiàn)對相變存儲單元的編程操作。
5. 根據(jù)權(quán)利要求4所述的相變存儲器的驅(qū)動電路，其特征是第二級電流 鏡輸出電容的改變是通過改變第二級電流鏡電路中PMOS管的尺寸，并通過 設(shè)置一系列不同尺寸的PMOS管電流鏡，同時加入多個控制開關(guān)來實現(xiàn)電流 脈沖下降沿可控。
全文摘要
本發(fā)明涉及一種相變存儲器驅(qū)動電路，其特征在于采用兩級電流鏡結(jié)構(gòu)，第一級為由NMOS管形成的電流鏡電路，第二級為由PMOS管形成的電流鏡電路，第一級與第二級電流鏡電路相互連接，并且第二級的輸出信號最終耦合至位線。在第一級與第二級電流鏡電路之間加入控制開關(guān)，控制讀、寫、擦除操作電流的脈沖時序。所述的電流鏡結(jié)構(gòu)第二級電流鏡電路采用共源共柵或其改進電流結(jié)構(gòu)，可抑制驅(qū)動電路中電流鏡的溝道長度調(diào)制效應(yīng)的影響，從而使相變存儲器的驅(qū)動電路鏡像電流的誤差減小或消除，并且后級負(fù)載對前級電路的影響減弱，達到電流一致性。所提供的驅(qū)動電路是為驅(qū)動相變存儲單元發(fā)生可逆相變，實現(xiàn)信息存儲的一種電流脈沖電路。
文檔編號G11C11/56GK101286363SQ200810036618
公開日2008年10月15日 申請日期2008年4月25日 優(yōu)先權(quán)日2008年4月25日
發(fā)明者波 劉, 宋志棠, 封松林, 菊 沈 申請人:中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所