專利名稱：4f平方自對準(zhǔn)鰭底電極場效應(yīng)晶體管驅(qū)動相變化存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及以相變化基礎(chǔ)存儲材料為主的高密度存儲裝置，包含 硫?qū)倩锘A(chǔ)材料與其它可編程電阻材料，以及制造此類裝置的方法。
背景技術(shù)：
以相變化為基礎(chǔ)的存儲材料被廣泛地運用于讀寫光盤片中。而這 些材料包含有至少兩種固態(tài)相，包含如一大部分為非晶態(tài)的固態(tài)相， 以及一大體上為結(jié)晶態(tài)的固態(tài)相。激光脈沖用于讀寫光盤片中，以在 二種相中切換，并讀取此種材料在相變化之后的光學(xué)性質(zhì)。
以相變化材料為基礎(chǔ)的存儲器材料，如硫?qū)倩锊牧霞捌漕愃撇?料，也可以通過施加合適于集成電路操作的電流而改變狀態(tài)。此通常 為非晶狀態(tài)具有較通常為結(jié)晶狀態(tài)為高的電阻特性，其可以被快速感 應(yīng)數(shù)據(jù)之用。此等性質(zhì)有利于作為非揮發(fā)性存儲器電路的可編程電阻 材料，其可以用隨機(jī)方式進(jìn)行數(shù)據(jù)的讀取與寫入。
自非晶狀態(tài)改變?yōu)榻Y(jié)晶狀態(tài)的相變化通常是一較低電流的操作。 而自結(jié)晶狀態(tài)改變?yōu)榻Y(jié)非晶狀態(tài)的相變化，在此稱為復(fù)位， 一般是為 一高電流操作，其包含一短暫的高電流密度脈沖以熔化或破壞結(jié)晶結(jié) 構(gòu)，其后此相變化材料會快速冷卻，抑制相變化的過程，使得至少部 份相變化結(jié)構(gòu)得以維持在非晶態(tài)。在理想狀態(tài)下，致使相變化材料從 結(jié)晶態(tài)轉(zhuǎn)變至非晶態(tài)的復(fù)位電流強(qiáng)度應(yīng)越低越好。欲降低復(fù)位所需的 復(fù)位電流強(qiáng)度，可通過減低在存儲器中的相變化材料元件的尺寸、以 及減少電極與此相變化材料的接觸面積，從而對此相變化材料元件施 加較小的絕對電流值，便可達(dá)成較高的電流密度。
此領(lǐng)域發(fā)展的一種方法是致力于在一集成電路結(jié)構(gòu)上形成微小孔 洞，并使用微量可編程的電阻材料填充這些微小孔洞。致力于此等微
小孔洞的專利包含在1997年11月11日公告的美國專利第5、 687、 112號，，Multibit Single Cell Memory Element Having Tapered Contact"、 發(fā)明人為Ovshinky;在1998年8月4日公告的美國專利第5、 789、 277號"Method of Making Chalogenide [sic] Memory Device"、發(fā)明人為 Zahorik等；在2000年11月21日公告的美國專利第6、 150、 253 號"Controllable Ovonic Phase-Change Semiconductor Memory Device and Methods of Fabricating the Same"、發(fā)明人為Doan等。
由本發(fā)明的申請人所研發(fā)的技術(shù)被稱為相變化導(dǎo)橋存儲單元，其 中一非常小塊的存儲材料是形成用于作為一導(dǎo)橋，橫跨在電極間的一 薄膜絕緣構(gòu)件。此相變化導(dǎo)橋可以輕易地與邏輯電路以及其它位于集 成電路中的電路整合。請參見美國申請案號11/155、 067號(申請日為 2005年6月17日)"Thin Film Fuse Phase Change RAM and Manufacturing Method"，發(fā)明人為Lung et al ，該申請案與本發(fā)明的申 請人相同。
另一研發(fā)中的存儲單元結(jié)構(gòu)，有時因其位于底電極上的主動區(qū)域 的典型形狀而稱為傘狀存儲單元，是用以形成一微小電極而與一較大 的相變化材料接觸，并且一較大電極是接觸至此相變化材料的相反表 面。從微小接點流至較大接點的電流，是用以讀取、設(shè)置與復(fù)位此存 儲單元。此微小電極將電流密度集中于接點處，使得在相變化材料中 的主動區(qū)域可以限定于接近至此接點的微小體積中。同時請參見如 Ahn et al所著的"Highly reliable 50 run contact cell technology for 256 Mb PRAM" VLSI Technology 2005 Digest of Technical Papers 、 pages 98-99、 14 June 2005; Denison、 International publication No. US 2005/0263829 Al 、 "Semiconductor Devices Having Phase Change Memory Cells 、 Electronic Systems Employing the Same and Methods of Fabricating the Same、"
公開日2005年12月1日。
在以非常小的尺度制造這些元件、以及欲滿足大規(guī)模生產(chǎn)存儲元 件時所需求的嚴(yán)格工藝變數(shù)時，則會遭遇到問題。較佳地是提供一種 存儲單元結(jié)構(gòu)其包含有小尺寸以及低復(fù)位電流，以及用以制造此等結(jié) 構(gòu)的方法。而更需要提供一種制造方法及結(jié)構(gòu)，而其足以與制造在相同集成電路上的周邊電路兼容。更進(jìn)一步而言，其可適用于產(chǎn)生如此 存儲單元所需的高密度布局。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的一個目的在于提供一位于半導(dǎo)體襯底之上的 存儲單元陣列，包含位于此半導(dǎo)體襯底上并沿著一第一方向平行延伸的多條字線，此字線具有字線寬度以及對應(yīng)的側(cè)壁表面。 一側(cè)壁介電 層位于側(cè)壁表面上。多對慘雜區(qū)域形成于襯底中，其中在相鄰字線之 間的摻雜區(qū)域?qū)Π藢?yīng)的第一摻雜區(qū)域與第二摻雜區(qū)域。多個底 電極包含一電極材料在介電層的側(cè)壁上，且該多個底電極的第一底電 極與第二底電極是設(shè)置于相鄰的字線之間、并具有底表面與對應(yīng)的第 一摻雜區(qū)域與第二摻雜區(qū)域電性接觸，以及具有頂表面。多個存儲元 件包含一可編程電阻材料，而該存儲元件與對應(yīng)的底電極的頂表面電 性接觸。多個頂電極結(jié)構(gòu)是設(shè)置于多個存儲元件中的存儲元件之上并 與該存儲元件形成電性接觸，此頂電極結(jié)構(gòu)具有側(cè)邊沿著第二方向平 行延伸，第二方向垂直于第一方向，此多個底電極中的底電極的側(cè)邊， 與對應(yīng)的頂電極結(jié)構(gòu)的側(cè)邊對準(zhǔn)。多個介電隔離結(jié)構(gòu)，其中介電隔離 結(jié)構(gòu)將對應(yīng)的第一摻雜區(qū)域?qū)εc第二摻雜區(qū)域?qū)Ω綦x于相鄰的字線之 間。
在某些實施例中，此存儲單元的面積系等于4F2， F大約為字線寬 度與在字線之間的分隔距離二者加總的一半，典型地約為一用以制造 此存儲單元的光刻工藝的最小特征尺寸。
本發(fā)明同時描述一種集成電路存儲器，其存儲單元如上所述而實施。
本發(fā)明所述的用以制造一存儲單元陣列于一半導(dǎo)體襯底上的方法，具體包含形成多條字線位于該半導(dǎo)體襯底之上且沿著一第一方 向平行延伸，而該些字線具有字線寬度以及對應(yīng)的側(cè)壁表面，形成一 側(cè)壁介電層位于該些側(cè)壁表面之上，形成多對摻雜區(qū)域位于該襯底中 且介于二相鄰字線之間，其中各對摻雜區(qū)域包含對應(yīng)的第一摻雜區(qū)域 與第二摻雜區(qū)域，形成多個底電極包含電極材料位于該側(cè)壁介電層之上，而第一底電極及第二底電極是介于相鄰字線之間的多個底電極， 而其具有底表面與對應(yīng)的第一摻雜區(qū)域及第二摻雜區(qū)域電性接觸，并 具有頂表面，形成多個存儲元件包含一可編程電阻材料，而該存儲元 件與對應(yīng)的底電極的頂表面電性接觸，形成多個頂電極結(jié)構(gòu)位于該多 個存儲元件中的該些存儲元件之上并與該些存儲元件電性接觸，該頂 電極結(jié)構(gòu)具有沿著一第二方向延伸的側(cè)壁，該第二方向是垂直于該第 一方向，而其中該多個底電極中的該些底電極具有與對應(yīng)的該些頂電極結(jié)構(gòu)的側(cè)壁對準(zhǔn)的側(cè)壁；以及形成多個介電隔離結(jié)構(gòu)，其中該些介 電隔離結(jié)構(gòu)是隔離對應(yīng)的第一摻雜區(qū)域?qū)?、第二摻雜區(qū)域?qū)εc相鄰的 字線。
本發(fā)明的用以制造一存儲單元陣列于一半導(dǎo)體襯底上的方法的一 實施例，包含形成一柵極介電層于該襯底上，形成一第一導(dǎo)電層于 該柵極介電層之上，形成一第二介電層于該第一導(dǎo)電層之上，圖案化 多條光刻膠于該第二介電層之上，其中相鄰的光刻膠條被一分隔距離 所分隔，該些光刻膠條沿著第一方向而平行延伸，該些光刻膠條具有 一條寬度?？涛g該第一導(dǎo)電層與該第二介電層以外露該柵極介電層未 被該些光刻膠條所覆蓋的部分，進(jìn)而形成多條字線沿著該第一方向而 平行延伸，該字線具有對應(yīng)的側(cè)壁表面。形成多個第一摻雜區(qū)域于該 襯底中，通過使用該些字線作為掩模。形成一第三介電層于該些字線 之上以及該柵極介電層之外露部分之上。針對該第三介電層進(jìn)行非等 向性刻蝕，以形成多個第一字線結(jié)構(gòu)，該些被包覆的字線結(jié)構(gòu)在期間 定義多個溝槽，其中該多個字線結(jié)構(gòu)中被包覆的字線結(jié)構(gòu)包含(a) 該多條字線中的一字線、(b)位于該字線的側(cè)壁表面上的介電側(cè)壁子、 (C) 一介電掩膜于該字線之上。形成多個第二摻雜區(qū)域于該襯底之 上或該襯底之中的溝槽中，通過使用該些字線結(jié)構(gòu)作為掩模。形成一 底電極層于該些字線結(jié)構(gòu)之上、以及在該多個溝槽中的隔溝槽之一中。 刻蝕該底電極層與該隔溝槽之一中的第二摻雜區(qū)域，進(jìn)而從該底電極 層中形成底電極結(jié)構(gòu)對，并從該些第二摻雜區(qū)域形成摻雜區(qū)域?qū)?，?些摻雜區(qū)域?qū)Π瑢?yīng)的第三摻雜區(qū)域與第四摻雜區(qū)域介于相鄰的字 線結(jié)構(gòu)之間，該些底電極結(jié)構(gòu)對包含對應(yīng)的第一底電極結(jié)構(gòu)與第二底
電極結(jié)構(gòu)于相鄰的字線結(jié)構(gòu)之間且具有底表面電性接觸至對應(yīng)的第三 摻雜區(qū)域與第四摻雜區(qū)域，該底電極結(jié)構(gòu)具有上表面。形成一可編程 電阻存儲材料層于該底電極結(jié)構(gòu)的上表面上。形成一位線材料層于該 可編程電阻存儲材料層之上。以及進(jìn)行刻蝕以形成多條位線以及多個 底電極，進(jìn)而形成一存儲單元陣列，該些底電極包含該第一底電極結(jié) 構(gòu)與第二底電極結(jié)構(gòu)之一的一部分，該些位線具有沿著一第二方向平 行延伸的側(cè)壁，該第二方向垂直于該第一方向，該些底電極具有與該 對應(yīng)位線的側(cè)壁對準(zhǔn)的側(cè)壁。


圖1是依據(jù)本發(fā)明一實施例包含相變化存儲元件的一存儲單元陣 列的一構(gòu)造圖。
圖2是依據(jù)本發(fā)明一實施例包含一相變化存儲陣列的一集成電路裝置的一方塊圖。
圖3是繪示自對準(zhǔn)存儲單元的一陣列的一實施例。
第4a圖至圖5是繪示圖3存儲陣列的一部位的細(xì)節(jié)。
圖6至圖25是繪示依據(jù)本發(fā)明一實施例中，自對準(zhǔn)存儲單元的一存儲陣列的 一制造流程的剖面圖。
主要元件符號說明
100 存儲陣列
101-108 存儲元件
110a、 b、 c 共同源極線
112a、 b、 c、 d 字線
114a、 b 位線
131-138 存儲單元
150 字線驅(qū)動器
152 位線電流源
154 源極線終端電路
160、 162、 164、 166、 168底電極
161、163頂電極
200集成電路
202存儲陣列
204列譯碼器
206字線
208行譯碼器
210位線
212總線
216數(shù)據(jù)總線
218數(shù)據(jù)輸入線
220其它電路
300半導(dǎo)體襯底
301a、b、c、 d 摻雜區(qū)
302a、b、c、 d 摻雜區(qū)
305柵極介電層
307導(dǎo)電層
320介電隔離結(jié)構(gòu)
330存儲材料層
340介電結(jié)構(gòu)
360底電極厚度
370側(cè)壁表面
380導(dǎo)線側(cè)邊
381底電極寬度
382底電極側(cè)邊
400介電填充溝槽
501第一隔離距離
510字線寬度
511第二隔離距離
550存儲單元面積
602第一導(dǎo)電層603 第二導(dǎo)電層
604 第二介電層
605 光刻膠條
606 光刻膠條寬度
607 分隔距離
700 經(jīng)修剪光刻膠條
701 經(jīng)修剪光刻膠條寬度 800 溝槽
801 字線結(jié)構(gòu)
900 字線結(jié)構(gòu)
902 摻雜區(qū)域
1000 介電材料層
1110 側(cè)壁子
1111 覆蓋層部分 1200 摻雜區(qū)域 1300 介電層 1310 平坦化表面 1400 光刻膠材料條 1410 側(cè)邊
1700 介電結(jié)構(gòu)
1800 光刻膠材料條
2000 存儲材料層
2010 介電襯底層
2100 溝槽
2120 摻雜區(qū)域?qū)?br> 2150 底電極結(jié)構(gòu)
2160 介電襯底
2170 底電極
2200 介電隔離結(jié)構(gòu)
2250 平坦表面
2400 光刻膠材料條
具體實施例方式
以下將參照至特定結(jié)構(gòu)實施例與方法而詳述本發(fā)明。應(yīng)該理解的 是，本發(fā)明內(nèi)容說明章節(jié)目的并非在于限定本發(fā)明。舉凡本發(fā)明的實 施例、特征、目的及優(yōu)點等將可透過權(quán)利要求書所要求保護(hù)的范圍及 所附圖式獲得充分了解。在不同實施例中的相似元件，將以相似的標(biāo)
號進(jìn)行標(biāo)示。
以下將參照圖1至圖25來詳述本發(fā)明。
圖1是繪示一存儲陣列100的示意圖，其可以使用如圖3的存儲 單元而實施，或者也可以使用其它如本文所述的存儲單元。八個存儲 單元131、 132、 133、 134、 135、 136、 137、 138具有各自的 存儲元件101、 102、 103、 104、 105、 106、 107、 108，如圖1
所示，但此圖僅代表一陣列的一小部分，此陣列可以包含上百萬個存 儲單元。
在圖1的示意圖中，共同源極線110a、 110b、 110c，字線112a、 112b、 112c、 112d大致平行于y軸而排列。位線114a、 114b大致 沿著x軸平行排列。因此，一y軸譯碼器與一字線驅(qū)動器150 (具有設(shè) 置、復(fù)位與讀取模式)耦合至字線112a、 112b、 112c、 112d。用以 設(shè)置、復(fù)位以及讀取模式的位線電流源152、一譯碼器與感測放大器(未 示)耦接至位線114a、 114b。共同源極線110a、 110b、 110c耦接 至源極線終端電路154,例如一接地終端。此源極線終端電路154可包 含偏壓電路(例如電壓源與電流源)，以及譯碼電路，以在某些實施例 中施加偏壓安排(而非接地)至源極線。
共同源極線110a耦接至存儲單元131、 135的源極終端。共同源 極線110b耦接至存儲單元132、 133、 136、 137的源極終端。共同 源極線110c耦接至存儲單元134、 138的源極終端。字線112a耦接至 存儲單元131、 135的柵極終端。字線112b耦接至存儲單元132、 136 的柵極終端。字線112c耦接至存儲單元133、 137的柵極終端。字線 112d耦接至存儲單元134、 138的柵極終端。
包含有各自的存儲元件101、 102的存儲單元131、 132為代表性 存儲單元。存儲單元131的漏極耦接至存儲元件101的底電極160，其 接著耦接至頂電極161。相似地存儲單元132的漏極耦接至存儲元件 102的底電極162，其接著耦接至頂電極163。頂電極161、 163耦接至 位線114a。自對準(zhǔn)存儲單元131、 132在存儲單元131的漏極與存儲單 元132的漏極之間、以及在存儲單元131的底電極160與存儲單元132 的底電極162之間，具有介電隔離結(jié)構(gòu)。在某些實施例中，存儲單元 的底電極被刪除。
在操作上，電流源152以及字線驅(qū)動器150以低電流讀取模式、 一種以上的中間電流設(shè)定模式、以及較高電流復(fù)位模式操作。在較高 電流復(fù)位模式時， 一穿過選定存儲單元(例如包含有存儲元件101 的存儲單元131)的電流路徑180a，通過施加一電流至位線114a、并 施加電壓于字線112a之上而建立，此電壓足以啟動存儲單元131的存 取晶體管，使得電流流經(jīng)源極線110a。
相似地，在低電流讀取模式， 一通過選定存儲單元(例如包含 有存儲元件104的存儲單元134)的電流路徑180b，通過施加一電流 至位線114a、并施加電壓至字線導(dǎo)體112d而建立，此電壓足以啟動存 儲單元134的存取晶體管并提供電流至源極線110c。
在設(shè)置模式時(用于一種以上的中間電流位階)，使能一存取晶體 管，如同前述讀取模式。
存儲單元的實施例包含以相變化為主的存儲材料用于存儲元件 101、 102、 103、 104、 105、 106、 107、 108之中，相變化存儲 材料包含含硫?qū)倩锊牧吓c其它材料。硫?qū)倩锇铝兴脑刂?一者氧(O)、硫(S)、硒(Se)、以及碲(Te)，形成元素周期表上 第VI族的部分。硫?qū)倩锇瑢⒁涣驅(qū)僭嘏c一更為正電性的元素或 自由基結(jié)合而得。硫?qū)倩衔锖辖鸢瑢⒘驅(qū)倩衔锱c其它物質(zhì)如過 渡金屬等結(jié)合。 一硫?qū)倩衔锖辖鹜ǔ０粋€以上選自元素周期表第IV族的元素，例如鍺(Ge)以及錫(Sn)。通常，硫?qū)倩衔锖辖鸢?含下列元素中一個以上的復(fù)合物銻(Sb)、鎵(Ga)、銦(In)、以及 銀(Ag)。許多以相變化為基礎(chǔ)的存儲材料已經(jīng)被描述于技術(shù)文件中，包含下列合金鎵/銻、銦/銻、銦順、銻/碲、鍺/碲、鍺/銻/碲、銦/銻/ 碲、鎵/硒/碲、錫/銻/碲、銦/銻/鍺、銀/銦/銻/碲、鍺/錫/銻/碲、鍺/銻/ 硒/碲、以及碲/鍺/銻/硫。在鍺/銻/碲合金家族中，可以嘗試大范圍的合
金成分。此成分可以下列特征式表示TeaGebSb跳(a+b)。
一位研究員描述了最有用的合金為，在沉積材料中所包含的平均
碲濃度遠(yuǎn)低于70%，典型地低于60%，并在一般型態(tài)合金中的碲含量 范圍從最低23%至最高58%，且最佳介于48%至58%的碲含量。鍺的 濃度高于約5%，且其在材料中的平均范圍系從最低8%至最高30%, 一般低于50%。最佳地，鍺的濃度范圍介于8%至40%。在此成分中所 剩下的主要成分則為銻。(Ovshinky'112專利，欄10~11)由另一研究 者所評估的特殊合金包含Ge2Sb2Te5、 GeSb2Te4、以及GeSb4Te7。 (Noboru Yamada， "Potential of Ge-Sb-Te Phase-change Optical Disks for High-Data-Rate Recording"、 SPIE v.3109、 pp. 28-37(1997))更一般地， 過渡金屬如鉻(Cr)、鐵(Fe)、鎳(Ni)、鈮(Nb)、鈀(Pd)、鉑(Pt)、以及上 述的混合物或合金，可與鍺/銻/碲結(jié)合以形成一相變化合金其包含有可 編程的電阻性質(zhì)?？墒褂玫拇鎯Σ牧系奶厥夥独鏞vshinsky '112 專利中欄11-13所述，其范例在此系列入?yún)⒖肌?br> 相變化合金能在此單元主動信道區(qū)域內(nèi)依其位置順序在材料為一 般非晶狀態(tài)的第一結(jié)構(gòu)狀態(tài)與為一般結(jié)晶固體狀態(tài)的第二結(jié)構(gòu)狀態(tài)之 間切換。這些合金至少為雙穩(wěn)定態(tài)。此詞匯「非晶」用以指稱一相對 較無次序的結(jié)構(gòu)，其較之一單晶更無次序性，而帶有可檢測的特征如 較之結(jié)晶態(tài)更高的電阻值。此詞匯「結(jié)晶態(tài)」用以指稱一相對較有次 序的結(jié)構(gòu)，其較之非晶態(tài)更有次序，因此包含有可檢測的特征例如比
非晶態(tài)更低的電阻值。典型地，相變化材料可電切換至完全結(jié)晶態(tài)與 完全非晶態(tài)之間所有可檢測的不同狀態(tài)。其它受到非晶態(tài)與結(jié)晶態(tài)的 改變而影響的材料特中包含，原子次序、自由電子密度、以及活化能。 此材料可切換成為不同的固態(tài)、或可切換成為由兩種以上固態(tài)所形成 的混合物，提供從非晶態(tài)至結(jié)晶態(tài)之間的灰階部分。此材料中的電性 質(zhì)也可能隨之改變。
相變化合金可通過施加一電脈沖而從一種相態(tài)切換至另一相態(tài)。先前觀察指出， 一較短、較大幅度的脈沖傾向于將相變化材料的相態(tài) 改變成大體為非晶態(tài)。 一較長、較低幅度的脈沖傾向于將相變化材料 的相態(tài)改變成大體為結(jié)晶態(tài)。在較短、較大幅度脈沖中的能量夠大， 因此足以破壞結(jié)晶結(jié)構(gòu)的鍵能，同時夠短因此可以防止原子再次排列 成結(jié)晶態(tài)。在沒有不適當(dāng)實驗的情形下，可以利用實驗方法決定特別 適用于一特定相變化合金的適當(dāng)脈沖量變曲線。在本發(fā)明的下述部分 中，相變化材料指GST (鍺銻碲)，并且可以理解的是，也可使用其它
類型的相變化材料。本發(fā)明中所描述適用于PCRAM中的材料為 Ge2Sb2Te5。
接著簡單描述四種電阻存儲材料。
1. 硫?qū)倩锊牧?br> GexSbyTez
x:y:z = 2:2:5
或其它成分為x: 0~5; y: 0~5; z: 0 10
以氮、硅、鈦或其它元素?fù)诫s的GeSbTe也可被使用。
形成方法利用PVD濺射或磁控(Magne加n)濺射方式，其反應(yīng)氣 體為氬氣、氮氣、及/或氦氣、壓力為lmTorr至100mTorr。此沉積步 驟一般在室溫下進(jìn)行。一長寬比為1~5的準(zhǔn)直器(commater)可用以改良 其注入表現(xiàn)。為了改善其注入表現(xiàn)，也可使用數(shù)十至數(shù)百伏特的直流 偏壓。另一方面，同時合并使用直流偏壓以及準(zhǔn)直器也是可行的。
有時需要在真空中或氮氣環(huán)境中進(jìn)行一沉積后退火處理，以改良
硫?qū)倩锊牧系慕Y(jié)晶態(tài)。此退火處理的溫度典型地介于iocrc至40(rc，
而退火時間則少于30分鐘。
硫?qū)倩锊牧系暮穸入S著細(xì)胞結(jié)構(gòu)的設(shè)計而定。 一般而言，硫?qū)?化物的厚度大于8納米者可以具有相變化特性，使得此材料展現(xiàn)至少 雙穩(wěn)定的電阻態(tài)。
2. 超巨磁阻(CMR)材料
PrxCayMn03
x:y = 0.5:0.5
或其它成分為x: 0~l;y: 0~1。包含有錳氧化物之超巨磁阻材料也可被使用。
形成方法利用PVD濺射或磁控濺射方式，其反應(yīng)氣體為氬氣、
氮氣、氧氣及/或氦氣、壓力為lmTorr至lOOmTorr。此沉積步驟的溫 度可介于室溫至600℃，視后處理條件而定。 一長寬比為1 5之準(zhǔn)直器 (collimater)可用以改良其注入表現(xiàn)。為了改善其注入表現(xiàn)，也可使用數(shù) 十至數(shù)百伏特之直流偏壓。另一方面，同時合并使用直流偏壓以及準(zhǔn) 直器也是可行的?？墒┘訑?shù)十高斯(Gauss)至10、 000高斯之間的磁場， 以改良其磁結(jié)晶態(tài)。
可能需要在真空中或氮氣環(huán)境中或氧氣/氮氣混合環(huán)境中進(jìn)行一沉 積后退火處理，以改良超巨磁阻材料的結(jié)晶態(tài)。此退火處理的溫度典 型地介于400℃至600°C，而退火時間則少于2小時。
超巨磁阻材料的厚度隨著存儲單元結(jié)構(gòu)的設(shè)計而定。厚度介于10 納米至200納米的超巨磁阻材料，可被用作為核心材料。
—YBCO(YBaCu03， 一種高溫超導(dǎo)體材料)緩沖層通常被用以改良 超巨磁阻材料的結(jié)晶態(tài)。此YBCO的沉積是在沉積超巨磁阻材料之前 進(jìn)行。YBCO的厚度介于30納米至200納米。
3.雙元素化合物
NixOy、 TixOy、 AlxOy、 WxOy、 ZnxOy、 ZrxOy、 CiixOy等 x:y= 0.5:0.5
或其它成分為x: 0~l;y:0~l
l.沉積利用PVD濺射或磁控濺射方式，其反應(yīng)氣體為氬氣、氮 氣、氧氣、及/或氦氣、壓力為lmTorr至lOOmTorr，其標(biāo)靶金屬氧化 物為如NixOy、 TixOy、 AlxOy、 WxOy、 ZiixOy、 ZrxOy、 CuxOy等。此沉 積步驟一般在室溫下進(jìn)行。 一長寬比為1~5之準(zhǔn)直器可用以改良其注 入表現(xiàn)。為了改善其注入表現(xiàn)，也可使用數(shù)十至數(shù)百伏特的直流偏壓。 若有需要時，同時合并使用直流偏壓以及準(zhǔn)直器也是可行的。
有時需要在真空中或氮氣環(huán)境或氧氣/氮氣混合環(huán)境中進(jìn)行一沉積 后退火處理，以改良金屬氧化物內(nèi)的氧原子分布。此退火處理的溫度 典型地介于400℃至600℃,而退火時間則少于2小時。
2. 反應(yīng)性沉積利用PVD濺射或磁電管濺射方式，其反應(yīng)氣體為 氬氣/氧氣、氬氣/氮氣/氧氣、純氧、氦氣/氧氣、氦氣/氮氣/氧氣等，壓力為1 mTorr至100 mTorr，其標(biāo)耙金屬氧化物為如Ni、 Ti、 Al、 W、 Zn、 Zr、 Cu等。此沉積步驟一般在室溫下進(jìn)行。 一長寬比為1~5之準(zhǔn) 直器可用以改良其注入表現(xiàn)。為了改善其注入表現(xiàn)，也可使用數(shù)十至 數(shù)百伏特之直流偏壓。若有需要時，同時合并使用直流偏壓以及準(zhǔn)直 器也是可行的。
有時需要在真空中或氮氣環(huán)境或氧氣/氮氣混合環(huán)境中進(jìn)行一沉積 后退火處理，以改良金屬氧化物內(nèi)的氧原子分布。此退火處理的溫度 典型地介于400℃至600℃ ，而退火時間則少于2小時。
3. 氧化使用一高溫氧化系統(tǒng)(例如一高溫爐管或一快速熱處理 (RTP))進(jìn)行氧化。此溫度介于200'C至700°C、以純氧或氮氣/氧氣混 合氣體，在壓力為數(shù)mTorr至一大氣壓下進(jìn)行。進(jìn)行時間可從數(shù)分鐘 至數(shù)小時。另一氧化方法為等離子體氧化。 一無線射頻或直流電壓源 等離子體與純氧或氬氣/氧氣混合氣體、或氬氣/氮氣/氧氣混合氣體， 在壓力為1 mTorr至100 mTorr下進(jìn)行金屬表面的氧化，例如Ni、 Ti、 Al、 W、 Zn、 Zr、 Cu等。此氧化時間從數(shù)秒鐘至數(shù)分鐘。氧化溫度從 室溫至約30(TC，視等離子體氧化的程度而定。
4. 聚合物材料
摻雜有銅、碳六十、銀等的TCNQ PCBM-TCNQ混合聚合物
形成方法利用熱蒸發(fā)、電子束蒸發(fā)、或原子束外延系統(tǒng)(MBE) 進(jìn)行蒸發(fā)。 一固態(tài)TCNQ以及慘雜物在一單獨室內(nèi)進(jìn)行共蒸發(fā)。此固 態(tài)TCNQ以及摻雜物置于一鎢座或一鉭座或一陶瓷座中。接著施加一 大電流或電子束，以熔化反應(yīng)物，使得這些材料混合并沉積于晶圓之 上。此處并未使用反應(yīng)性化學(xué)物質(zhì)或氣體。此沉積作用在壓力為10-4 Torr至10-10 Torr下進(jìn)行。晶圓溫度介于室溫至200°C 。
有時需要在真空中或氮氣環(huán)境中進(jìn)行一沉積后退火處理，以改良 聚合物材料的成分分布。此退火處理的溫度典型地介于室溫至300°C， 而退火時間則少于1小時。
2.旋轉(zhuǎn)涂布使用一旋轉(zhuǎn)涂布機(jī)與經(jīng)摻雜的TCNQ溶液，轉(zhuǎn)速低
于IOOO rpm。在旋轉(zhuǎn)涂布之后，此晶圓靜置(典型地系在室溫下，或 低于200。C的溫度) 一足夠時間以利固態(tài)的形成。此靜置時間可介于數(shù) 分鐘至數(shù)天，視溫度以及形成條件而定。
用以形成硫?qū)倩锏睦痉椒ㄖ皇抢肞VD濺射或磁控 (Magnetron)濺射方式，其反應(yīng)氣體為氬氣、氮氣、及/或氦氣、壓力為 1 mTorr至100mTorr。此沉積步驟一般在室溫下進(jìn)行。 一長寬比為1 5 的準(zhǔn)直器可用以改良其注入表現(xiàn)。為了改善其注入表現(xiàn)，也可使用數(shù) 十至數(shù)百伏特之直流偏壓。另一方面，同時合并使用直流偏壓以及準(zhǔn) 直器也是可行的。
有時需要在真空中或氮氣環(huán)境中進(jìn)行一沉積后退火處理，以改良 硫?qū)倩锊牧系慕Y(jié)晶態(tài)。此退火處理的溫度典型地介于100'C至40(rC， 而退火時間則少于30分鐘。
硫?qū)倩锊牧系暮穸仁请S著細(xì)胞結(jié)構(gòu)的設(shè)計而定。 一般而言，硫 屬化物的厚度大于8納米者可以具有相變化特性，使得此材料展現(xiàn)至 少雙穩(wěn)定的電阻態(tài)?？深A(yù)期某些材料也合適于更薄的厚度。
圖2為一實施例中的集成電路的簡化方塊圖。集成電路200包含 一存儲陣列202，其是利用如本發(fā)明所述的自對準(zhǔn)存儲元件以及存儲單 元面積4FS而實施于一半導(dǎo)體襯底上。具有讀取、設(shè)置與復(fù)位模式的列 譯碼器204耦接至多條字線206，并且在存儲陣列202中沿著各列排列。 一行譯碼器208耦接至多條位線210，位線210沿著各列而在存儲陣列 202中排列，以讀取、設(shè)置并復(fù)位在存儲陣列202中的存儲單元。地址 經(jīng)由總線212而供應(yīng)至行譯碼器208與列譯碼器204。在方塊214中的 感測放大器與數(shù)據(jù)輸入結(jié)構(gòu)，包含用于讀取、設(shè)置與復(fù)位模式中的電 流源，經(jīng)由數(shù)據(jù)總線216而耦接至行譯碼器208。數(shù)據(jù)從集成電路200 的輸入/輸出端、或在集成電路200內(nèi)部或外部的其它數(shù)據(jù)源，經(jīng)由數(shù) 據(jù)輸入線218而傳送至方塊214的數(shù)據(jù)輸入結(jié)構(gòu)。在例示的實施例中， 其它電路220包含于集成電路200之上，例如泛用目的處理器或特殊 目的應(yīng)用電路，或可以提供系統(tǒng)單芯片功能(通過相變化存儲單元陣 列的支持)的模塊組合。數(shù)據(jù)從方塊214中的感測放大器，經(jīng)由數(shù)據(jù)輸出線222而輸出至集成電路200的輸入/輸出端，或者傳輸至集成電 路200內(nèi)部或外部的其它數(shù)據(jù)目的。
在本實施例中所使用的控制器使用了偏壓安排狀態(tài)機(jī)器224，控制 了偏壓安排供應(yīng)電壓的施加以及電流源226，例如讀取、設(shè)置、復(fù)位、 以及確認(rèn)電壓及/或字線與位線的電流，且利用存取控制程序而控制字 線/源極線操作電壓。此控制器可以利用此領(lǐng)域中所習(xí)知的特殊目的邏 輯電路而實施。在替代實施例中，控制器包含了一通用目的處理器， 其可以實施于同一集成電路上，此集成電路執(zhí)行了計算機(jī)程序以控制 此裝置的操作。在又一實施例中，特殊目的邏輯電路與泛用目的處理 器的組合，可以用來實施此控制器。
圖3與圖4a-4d是根據(jù)本發(fā)明一實施例而繪示一陣列正交處的部分 剖面。圖3是根據(jù)與字線112正交的剖面而繪示，并且包含形成于一 半導(dǎo)體襯底300上的存儲單元131、 132、 133與134。
一柵極介電層305形成于襯底300上。字線112沿著一第一方向 其是平行延伸進(jìn)入與離開圖3中的剖面，字線112位于柵極介電層305 之上。字線112具有字線寬度510以及對應(yīng)的側(cè)壁表面370。在一些實 施例中，該柵極介電層305包含二氧化硅。在例示實施例中，字線112 包含第一導(dǎo)體層與第二導(dǎo)體層。在替代實施例中，字線包含一單一導(dǎo) 體層。字線112a、 112b、 112c、 112d形成了在存儲單元131 、 132、 133、 134中的存取晶體管的對應(yīng)柵極。
介電結(jié)構(gòu)340形成一保護(hù)層覆蓋在字線112之上并延伸覆蓋到導(dǎo) 線IIO，此介電結(jié)構(gòu)340將字線112與底電極160、 162、 164、 166和 導(dǎo)線110分隔。介電結(jié)構(gòu)340包含了介電材料，并且包含在字線112 的覆蓋層部分1111、在字線112的側(cè)壁表面370的上側(cè)壁子1110、以 及位于源極線IIO之上的介電結(jié)構(gòu)1700。
存儲單元131具有摻雜區(qū)域301a作為漏極、以及摻雜區(qū)域302a 作為源極，存儲單元132具有摻雜區(qū)域301b作為漏極、以及慘雜區(qū)域 302b/302c作為源極，存儲單元133具有301c作為漏極、以及摻雜區(qū) 域302b/302c作為源極，存儲單元134具有摻雜區(qū)域301d作為漏極、 以及摻雜區(qū)域302d作為源極。如圖3所示，摻雜區(qū)域301a以及摻雜
區(qū)域301b在相鄰字線112a與112b之間形成一對摻雜區(qū)域。此外，摻雜區(qū)域301c以及摻雜區(qū)域301d在相鄰字線112c與112d之間形成一對摻雜區(qū)域。
摻雜區(qū)域301、 302可以利用自對準(zhǔn)注入工藝而實施，利用字線 112以及側(cè)壁子1110作為掩模。在本實施例中的自對準(zhǔn)是利用字線112 以及側(cè)壁子1110以定義在二者之間的溝槽，此溝槽是用以定位摻雜區(qū)域301、 302以及位于溝槽之上與之中的額外裝置元件，因此使得此工藝成為一個完全的自對準(zhǔn)工藝。作為自對準(zhǔn)工藝會減少對于額外掩模的需求，因而簡化工藝。 一完整的自對準(zhǔn)工藝也消除了陣列的對準(zhǔn)需求，因此增加了整體的陣列密度。所生成的存儲單元陣列為一無接點電極陣列，表示其消除了對于額外光刻步驟的需求，以生成額外的接點至存取晶體管的漏極終端。消除額外接點的需求，有助于減少存儲單元的整體尺寸。
在圖3所繪示的實施例中，包含一導(dǎo)電層307的部分，而其與摻雜區(qū)域301、 302形成電性接觸，在較佳實施例中的導(dǎo)電層307包含硅化物。在某些替代實施例中，則可省略此導(dǎo)電層307。
導(dǎo)線110沿著第一方向延伸，位于存儲單元的源極終端302之上并且與導(dǎo)電層307電性接觸。在某些替代實施例中，此導(dǎo)線110被省略，且位于對應(yīng)摻雜區(qū)域302之上的導(dǎo)電層307作用為共同源極線。 在某些替代實施例中，其中導(dǎo)線110與導(dǎo)電層307被省略，則作用為源極終端的摻雜區(qū)域302同時作用為共同源極線。
介電隔離結(jié)構(gòu)320延伸進(jìn)入襯底300中，以隔離在相鄰字線之間 的摻雜區(qū)域(例如在字線112a、 112b之間的摻雜區(qū)域301a、 301b)。 此外，介電隔離結(jié)構(gòu)320將在相鄰字線之間的底電極對隔離(例如在字線112a、 112b之間的底電極160、 162)。在繪示的實施例中，介電隔離結(jié)構(gòu)包含二氧化硅。
存儲單元131、 132、 133、 134的底電極160、 162、 164、 166位于側(cè)壁子1110之上，且這些底電極160、 162、 164、 166具有與相對應(yīng)漏極區(qū)域301電性接觸的底表面。
一存儲材料層330具有一厚度331形成存儲元件101、 102、 103、
104與對應(yīng)的底電極160、 162、 164、 166的頂表面電性接觸。在存儲 元件的存儲材料體積可以非常微小，由該底電極的頂表面的厚度360 以及該底電極的寬度(參見第4d圖，標(biāo)號3S1)所決定。在某些實施 例中，底電極的厚度360及該存儲材料層330的厚度361由薄膜技術(shù) 的厚度所決定，并且不被用以制造此存儲單元的光刻工藝的最小特征 尺寸F所限制。在較佳實施例中，底電極的厚度360實質(zhì)上小于字線 寬度510。
導(dǎo)線114具有側(cè)邊(請參見圖4d，標(biāo)號380)其平行于第二方向 而延伸，第二方向垂直于第一方向，位線114形成了存儲單元131、 132、 133、 134的頂電極。在替代實施例中，該位線114位于一介電填充層 之上，并且經(jīng)由一導(dǎo)電栓塞而與存儲單元131、 132、 133、 134的頂 電極形成電性接觸。
在例示實施例中的存儲元件包含了含有至少二固態(tài)相的存儲材 料，例如硫?qū)倩锊牧匣蚱渌嚓P(guān)材料，其可通過施加電流通過此存 儲元件或施加電壓于頂與底電極之間，而可逆地誘發(fā)此二固態(tài)相。
可以理解的是，多種材料可以用于導(dǎo)電位線、導(dǎo)電字線以及導(dǎo)電 源極線，包含鋁、氮化鈦、以及含鎢材料等金屬，以及非金屬導(dǎo)電材 料如經(jīng)摻雜的多晶硅等。在例示實施例中，適用于底電極的材料包含 了氮化鈦或氮化鉭?；蛘撸@些電極是由氮化鋁鈦或氮化鋁鉭所構(gòu)成， 或者在其它例子中，該頂電極與底電極由鈦、鎢、鉬、鋁、鉭、銅、 鉑、銥、鑭、鎳和釕中任一種元素構(gòu)成，或者由上述任意兩種以上元 素形成的合金構(gòu)成
圖4a至圖4d繪示了在圖3的實施例，沿著4a-4a、 4b-4b、 4c-4c、 4d-4d線所做的剖面線，并且繪示了介電填充溝槽400，其平行于第二 方向而延伸。此溝槽400延伸至介電結(jié)構(gòu)340，并且在陣列中介電結(jié)構(gòu) 340不存在的部分，此溝槽400延伸至襯底之中。圖4a繪示了此溝槽 400隔離位線114以及在對應(yīng)位線114之下的隔離結(jié)構(gòu)320。圖4b與 圖4c分別繪示了字線112b以及摻雜區(qū)域302b/302c的剖面圖，其中溝 槽400延伸至介電結(jié)構(gòu)340。圖4d繪示了此溝槽隔離了位于對應(yīng)位線 114之下的摻雜區(qū)域301，同時隔離了底電極160、 168，并且隔離了存儲元件101、 105。如圖4d所示，底電極160、 168具有側(cè)邊382，其 對準(zhǔn)至對應(yīng)位線114a、 114b的側(cè)邊380。
圖5繪示了在圖3以及圖4a-4c的實施例的上視平面圖。在圖5 中，介電結(jié)構(gòu)340以及溝槽400的介電材料被省略，以求圖式清晰。 具有位線寬度500的位線114被一第一隔離距離501所分隔。具有字 線寬度510的字線112被一第二隔離距離511所分隔。在較佳實施例 中，位線寬度500與第一隔離距離501的總和，等于特征尺寸F的兩 倍，且F較佳為用以生成字線112與114的光刻工藝的最小特征尺寸， 且字線寬度510與第二隔離距離的總和也是等于特征尺寸F的兩倍， 使得存儲單元的面積550等于4F2。
圖6至圖25繪示了制造一存儲陣列的工藝流程，其使用了如本發(fā) 明所述的存儲單元。圖6繪示了形成一柵極介電層305于一半導(dǎo)體襯 底300之上，形成一第一導(dǎo)電層602于柵極介電層305之上，形成第 二導(dǎo)電層603于第一導(dǎo)電層602之上，形成一第二介電層604于第二 導(dǎo)電層603之上，并且圖案化一光刻膠層于第二介電層604之上，此 光刻膠層包含了光刻膠條605。此光刻膠條605具有寬度606，并且各 光刻膠條之間是以一距離607而分隔，每一寬度606與距離607較佳 等于用以生成光刻膠條605的光刻工藝的最小光刻特征尺寸F。在一替 代實施例中，第二導(dǎo)電層603被省略。在某些實施例中，柵極介電層 305包含二氧化硅，第一導(dǎo)電層602包含一經(jīng)慘雜多晶硅，第二導(dǎo)電層 603包含硅化物，且第二介電層604包含氮化硅或其它可以被用以針對 柵極介電層305進(jìn)行選擇性刻蝕的材料。
接著，在圖6結(jié)構(gòu)中的光刻膠條605被修剪，產(chǎn)生圖7的結(jié)構(gòu)其 具有光刻膠條700。此修剪可以通過如等向性刻蝕(使用氧氣等離子體) 而實施。光刻膠條700的寬度701小于寬度606，此寬度701較佳小于 最小光刻特征尺寸F。
接著，針對圖7的結(jié)構(gòu)進(jìn)行刻蝕，生成圖8的結(jié)構(gòu)，其具有溝槽 800以及字線結(jié)構(gòu)801，包含字線112。字線112平行一第一方向而與 圖8的剖面平面垂直延伸。在例示實施例中的字線112包含了第一導(dǎo) 電層602的材料以及第二導(dǎo)電層603的材料。字線112具有字線寬度
510以及字線側(cè)壁表面370，各字線112之間以一字線隔離距離511而 分隔。在較佳實施例中，字線寬度510與字線隔離距離511的總和， 為特征尺寸F的兩倍，而F較佳為最小特征尺寸。
接著，雜質(zhì)是注入于溝槽800以下的襯底中，且光刻膠條700從 圖8的結(jié)構(gòu)中移除，生成圖9的結(jié)構(gòu)，其具有字線結(jié)構(gòu)900以及經(jīng)摻 雜區(qū)域卯2。摻雜區(qū)域902可以利用自對準(zhǔn)注入工藝而實施，其利用字 線結(jié)構(gòu)900作為掩模。
圖10是繪示形成一介電材料層1000于圖9的結(jié)構(gòu)之上。在例示 的實施例中，介電材料層1000包含與第二介電層604相同的材料，例 如氮化硅，并且可以相對于層305進(jìn)行選擇性刻蝕。圖ll繪示了非等 向性刻蝕的結(jié)果，從層1000形成側(cè)壁介電子1110于字線112的側(cè)壁 370之上，而留下介電材料掩膜部分1111于字線112的頂端。
圖12繪示了在襯底中形成摻雜區(qū)域1200，其對準(zhǔn)至側(cè)壁介電子而 位于字線結(jié)構(gòu)IIOO之間，如圖ll的結(jié)構(gòu)，并且形成一導(dǎo)電層307 (例 如硅化物)于每一摻雜區(qū)域1200之上。慘雜區(qū)域1200的實施可以 利用自對準(zhǔn)注入工藝而進(jìn)行，其利用字線結(jié)構(gòu)1100作為掩模?；蛘撸?摻雜區(qū)域1200的實施可以通過移除該柵極介電層305未被字線結(jié)構(gòu) 1100覆蓋的部分，接著在摻雜區(qū)域902之上利用習(xí)知的選擇性外延成 長，而形成摻雜區(qū)域1200。在例示實施例中的導(dǎo)電層307包含了硅化 物。在替代實施例中，該導(dǎo)電層307被省略。
接著， 一介電層1300形成于圖12的結(jié)構(gòu)上，通過沉積一順形介 電層(例如二氧化硅)并利用化學(xué)機(jī)械研磨CMP或其它工藝平坦化， 以外露字線結(jié)構(gòu)IIOO，并提供平坦化表面1310給后續(xù)工藝，而形成圖 13所繪示的結(jié)構(gòu)。在某些實施例中，介電填充層1300包含了二氧化硅。
接著，光刻膠材料條1400形成于圖13所繪示的結(jié)構(gòu)上，光刻膠 材料條的排列是使得其具有側(cè)邊1410位于字線結(jié)構(gòu)1100之上，外露 了介于字線結(jié)構(gòu)1100之間的區(qū)域，包含存儲單元的源極，并且遮蔽字 線結(jié)構(gòu)IIOO之間的區(qū)域，在此區(qū)域上將形成底電極以及存儲單元的漏 極，因而產(chǎn)生圖14所繪示的結(jié)構(gòu)。
接著，介電填充層1300未被光刻膠材料條1400所覆蓋的部分，
是利用光刻膠材料條1400以及介電掩膜部分1111作為掩模而進(jìn)行刻 蝕，因而形成溝槽1500，并生成如圖15所繪示的結(jié)構(gòu)，溝槽1500平 行第一方向而延伸。
接著，包含如鎢等材料的導(dǎo)線110形成于溝槽1500之中并移除光 刻膠材料條1400，生成如圖16所繪示的結(jié)構(gòu)。導(dǎo)線IIO選擇性地可利 用化學(xué)氣相沉積CVD等方法以及此領(lǐng)域所熟知的回刻蝕技術(shù)而形成。
接著，介電材料層形成于圖16所繪示的結(jié)構(gòu)之上，并且利用化學(xué) 機(jī)械研磨或其它工藝以提供一平坦化表面1710給后續(xù)工藝，而生成如 圖17所示的結(jié)構(gòu)，其在導(dǎo)線IIO之上具有介電結(jié)構(gòu)1700。在繪示實施 例中，此介電材料層包含與第二介電層604相同的材料。舉例而言， 此介電材料層可以利用此領(lǐng)域中熟知的原子層沉積技術(shù)(ALD)而形 成。
接著，光刻膠材料條1800形成于圖17的結(jié)構(gòu)之上，光刻膠材料 條1800遮蔽了導(dǎo)線110以及包含了存儲單元之源極的區(qū)域，并且外露 了將會包含漏極以及底電極的介電填充層1300區(qū)域，生成如圖18所 示的結(jié)構(gòu)。在某些實施例中，省略了形成光刻膠材料條1800的步驟。
接著，通過使用光刻膠材料條1800、掩膜部分llll以及側(cè)壁介電 子1110作為刻蝕掩模，對圖18的結(jié)構(gòu)進(jìn)行刻蝕而形成溝槽1900，此 刻蝕步驟將介電填充層1300向下刻蝕至該導(dǎo)電層307的表面，生成圖 19所示的結(jié)構(gòu)。
接著，從圖19的結(jié)構(gòu)中移除光刻膠材料條1800，并且形成一順形 存儲材料層2000其包含一厚度360，接著在存儲材料層2000之上形成 一順形介電襯底層2010，生成如圖20所示的結(jié)構(gòu)。在例示實施例中， 該介電襯底層2010包含了二氧化硅。在某些替代實施例中，該介電襯 底層2010被省略。底電極材料層2000包含導(dǎo)電材料材料，例如氮化 鈦，或其它合適的導(dǎo)電材料，例如氮化鉭、鋁合金、銅合金，摻雜 的多晶硅等。
接著，針對圖20的結(jié)構(gòu)進(jìn)行非等向性刻蝕，其刻蝕劑并不會刻蝕 穿過掩膜部分1111、介電結(jié)構(gòu)1700以及側(cè)壁介電子1110。若使用氧化 物作為介電襯底層2010，則典型地使用含氟等離子體刻蝕。若使用如
氮化鈦等材料作為介電襯底層2010，則一般地使用含氯等離子體刻蝕。
此工藝會在側(cè)壁介電子1110之上生成電極結(jié)構(gòu)2150，在底電極結(jié)構(gòu) 2150上生成介電襯底2160、以及溝槽2100。溝槽2100延伸進(jìn)入襯底 300之中，其深度足以將摻雜區(qū)域?qū)?120彼此導(dǎo)電隔離，而摻雜區(qū)域 對2120位于相鄰的字線112之間。這些溝槽具有寬度2110，其較佳實 質(zhì)上小于最小光刻特征尺寸F。此外，此溝槽導(dǎo)電地隔離了底電極結(jié)構(gòu) 2150，其位于相鄰字線112之間。底電極結(jié)構(gòu)2150包含底電極材料 2000，因此底電極結(jié)構(gòu)2150具有底表面其與2120電性接觸。
接著，圖21結(jié)構(gòu)中的溝槽2100以一電隔離材料填充，并利用CMP 或其它工藝進(jìn)行平坦化，以外露底電極結(jié)構(gòu)2150的上表面，并提供平 坦表面2250給后續(xù)工藝，生成如圖22所示的結(jié)構(gòu)，其具有介電隔離 結(jié)構(gòu)2200。
接著， 一存儲材料層330包含可編程電阻存儲材料，生成如圖22 所示的結(jié)構(gòu)，以及一位線材料層2310系形成于該存儲材料層330之上， 生成如圖23所繪示的結(jié)構(gòu)。該存儲材料層與該底電極結(jié)構(gòu)2150的頂 表面電性接觸以及形成該存儲單元之存儲元件所需。
接著， 一光刻膠材料條2400系在圖23所繪示的結(jié)構(gòu)上形成并圖 案化，生成如圖24至圖25所繪示的結(jié)構(gòu)。圖25為圖24結(jié)構(gòu)的上視 圖。光刻膠材料條2400系形成于存儲單元陣列的位線即將形成的位置 上。
接著，在圖24至圖25中未被光刻膠劑材料條2400覆蓋的部分， 被刻蝕而形成溝槽，這些溝槽接著以介電材料填充，并移除光刻膠材 料條，生成圖3至圖5所繪示的存儲陣列。
本發(fā)明所述的存儲單元陣列實施例位于一半導(dǎo)體襯底上，包含了 位于此半導(dǎo)體襯底上的多條字線而沿著一第一方向平行延伸，這些字 線具有字線寬度以及對應(yīng)的側(cè)壁表面；位于這些側(cè)壁表面上的一側(cè)壁 介電層；位于此襯底中且介于二相鄰字線之間的多對摻雜區(qū)域，其中 各對摻雜區(qū)域包含對應(yīng)的第一摻雜區(qū)域與第二摻雜區(qū)域；多個底電極， 包含電極材料在此側(cè)壁介電層之上，第一底電極與第二底電極其位于 此多個底電極之中，且在二相鄰字線之間具有一底表面以與對應(yīng)的此
第一摻雜區(qū)域與第二摻雜區(qū)域電性接觸；多個存儲元件包含一可編程 電阻材料，而該存儲元件與對應(yīng)的底電極的頂表面電性接觸；多個頂 電極結(jié)構(gòu)位于此多個存儲元件中的這些存儲元件之上并與這些存儲元 件電性接觸，此頂電極結(jié)構(gòu)具有沿著一第二方向延伸的側(cè)壁，此第二 方向垂直于此第一方向，此多個底電極中的這些底電極具有與對應(yīng)的這些頂電極結(jié)構(gòu)的側(cè)壁對準(zhǔn)的側(cè)壁；以及多個介電隔離結(jié)構(gòu)，其中這些介電隔離結(jié)構(gòu)隔離對應(yīng)的第一摻雜區(qū)域?qū)?、第二摻雜區(qū)域?qū)εc相鄰 的字線。
本發(fā)明所述的實施例的優(yōu)點包含，自對準(zhǔn)存儲單元其具有較小的 尺寸，因此提供高密度的陣列結(jié)構(gòu)，以及用以制造此等結(jié)構(gòu)的方法能 夠符合大尺寸存儲裝置的嚴(yán)格工藝變量規(guī)格。
雖然本發(fā)明已參照較佳實施例來加以描述，但所應(yīng)理解的是，本 發(fā)明創(chuàng)作并未受限于其詳細(xì)描述內(nèi)容。替換方式及修改樣式已于先前 描述中所建議，并且其它替換方式及修改樣式將為熟習(xí)此項技藝之人 士所思及。特別是，根據(jù)本發(fā)明的結(jié)構(gòu)與方法，所有具有實質(zhì)上相同 于本發(fā)明的構(gòu)件結(jié)合而達(dá)成與本發(fā)明實質(zhì)上相同結(jié)果者皆不脫離本發(fā) 明的精神范疇。因此，所有此等替換方式及修改樣式意欲落在本發(fā)明 于隨附權(quán)利要求書及其均等物所界定的范疇之中。任何在前文中提及 的專利申請案以及印刷文本，均系列為本案的參考。
權(quán)利要求
1、一位于半導(dǎo)體襯底之上的存儲單元陣列，其特征在于，該存儲單元陣列包含位于該半導(dǎo)體襯底之上的多條字線，該些字線沿著一第一方向平行延伸，且該些字線具有字線寬度以及對應(yīng)的側(cè)壁表面；一位于該些側(cè)壁表面之上的側(cè)壁介電層；位于該襯底中且介于二相鄰字線之間的多對摻雜區(qū)域，其中各對摻雜區(qū)域包含對應(yīng)的第一摻雜區(qū)域與第二摻雜區(qū)域；位于該側(cè)壁介電層之上包含電極材料的多個底電極，第一底電極及第二底電極介于相鄰字線之間的多個底電極中，而第一底電極及第二底電極具有底表面與對應(yīng)的第一摻雜區(qū)域及第二摻雜區(qū)域電性接觸，并具有頂表面；包含可編程電阻材料的多個存儲元件，而該存儲元件與對應(yīng)的底電極的頂表面電性接觸；位于該多個存儲元件中該些存儲元件之上并與該些存儲元件電性接觸的多個頂電極結(jié)構(gòu)，該頂電極結(jié)構(gòu)具有沿著一第二方向延伸的側(cè)壁，該第二方向垂直于該第一方向，而其中該多個底電極中的該些底電極具有與對應(yīng)的該些頂電極結(jié)構(gòu)側(cè)壁對準(zhǔn)的側(cè)壁；以及多個介電隔離結(jié)構(gòu)，其中該些介電隔離結(jié)構(gòu)隔離對應(yīng)的第一摻雜區(qū)域?qū)?、第二摻雜區(qū)域?qū)εc相鄰的字線。
2、 根據(jù)權(quán)利要求l所述的存儲單元陣列，其特征在于，該底電極的寬度小于一相鄰字線寬度的一半。
3、 根據(jù)權(quán)利要求l所述的存儲單元陣列，其特征在于，該存儲單元陣列更包含位于該襯底中并相鄰于對應(yīng)字線的多個第三摻雜區(qū)域，該第三摻雜區(qū)域是組態(tài)為存取晶體管的源極終端，該存取晶體管包含一字線作為柵極、以及該第一摻雜區(qū)域與第二摻雜區(qū)域之一作為漏極。
4、 根據(jù)權(quán)利要求3所述的存儲單元陣列，其特征在于，該存儲單元陣列的存儲單元包含a) —存取晶體管、b)該第一底電極及第二底電極之一作為底電極、C) 一存儲元件、以及d) —頂電極結(jié)構(gòu)，使 得該存儲單元被安置于一交叉點陣列中。
5、 根據(jù)權(quán)利要求4所述的存儲單元陣列，其特征在于，該存儲單元陣列更包含:多條位線，該多條位線包含該多個頂電極結(jié)構(gòu)中的頂電極結(jié)構(gòu)， 該位線與該第二方向平行而延伸，其中相鄰的位線以一第一分隔距離而隔離，該些位線具有位線寬度；該多條字線中的相鄰字線以一第二分隔距離而隔離； 在該存儲單元陣列中的存儲單元具有一存儲單元面積，該存儲單元面積沿著該第一方向具有一第一側(cè)邊、而沿著該第二方向具有一第二側(cè)邊，該第一側(cè)邊的長度等于該字線寬度與該第二分隔距離，且該第二側(cè)邊的長度等于該位線寬度與該第一分隔距離。
6、 根據(jù)權(quán)利要求5所述的存儲單元陣列，其特征在于，該第一側(cè) 邊長度等于一特征尺寸F的兩倍，以及該第二側(cè)邊長度等于該特征尺 寸F的兩倍，使得該存儲單元面積等于4F2。
7、 根據(jù)權(quán)利要求4所述的存儲單元陣列，其特征在于，該存儲單 元陣列更包含位于該多個頂電極結(jié)構(gòu)的頂電極結(jié)構(gòu)之上并與頂電極結(jié)構(gòu)電性接 觸的多個位線，該位線在該第二方向平行延伸，其中相鄰的位線被一 第一分隔距離所分隔，該位p具有一位線寬度；在該多個字線中相鄰的字線被一第二分隔距離所分隔； 該存儲單元陣列的存儲單元具有一存儲單元面積，而該存儲單元 面積具有沿著該第一方向的一第一側(cè)邊以及沿著該第二方向的一第二 側(cè)邊，該第一側(cè)邊具有等于該字線寬度及該第二分隔距離的一長度， 而該第二側(cè)邊具有等于該位線寬度及該第一分隔距離的一長度。
8、 根據(jù)權(quán)利要求7所述的存儲單元陣列，其特征在于，該第一側(cè) 邊長度等于一特征尺寸F的兩倍，以及該第二側(cè)邊長度等于該特征尺 寸F的兩倍，使得該存儲單元面積等于4F2。
9、 根據(jù)權(quán)利要求l所述的存儲單元陣列，其特征在于，在該多條 字線上覆蓋一第一介電層，并包含一第一導(dǎo)電層在該第一介電層之上， 以及一第二導(dǎo)電層在該第一導(dǎo)電層之上。
10、 一種用以在半導(dǎo)體襯底上制造存儲單元陣列的方法，其特征 在于，該方法包含形成多條字線位于該半導(dǎo)體襯底之上且沿著一第一方向平行延 伸，而該些字線具有一字線寬度以及對應(yīng)的側(cè)壁表面； 形成一側(cè)壁介電層位于該些側(cè)壁表面之上-，形成多對摻雜區(qū)域位于該襯底中且介于二相鄰字線之間，其中各對摻雜區(qū)域包含對應(yīng)的第一摻雜區(qū)域與第二摻雜區(qū)域；形成多個底電極包含電極材料位于該側(cè)壁介電層之上，而第一底 電極及第二底電極介于相鄰字線之間的多個底電極中，而該第一底電 極及第二底電極具有底表面與對應(yīng)的第一摻雜區(qū)域及第二摻雜區(qū)域電性接觸，并具有頂表面；形成多個存儲元件包含一可編程電阻材料，而該存儲元件與對應(yīng) 的底電極的頂表面電性接觸；形成多個頂電極結(jié)構(gòu)位于該多個存儲元件中的該些存儲元件之上 并與該些存儲元件電性接觸，該頂電極結(jié)構(gòu)具有沿著一第二方向延伸 的側(cè)壁，該第二方向垂直于該第一方向，而其中該多個底電極具有與 對應(yīng)的該多個頂電極結(jié)構(gòu)的側(cè)壁對準(zhǔn)的側(cè)壁；以及形成多個介電隔離結(jié)構(gòu)，其中多個介電隔離結(jié)構(gòu)隔離對應(yīng)的第一 摻雜區(qū)域?qū)?、第二摻雜區(qū)域?qū)εc相鄰的字線。
11、 根據(jù)權(quán)利要求10所述的方法，其特征在于，該方法更包含 在位于該襯底中并相鄰于對應(yīng)的字線處形成多個第三摻雜區(qū)域，該第三摻雜區(qū)域是組態(tài)為存取晶體管的源極終端，該存取晶體管包含 一字線作為柵極、以及該第一摻雜區(qū)域與第二摻雜區(qū)域之一作為漏極。
12、 根據(jù)權(quán)利要求11所述的方法，其特征在于，該存儲單元陣列 的存儲單元包含a) —存取晶體管、b)該第一底電極及第二底電極之 一作為底電極、c) 一存儲元件、以及d) —頂電極結(jié)構(gòu)，使得該存儲 單元被安置于一交叉點陣列中。
13、 根據(jù)權(quán)利要求11所述的方法，其特征在于，該方法更包含 形成包含該多個頂電極結(jié)構(gòu)的多條位線，該位線與該第二方向平 行而延伸，其中相鄰的位線以一第一分隔距離而隔離，該多條位線具有一位線寬度；該多條字線中的相鄰字線以一第二分隔距離而隔離； 在該存儲單元陣列中的存儲單元具有一存儲單元面積，該存儲單元面積沿著該第一方向具有一第一側(cè)邊、而沿著該第二方向具有一第二側(cè)邊，該第一側(cè)邊的長度等于該字線寬度與該第二分隔距離，且該第二側(cè)邊的長度等于該位線寬度與該第一分隔距離。
14、 根據(jù)權(quán)利要求13所述的方法，其特征在于，該第一側(cè)邊長 度等于一特征尺寸F的兩倍，以及該第二側(cè)邊長度等于該特征尺寸F 的兩倍，使得該存儲單元面積等于4F2。
15、 根據(jù)權(quán)利要求12所述的方法，其特征在于，該方法更包含 形成位于該多個頂電極結(jié)構(gòu)之上并與該頂電極結(jié)構(gòu)電性接觸的多條位線，該位線在該第二方向平行延伸，其中相鄰的位線被一第一分 隔距離所分隔，該位線具一有位線寬度；在該多個字線中相鄰的字線被一第二分隔距離所分隔； 該存儲單元陣列的存儲單元具有一存儲單元面積，而該存儲單元 面積具有沿著該第一方向的一第一側(cè)邊以及沿著該第二方向的一第二 側(cè)邊，該第一側(cè)邊具有等于該字線寬度及該第二分隔距離的一長度， 而該第二側(cè)邊具有等于該位線寬度及該第一分隔距離的一長度。
16、 根據(jù)權(quán)利要求15所述的方法，其特征在于，該第一側(cè)邊長度 等于一特征尺寸F的兩倍，以及該第二側(cè)邊長度等于該特征尺寸F的 兩倍，使得該存儲單元面積等于4F2。
17、 根據(jù)權(quán)利要求10所述的方法，其特征在于，在該襯底中形成 多對摻雜區(qū)域的步驟包含形成多個摻雜區(qū)域，通過使用該多條字線作為掩模而摻入摻雜物 于該襯底中；以及刻蝕該多個慘雜區(qū)域，以形成對應(yīng)的第一摻雜區(qū)域與第二摻雜區(qū)域。
18、 根據(jù)權(quán)利要求10所述的方法，其特征在于，在該襯底中形成多對摻雜區(qū)域的步驟包含形成多個摻雜區(qū)域，通過使用該多條字線作為掩模而進(jìn)行選擇性 外延成長；以及刻蝕該多個摻雜區(qū)域，以形成對應(yīng)的第一摻雜區(qū)域與第二摻雜區(qū)域。
19、 一種在半導(dǎo)體襯底上制造存儲單元陣列的方法，其特征在于， 該方法包含形成一柵極介電層于該襯底上，形成一第一導(dǎo)電層于該柵極介電 層之上，形成一第二介電層于該第一導(dǎo)電層之上，圖案化多條光刻膠 于該第二介電層之上，其中相鄰的光刻膠條被一分隔距離所分隔，該些光刻膠條沿著第一方向而平行延伸，該些光刻膠條具有一條寬度； 刻蝕該第一導(dǎo)電層與該第二介電層以外露該柵極介電層未被該些光刻膠條所覆蓋的部分，進(jìn)而形成多條字線沿著該第一方向而平行延伸，該字線具有對應(yīng)的側(cè)壁表面；形成多個第一慘雜區(qū)域于該襯底中，通過使用該些字線作為掩模; 形成一第三介電層于該些字線以及該柵極介電層的外露部分之上；針對該第三介電層進(jìn)行非等向性刻蝕，以形成多個第一字線結(jié)構(gòu)， 該些被包覆的字線結(jié)構(gòu)在其間定義多個溝槽，其中該多個字線結(jié)構(gòu)中 被包覆字線結(jié)構(gòu)包含a)該多條字線中的一字線、b)位于該字線的 側(cè)壁表面上的介電側(cè)壁子、c) 一介電掩膜于該字線之上；形成多個第二摻雜區(qū)域于該襯底之上或該襯底中的溝槽之中，通 過使用該些字線結(jié)構(gòu)作為掩模；形成一底電極層于該些字線結(jié)構(gòu)之上、以及在該多個溝槽中的一 個隔溝槽之中；刻蝕該底電極層與該隔溝槽之一中的第二摻雜區(qū)域，進(jìn)而從該底 電極層中形成底電極結(jié)構(gòu)對，并從該些第二摻雜區(qū)域形成摻雜區(qū)域?qū)Γ?該些摻雜區(qū)域?qū)Π瑢?yīng)的第三摻雜區(qū)域與第四摻雜區(qū)域介于相鄰的 字線結(jié)構(gòu)之間，該些底電極結(jié)構(gòu)對包含對應(yīng)的第一底電極結(jié)構(gòu)與第二 底電極結(jié)構(gòu)于相鄰的字線結(jié)構(gòu)之間且具有底表面電性接觸至對應(yīng)的第 三摻雜區(qū)域與第四摻雜區(qū)域，該底電極結(jié)構(gòu)具有上表面；形成一可編程電阻存儲材料層于該底電極結(jié)構(gòu)的上表面之上；形成一位線材料層于該可編程電阻存儲材料層之上；以及刻蝕形成多條位線以及多個底電極，進(jìn)而形成一存儲單元陣列， 該些底電極包含該第一底電極結(jié)構(gòu)與第二底電極結(jié)構(gòu)之一的一部分， 該些位線具有沿著一第二方向平行延伸的側(cè)壁，該第二方向垂直于該 第一方向，該些底電極具有與該對應(yīng)位線的側(cè)壁對準(zhǔn)的側(cè)壁。
全文摘要
本發(fā)明涉及存儲單元陣列裝置及其制造方法，公開了一種4F平方自對準(zhǔn)鰭底電極場效應(yīng)晶體管驅(qū)動相變化存儲器。在此所述的存儲單元包含存儲元件，而該存儲元件包含可編程電阻材料及自對準(zhǔn)底電極。在較佳實施例中，此存儲單元的面積為4F²，而F為用以制造此存儲單元的光刻工藝的特征尺寸，F(xiàn)等于最小特征尺寸。在此所述的存儲單元陣列包含以交叉點陣列排列的存儲單元，此陣列具有多條字線與源極線各自沿著一第一方向平行排列，并具有多條位線沿著一第二方向平行排列，其中第二方向垂直于第一方向。
文檔編號G11C11/56GK101345251SQ200810005320
公開日2009年1月14日 申請日期2008年1月30日 優(yōu)先權(quán)日2007年7月13日
發(fā)明者龍翔瀾 申請人:旺宏電子股份有限公司