專(zhuān)利名稱(chēng)：：用于進(jìn)行時(shí)間測(cè)量的電荷保持電路的編程的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明一般涉及一種電子電路，更具體地說(shuō)涉及構(gòu)造一種允許可控制地存儲(chǔ)電荷以進(jìn)行時(shí)間測(cè)量的電路。
背景技術(shù)：
：在許多應(yīng)用中，都希望含有表示兩個(gè)事件之間經(jīng)過(guò)的時(shí)間的數(shù)據(jù)，它可能是精確的或近似的測(cè)量。一個(gè)應(yīng)用的例子涉及對(duì)訪問(wèn)權(quán)的時(shí)間管理，尤其是對(duì)媒體的訪問(wèn)權(quán)。表示經(jīng)過(guò)的時(shí)間的這種數(shù)據(jù)的獲得通常需要用電子電路來(lái)進(jìn)行時(shí)間測(cè)量，以避免在不使用電路時(shí)損失數(shù)據(jù)歷史，所述電子電路例如借助于電池組來(lái)供電。需要進(jìn)行時(shí)間測(cè)量，所述時(shí)間測(cè)量即使在電子測(cè)量電路未被供電為可用狀態(tài)時(shí)也進(jìn)行操作。國(guó)際專(zhuān)利申請(qǐng)WO-A-03/083769描述了一種時(shí)間測(cè)量安全交易電子實(shí)體，其中通過(guò)測(cè)量電容元件的電荷來(lái)確定兩次連續(xù)交易之間經(jīng)過(guò)的時(shí)間，所述電容元件的電荷會(huì)表示從其電介質(zhì)隔片中的漏電量。當(dāng)對(duì)電3l^電時(shí)元件被充電，當(dāng)再次對(duì)電路供電時(shí)、測(cè)量中斷供電后的其殘留電荷。這種殘留電荷^皮認(rèn)為是表示兩次電路供電時(shí)刻之間所經(jīng)過(guò)的時(shí)間。電子實(shí)體以MOS晶體管為基礎(chǔ)，該MOS晶體管的柵極連接到電容元件的第一電極，電容元件的另一個(gè)電極與晶體管源極一起接地。晶體管漏極通過(guò)流壓轉(zhuǎn)換電阻連接到電源電壓。電阻兩端測(cè)量到的電壓是晶體管漏極電流的函數(shù)，因而，其柵極-源極電壓也如此，由此電容元件兩端的電壓也如此。通過(guò)在與晶體管柵極公用的其電極上施加電源對(duì)電容元件進(jìn)行充電來(lái)初始化時(shí)間間隔。該文獻(xiàn)中所提供的解決方案有幾個(gè)缺陷。首先，對(duì)電容元件電介質(zhì)進(jìn)行干預(yù)的可能性會(huì)限制可測(cè)量的時(shí)間范圍。然后，對(duì)電容元件進(jìn)行充電將在其電介質(zhì)上產(chǎn)生電場(chǎng)強(qiáng)度，借此隨著時(shí)間流逝進(jìn)行測(cè)量。另外，所提出的結(jié)構(gòu)需要構(gòu)造一種特定的元件。在某些應(yīng)用中，需要將時(shí)間測(cè)量零件與存儲(chǔ)器相關(guān)聯(lián)，以決定對(duì)存儲(chǔ)器中所包含的數(shù)據(jù)或程序的存取。上述文獻(xiàn)的已知解決方案不容易與存儲(chǔ)器制造步驟相兼容。此外，電容元件中殘留電荷的解釋需要一校準(zhǔn)步驟，以產(chǎn)生電荷-時(shí)間轉(zhuǎn)換表。
發(fā)明內(nèi)容本發(fā)明目的在于克服已知方案的全部或部分缺陷，以提供表示兩個(gè)事件之間所經(jīng)過(guò)的時(shí)間的彩:據(jù)，而不必永遠(yuǎn)對(duì)該電子電路進(jìn)行供電，所述電子電路。包含可實(shí)現(xiàn)該功能的裝置才艮據(jù)第一方面，本發(fā)明的目的在于一種用于進(jìn)行時(shí)間測(cè)量的電荷保持電子電路。根據(jù)第二方面，本發(fā)明的目的在于采用一種與用于構(gòu)造存儲(chǔ)器單元的技術(shù)相兼容的方式來(lái)構(gòu)造這種電^各。沖艮據(jù)第三方面，本發(fā)明的目的在于不受將殘留電荷值轉(zhuǎn)換成時(shí)間間隔的表的限制即可從電子電荷保持電路中進(jìn)行讀取。根據(jù)第四方面，本發(fā)明的目的在于快速編程電子電荷保持電路。為了達(dá)到全部或部分的這些目的、以及其它目的，本發(fā)明提供了一種用于控制電子電荷保持電路以進(jìn)行時(shí)間測(cè)量的方法，包括至少一個(gè)第一電容元件，其電介質(zhì)具有漏電量，以及至少一個(gè)第二電容元件，第二電容元件的電介質(zhì)比第一電容元件的電介質(zhì)大，所述兩個(gè)元件具有用于確定浮動(dòng)節(jié)點(diǎn)的公共電極，所述浮動(dòng)節(jié)點(diǎn)可與用于測(cè)量其殘留電荷的元件相連接，其中通過(guò)經(jīng)由第一元件注入或提取電荷來(lái)獲得電荷保持周期的編程或初始化。根據(jù)本發(fā)明實(shí)施例，該電路包括至少一個(gè)第三電容元件，該第三電容元件的值比第二電容元件的值更大、且具有連接到浮動(dòng)節(jié)點(diǎn)的電極，該第三元件用來(lái)于在比經(jīng)由第一元件更慢的編程階段，將電荷注入到浮動(dòng)節(jié)點(diǎn)中或從浮動(dòng)節(jié)點(diǎn)中揭:取電荷。才艮據(jù)本發(fā)明實(shí)施例，所述第三電容元件由浮動(dòng)?xùn)艠O與雙柵晶體管的活動(dòng)區(qū)之間的電介質(zhì)構(gòu)成。根據(jù)本發(fā)明實(shí)施例，其中第二元件的電容決定了保持時(shí)間。根據(jù)本發(fā)明實(shí)施例適用于嵌入到EEPROM型存儲(chǔ)器單元陣列中的電荷保持電路，每個(gè)單元包括與浮柵晶體管串聯(lián)的選擇晶體管，其中第一電容元件是至少一個(gè)第一單元的第一子集，其浮柵晶體管的隧道窗口的電介質(zhì)的厚度比其他單元的?。坏诙娙菰侵辽僖粋€(gè)第二單元的第二子集，其浮柵晶體管的漏極和源極互連；第三電容元件是至少一個(gè)第三單元的第三子集；以及測(cè)量元件是至少一個(gè)第四單元的第四子集，其隧道窗口纟皮去除，這四個(gè)子集的單元的晶體管的相應(yīng)浮動(dòng)?xùn)艠O纟皮互連。結(jié)合附圖在以下對(duì)具體實(shí)施例的非限制性描述中詳細(xì)地闡述了本發(fā)明的上迷及其他目的、特點(diǎn)和優(yōu)點(diǎn)。圖l是根據(jù)本發(fā)明一個(gè)方面的用于闡明裝有電荷保持電路的電子實(shí)體的簡(jiǎn)要框圖2顯示了根據(jù)本發(fā)明第一方面的電子電荷保持電路的實(shí)施例；圖3是用于闡明圖2的電路的操作的電流-電壓圖形；圖4^]于闡明圖2的電路的操作的時(shí)序圖5顯示了根據(jù)本發(fā)明第一方面的電子電荷保持電路的第二實(shí)施例；圖6是用于闡明圖5的電路的4喿作的電流-電壓圖形；圖7顯示了在環(huán)境實(shí)例中圖5的電路的改進(jìn)；圖8A、8B和8C分別是根據(jù)本發(fā)明第二方面的電子電荷保持電路實(shí)施例的沿著第一方向的頂^L圖、剖面圖和等效電氣示意圖9A、9B和9C分別是圖8A到8C的電路的第一元件的的沿著第二方向的頂-現(xiàn)圖、剖面圖和等效電氣示意圖10A、10B和10C分別是圖8A到8C的電路的第二元件的的沿著第二方向的頂視圖、剖面圖和等效電氣示意圖11A、11B和11C分別是圖8A到8C的電路的第三元件的的沿著第二方向的頂視圖、剖面圖和等效電氣示意圖12A、12B和12C分別是圖8A到8C的電路的第四元件的的沿著第二方向的頂一見(jiàn)圖、剖面圖和等效電氣示意圖13顯示了根據(jù)本發(fā)明第三方面的電子電荷保持電路的讀取電路的第一實(shí)施例；圖14部分地顯示了根據(jù)本發(fā)明第三方面的電子電荷保持電路的讀取電路的第二實(shí)施例；圖15顯示了根據(jù)本發(fā)明第三方面的用在讀取電路中的非線性數(shù)-模轉(zhuǎn)換器的例子；圖16A和16B是用于闡明根據(jù)本發(fā)明第三方面的讀取電路的操作模式的時(shí)序圖；圖17A和17B是用于闡明本發(fā)明第三方面的改進(jìn)的時(shí)序圖18A和18B是闡明用于表征電荷保持電路的第一示例的根據(jù)本發(fā)明第三方面的讀耳又電^各的方法的實(shí)施例的時(shí)序圖19A和19B是用于闡明電荷保持電路的第二示例的讀取電路表征方法的實(shí)施例的時(shí)序圖20部分地且示意性地顯示了與圖18A、18B、19A、和19B的表征方法相兼容的讀取電路的改進(jìn)；以及圖21顯示了根據(jù)本發(fā)明第四方面的實(shí)施例中的電荷保持電路的實(shí)施例。具體實(shí)施例方式在不按比例描述的不同附圖中，為相同的元件指定相同的參考標(biāo)記。出于清楚的目的，僅顯示和描述了有助于理解本發(fā)明的那些元件。特別是，沒(méi)有描述由根據(jù)本發(fā)明任意方面的電路所獲得的時(shí)間數(shù)據(jù)會(huì)用于何種用途，本發(fā)明適于這種時(shí)間數(shù)據(jù)的任何常規(guī)使用。類(lèi)似地，沒(méi)有詳細(xì)描述編程或時(shí)間倒計(jì)時(shí)初始化的起點(diǎn)，在此本發(fā)明也適于對(duì)時(shí)間倒計(jì)時(shí)啟動(dòng)的任何需要。圖l是根據(jù)本發(fā)明任意方面的用于闡明包括電子電荷保持電路10的電子設(shè)備l的簡(jiǎn)要框圖。設(shè)備l是能夠使用表示兩個(gè)事件之間逝去的時(shí)間的數(shù)據(jù)的任何電子設(shè)備。它具有可控制地用于進(jìn)行時(shí)間測(cè)量的電子電荷保持電路IO(At)。電路10受到施加于兩個(gè)端子13和12之間的電源電壓Valim的供電，端子12連4妻到基準(zhǔn)電壓(例如，接地)。電壓Valim用來(lái)初始化電荷保持階段。電路10的兩個(gè)端子14和15用于被連接到測(cè)量電路11(MES)，測(cè)量電路11可將關(guān)于電路10的元件的殘留電荷的數(shù)據(jù)轉(zhuǎn)換成關(guān)于保持階段初始時(shí)間與測(cè)量時(shí)間之間逝去的時(shí)間的數(shù)據(jù)。端子15可用作測(cè)量和接地的基準(zhǔn)。電路10最好釆用根據(jù)例如用硅制成的半導(dǎo)體基底的集成電路的形式來(lái)構(gòu)成。圖2顯示了根據(jù)本發(fā)明第一方面的可控制電荷保持電路10的第一實(shí)施例的電氣示意圖。電路10包括第一電容元件C1，第一電容元件的第一電極21連接到浮動(dòng)節(jié)點(diǎn)F，其電介質(zhì)隔片23被設(shè)計(jì)成(由它的介電常數(shù)和/或由它的厚度)漏電量不會(huì)隨著時(shí)間而忽略不計(jì)。"浮動(dòng)節(jié)點(diǎn)F，用來(lái)指這樣的節(jié)點(diǎn)其不直接連接到半導(dǎo)體基底的任意擴(kuò)散區(qū)域，更具體地說(shuō)，其由電介質(zhì)隔片從任意電壓施加端上分隔。默認(rèn)時(shí)，電容元件C1的第二電極22連接(圖2中的虛線)到端子12，所述端子12用于連接到參考電壓、或者保持不連-接。第二電容元件C2具有連接到節(jié)點(diǎn)F的第一電極31和連接到端子12的第二電極32。電容元件C2的電介質(zhì)隔片33呈現(xiàn)出比電容元件C1的電容更大的電荷保持電容。最好是，第三電容元件C3具有連接到節(jié)點(diǎn)F的第一電極41和連接到電路的端子13的第二電極42，所述端子13用于連接到初始化電荷保持階段時(shí)的電源(例如電壓Valim)。電容元件C2的功能是用于存儲(chǔ)電荷。由于通過(guò)電容元件的電^^質(zhì)隔片的漏電量的原因，電容元件Cl的功能^^目對(duì)纟爰'f曼地釋;改存^f諸元件C2(相比于其電極31直接接地而言)。電容元件C2的存在能夠AU文電元件(電容C1)中分離出該電路中所存在的電荷水平。元件C2的電介質(zhì)厚度大于元件C1的電介質(zhì)厚度。元件C2的電容比元件C1的電容更大，最好是按照至少10倍的比例。電容元件C3的功能是允許通itFowler-Nordheim(FN公式)效應(yīng)或通過(guò)熱電子注入現(xiàn)象將電荷注入電容元件C2中。元件C3能夠?qū)⒃﨏2和C1的電荷并聯(lián)來(lái)避免元件C1上的壓力。元件C3的電介質(zhì)隔片的厚度大于元件C1的電介質(zhì)隔片的厚度，以避免引入附加漏電^4至。節(jié)點(diǎn)F連接到具有絕緣控制端子的晶體管(例如，MOS晶體管5)的柵極G,所述晶體管的導(dǎo)電端(漏極D和源極S)連接到輸出端子14和15以測(cè)量包含在元件C2之中的殘留電荷(忽略并聯(lián)的元件C1的電容)。例如，端子15接地，而端子14連接到允許對(duì)晶體管5中的漏極電流Ii4進(jìn)行流-壓轉(zhuǎn)換的電流源。晶體管5的柵極電介質(zhì)的厚度大于元件C1的電介質(zhì)的厚度以避免在節(jié)點(diǎn)F上引入額外漏電量。最好是，晶體管5的柵極厚度大于元件C3的電介質(zhì)的厚度，以避免引入附加編程路徑(向節(jié)點(diǎn)F中注入電荷和從節(jié)點(diǎn)F中取出電荷)。圖3顯示了以端子15為基準(zhǔn)，依據(jù)節(jié)點(diǎn)F處的電壓VF的晶體管5的漏極電流114的形狀的示例。電壓Vf表示晶體管5的柵極-源極電壓。這取決于穿過(guò)并聯(lián)的電容C1和C2的殘留電荷，因而實(shí)質(zhì)上取決于電容C2中的殘留電荷。通過(guò)保持端子12和15處于相同的電壓(例如，4妻地)并且通過(guò)向端子14上施加已知電壓來(lái)進(jìn)行漏極電流l14的測(cè)定。不同的參考電壓可同時(shí)-故施加在端子12和15上，如此后參考圖13和14所看到的那樣。圖4闡明了節(jié)點(diǎn)F處的電荷Qp隨著時(shí)間的變化。時(shí)間t0處，當(dāng)停止在端子13上施加電壓Valim時(shí)，電荷QF從初始值QMT開(kāi)始，直到在時(shí)間tl處取消施加電壓時(shí)，呈現(xiàn)電容;改電形狀。時(shí)間tO和tl之間的時(shí)間間隔不僅取決于元件Cl的電介質(zhì)的漏電量能力，而且取決于元件C2的值(及由此取決于存儲(chǔ)容量)，其決定了值QMT。假定端子12、15以及電容元件C1的第二電極22為參考電壓、且假定端子l杉皮偏離到確定的電平，以《更電流Iw中的變化^U又由節(jié)點(diǎn)F的電壓變化而引起，因此，這一變化僅取決于從時(shí)間tO開(kāi)始所經(jīng)過(guò)的時(shí)間。這一結(jié)果是由于時(shí)間漏電量元件(Cl)與表示殘留電荷的元件(C2)之間所進(jìn)4亍的分離而獲j尋的。經(jīng)由電容元件C3對(duì)電路進(jìn)行編程或復(fù)位保護(hù)了電容元件Cl,所述電容元件C1具有相對(duì)較薄的氧化物厚度(電介質(zhì))，否則所述電容元件C1在編程過(guò)程中會(huì)有被損壞的風(fēng)險(xiǎn)。這尤其能夠使得測(cè)量隨著時(shí)間而更具可靠性和可再現(xiàn)性。幾個(gè)電容元件C3可并聯(lián)連接于端子13和節(jié)點(diǎn)F之間，以加速編程或復(fù)位時(shí)間。類(lèi)似地，保持時(shí)間不僅可通過(guò)設(shè)置元件C1和C2的電介質(zhì)的厚度和/或介電常數(shù)來(lái)進(jìn)行修改，而且可通過(guò)并聯(lián)地提供幾個(gè)元件C1和/或C2來(lái)修改。圖5顯示了根據(jù)本發(fā)明的電路的第二實(shí)施例。與圖2的實(shí)施例相比，晶體管5^皮替換為晶體管6，其浮動(dòng)?xùn)挪盘嶨連接到節(jié)點(diǎn)F。晶體管6的控制柵極CG連接到按照電路的殘留電荷的讀取模式來(lái)控制的端子16。圖6釆用電^lM對(duì)施加于控制柵極上的電壓V:[6的圖形的形式闡明了圖5的電路的操作。假定晶體管6的漏極和源極端子14和15處的電壓通過(guò)外部讀取電路(H,圖l)而保持不變。因此，浮動(dòng)?xùn)艠O與端子15之間的電壓降取決于存在于節(jié)點(diǎn)F處的電荷、節(jié)點(diǎn)F與i2(實(shí)質(zhì)上是電容C1和C2)之間的總電容、以及施加于晶體管6的控制端子16上的電壓。在圖6中，舉例說(shuō)明了三條曲線a、b和c。曲線a顯示了節(jié)點(diǎn)F完全力丈電的情況。曲線b顯示了節(jié)點(diǎn)F上呈現(xiàn)正電荷(電子提取)的情況。然后，晶體管6的閾值被降低。曲線c顯示了節(jié)點(diǎn)F處的負(fù)電荷(電子注入)的情況，這會(huì)為MOS晶體管產(chǎn)生較高的閾值。根據(jù)該電壓的施加，可將電荷注入到節(jié)點(diǎn)F中或從節(jié)點(diǎn)F中提取電荷，以便將晶體管6的棒l"生從曲線a變到曲線b和c中之一。一旦與編程電壓斷開(kāi)，電容C1的漏電量就會(huì)提供隨著時(shí)間變化的曲線。浮動(dòng)?xùn)挪臕FG與晶體管6的溝道(有效面積)之間的電介質(zhì)厚度大于元件C1的電介質(zhì)厚度，并且最好也大于元件C3的電介質(zhì)厚度。圖7顯示了根據(jù)電荷注入或提取元件C3是具有浮動(dòng)?xùn)艠O的MOS晶體管7的改進(jìn)的電氣示意圖。在圖7的示例中，電路被顯示為連接于它的一部分環(huán)境中。例如，晶體管7的漏極42連接到用于接收電壓Valim的電流源18，而它的源極73接地。它的控制柵極74l妻收控制信號(hào)CTRL，所述控制信號(hào)CTRL用于在需要注入電荷時(shí)導(dǎo)通晶體管7。晶體管7的浮動(dòng)?xùn)艠O41連接到節(jié)點(diǎn)F。晶體管6的漏極(端子14)接收供電電壓Valim，它的源極通過(guò)電流源19接地。電流源19兩端的電壓V19表示節(jié)點(diǎn)F處的電壓。圖7的改進(jìn)提供了一種結(jié)構(gòu)，其允許通過(guò)在端子42、73與74之間施加適應(yīng)電壓由所謂的熱載流子(電子)現(xiàn)象將電子注入到節(jié)點(diǎn)F上。之后，假定通iiFowler-Nordheim效應(yīng)來(lái)提取電子(相對(duì)于端子12在端子13上施加正復(fù)位電壓)，但是所要描述的操作很容易就會(huì)轉(zhuǎn)置成在節(jié)點(diǎn)F處注入電子，例如通過(guò)所謂的熱載流子現(xiàn)象。從上述描述中看來(lái)，有可能確定殘留電荷(相對(duì)于初始電荷而言)與電路復(fù)位階段之后所花費(fèi)時(shí)間之間的相關(guān)性。可設(shè)計(jì)任何用于讀取節(jié)點(diǎn)F的電壓的電路。例如，基于轉(zhuǎn)換表或者在數(shù)字化之后基于根據(jù)電路特性而建立的轉(zhuǎn)換規(guī)律、將晶體管5(或6)中的電流的測(cè)量值或表示這個(gè)電流的電壓的測(cè)量值轉(zhuǎn)換為時(shí)間。根據(jù)圖13到1犯來(lái)描述用于解釋時(shí)間放電的讀取電路的優(yōu)選示例。盡管已經(jīng)為單個(gè)電源電壓Valim設(shè)立了基準(zhǔn)，但是若在殘留電荷與測(cè)量值之間具有可利用的基準(zhǔn)，則也可采用不同的電壓來(lái)進(jìn)行編程和讀取。根據(jù)實(shí)施例特定例子，根據(jù)本發(fā)明第一方面的電荷保持電路被構(gòu)造成具有以下^lt值電容C1:2fF，電^^質(zhì)厚度40埃(angstroms);電容C2:20fF,電介質(zhì)厚度160埃；電容C3:lff，電介質(zhì)厚度80埃。在大約一星期之后對(duì)用施加大約12伏的電壓來(lái)初始化的這種電路進(jìn)行放電。當(dāng)然這僅僅是一個(gè)例子，電介質(zhì)厚度值、介電常數(shù)、以及幾個(gè)元件C1或C2的可能的并聯(lián)連接關(guān)系決定了電荷保持時(shí)間。根據(jù)本發(fā)明第二方面，圖8A、8B、9A、9B、9CIOA、10BIOC11A11BIIC、12A、12B以及12C顯示了在源自于EEPROM存儲(chǔ)器體系結(jié)構(gòu)中構(gòu)造根據(jù)圖7的實(shí)施例的電路。圖8A、9A、IOA、11A以及12A分別是電子電荷保持電路以及其元件C2、7、Cl和6的簡(jiǎn)化頂視圖。圖8B是沿著圖8A的線AA'的剖面圖。圖9B、IOB、11B以及12B分別是沿著圖9A、IOA、11A以及12A的線BB'的剖面圖。圖8C、9C、IOC、11C以及12C顯示了電子電荷保持電路以及其元件C2、7、Cl和6的相應(yīng)的等效電氣示意圖。在所描述的例子中，假定在P型硅襯底中實(shí)施N溝道晶體管。當(dāng)然，反過(guò)來(lái)也可以。從串聯(lián)連接了單個(gè)柵極選擇晶體管T2、T3、Tl或T4的浮動(dòng)?xùn)艠O晶體管中獲得了每個(gè)元件或單元C2、7、Cl或6，所述晶體管T2、T3、Tl、T4例如用于從EEPROM存儲(chǔ)單元陣列中選擇電子電荷保持電路。不同的晶體管構(gòu)成元件C2、7、Cl和6的浮動(dòng)4冊(cè)極互連(導(dǎo)電線84)以構(gòu)成浮動(dòng)節(jié)點(diǎn)F。它們的控制一冊(cè)極同時(shí)連接到施加讀取控制信號(hào)CG的導(dǎo)電線85。它們的相應(yīng)源極互連到端子12(地面)，它們的相應(yīng)漏極連接到選擇晶體管T2、T3、T1和T4的相應(yīng)源極。晶體管T1到T4的柵極同時(shí)連接到施加電路選擇信號(hào)SEL的導(dǎo)電線86。它們的相應(yīng)漏極D1到D4連4妄到各個(gè)可控制位線BL1到BL4。圖8C中位線的順序^皮任意地例示成BL2、BL3、BL1和BL4，但是不同元件C2、7、Cl和6在水平行方向上(在附圖的方向上)的順序無(wú)關(guān)緊要。在實(shí)施例的這個(gè)例子中，假定了N型源極和漏極區(qū)(圖8B)，其通過(guò)絕緣區(qū)81在行方向上彼此隔離。在通過(guò)絕緣層82與有效區(qū)域相隔離的第一導(dǎo)電層Ml中構(gòu)造浮動(dòng)?xùn)艠O，在通過(guò)第三絕緣層83與第一導(dǎo)電層M1相隔離的第二導(dǎo)致層M2中構(gòu)造控制柵極。例如在層M1中構(gòu)造選擇晶體管的柵極。相對(duì)于常規(guī)五PROM存儲(chǔ)單元陣列而言的差異在于，采用由四個(gè)晶體管構(gòu)成的組來(lái)互連浮動(dòng)?xùn)艠O以構(gòu)造浮動(dòng)節(jié)點(diǎn)F。另一個(gè)差異在于，構(gòu)成不同電路元件的浮柵晶體管它們的隧道窗口厚度和/或它們的漏極和源極連接彼此不同。圖9A到9C舉例說(shuō)明了存儲(chǔ)電容器C2的構(gòu)造。相應(yīng)浮柵晶體管的漏擬X)C2和源極SC2被短路(通過(guò)在整個(gè)有效區(qū)上擴(kuò)展N+型注入，圖9B)以構(gòu)造電容器的電fe32。此外，相對(duì)于標(biāo)準(zhǔn)EEPROM單元來(lái)說(shuō)去除了隧道窗口。圖IOA到IOC舉例說(shuō)明了構(gòu)成電容編程元件C3的晶體管7的構(gòu)造。標(biāo)準(zhǔn)EEPROM單元在隧道窗口102下(圖10B)具有帶N摻雜區(qū)的擴(kuò)展101，所述隧道窗口102用于在電荷注入?yún)^(qū)中提供平臺(tái)。作為標(biāo)準(zhǔn)EEPROM單元，漏極區(qū)D7連接到選擇晶體管T3的源極。源極區(qū)S7連接到端子12。圖IIA、11B和1l傳例說(shuō)明了構(gòu)成電荷保持電路的漏電量元件的電容元件Cl的構(gòu)造。與標(biāo)準(zhǔn)EEPROM單元相比，區(qū)別包括磨去用于隧道效應(yīng)的電介質(zhì)窗口(區(qū)112，圖11B)以提高漏電量。例如，電介質(zhì)112的厚度被選擇成未修改單元的隧道窗口(102,圖10B)厚度(例如，70到80埃之間)的約一半(例如，30到40埃之間)。圖12A、12B、12C舉例說(shuō)明了讀取晶體管6的構(gòu)造，其中去除隧道窗口最好是EEPROM單元的常用注入?yún)^(qū)(101,圖10B)。因而由源極S6和D6限定的有效區(qū)類(lèi)似于普通MOS晶體管的有效區(qū)。圖8A到12C的說(shuō)明被簡(jiǎn)化，且適用于所使用的技術(shù)。特別是，將柵極顯示為與漏極和源極區(qū)的限定對(duì)準(zhǔn)，但是常常會(huì)出現(xiàn)輕微的重疊。借助于EEPROM單元技術(shù)進(jìn)行構(gòu)造的好處在于，可通過(guò)施加與用于在EEPROM存儲(chǔ)器單元中進(jìn)行擦除或?qū)懭霑r(shí)相同的電壓電平和相同的時(shí)間窗口，來(lái)對(duì)電荷保持電路進(jìn)行編程。另一個(gè)好處在于，這保持了隨著時(shí)間的穩(wěn)定性，同時(shí)避免了在連續(xù)寫(xiě)操作過(guò)程中漏電量元件(Cl)的薄氧化物的衰減。位線BL1到BL4的相應(yīng)連接取決于電踏嫌作階段，特別是取決于編程(復(fù)位)或讀取階段。在下文中表I舉例說(shuō)明了從如圖8A到12C所例示的電子電荷保持電路中進(jìn)行復(fù)位(SET)和讀取(READ)的實(shí)施例。<table>tableseeoriginaldocumentpage15</column></row><table>在復(fù)位階段SET中，使選擇信號(hào)SEL為相對(duì)于地的第一高壓VPPp乂導(dǎo)通不同的晶體管T1到T4，同時(shí)施加于浮動(dòng)?xùn)艠O晶體管的控制柵極的信號(hào)C(f呆持低電平0以導(dǎo)通晶體管6。位線BL1、BL2和BL4保持浮動(dòng)(高阻態(tài)HZ)、同時(shí)向線BL3施加允許浮動(dòng)節(jié)點(diǎn)F充電的正電壓VPP2。最好保持線12(浮柵晶體管的源極所共有)不連接HZ。對(duì)于讀取READ來(lái)說(shuō)，由信號(hào)SEL觸發(fā)不同的選擇晶體管到電平VsEL，并且向不同浮動(dòng)?xùn)艠O晶體管的控制柵極施加讀取電壓VREAD。線BL1、BL2和BL3處于高阻態(tài)HZ，同時(shí)線BL4接收允許供應(yīng)讀取電流源的電壓Vi4。線12此時(shí)接地。不同電平VPPi、VPP2、Vsel、VREAD和Vl4之間的關(guān)系式最好如下所示VPPi大于VPP2;vsel大于Vread;VREAD的凄史量級(jí)與Vi4相同。根據(jù)實(shí)施例的特定例子WPi=14伏；vpp2-12伏；vsel:4伏；Vread二2伏；以及當(dāng)然，在與eeprom單元相關(guān)的以上描述的內(nèi)容之中，電荷保持電路的每個(gè)元件當(dāng)然可被替換成下述結(jié)構(gòu)，其中并聯(lián)的幾個(gè)相同單元的子集被用于不同的相應(yīng)元件。具體i兌來(lái)并聯(lián)使用幾個(gè)元件c2以提高節(jié)點(diǎn)f的電容以提高電子電路放電時(shí)間；并聯(lián)使用幾個(gè)元件7以在編程的復(fù)位上提高節(jié)點(diǎn)f處的電子注入或提取速率；并聯(lián)使用幾個(gè)漏電量元件c1以減小系鍵j丈電時(shí)間；和/或并聯(lián)引入幾個(gè)讀取元件6以在電路的測(cè)定中提供更大的電流。電子保持電路可被引入到標(biāo)準(zhǔn)eeprom存儲(chǔ)單元陣列的任何位置處，這使得可能的惡意用戶(hù)更難以對(duì)其定位。作為改進(jìn)，可使幾個(gè)電路位于eeprom存儲(chǔ)板的不同位置。在這種情況下，可保證所有電路具有相同的放電時(shí)間或保證電路具有彼此不同的放電時(shí)間。根據(jù)另一改進(jìn)，盡管幾個(gè)電路分布于存儲(chǔ)板中，根據(jù)由地址發(fā)生器控制的確定或隨機(jī)序列可立即使用單個(gè)電路。倘若提供適合的尋址和切換裝置，則構(gòu)成本發(fā)明的電荷保持電路的單元選擇晶體管可與普jfEEPROM單元共享相同的位線。圖13顯示了根據(jù)本發(fā)明第三方面的用于讀取電子電荷保持電路狀態(tài)以進(jìn)行時(shí)間測(cè)量的電路(ll，圖l)的第一實(shí)施例。為了簡(jiǎn)化的目的，用方框10代表電荷保持電路(圖2、圖5、圖7或圖8a到12c),其包4綠取晶體管(在這個(gè)例子中，MOS晶體管5)以AI且合了元件C1和C2的電容元件。一^:地說(shuō)，4艮據(jù)本發(fā)明的這個(gè)第三方面，電荷保持電i各可由任何電路(例如，上述國(guó)際專(zhuān)利申請(qǐng)WOA-03/083769中所述的電路)構(gòu)成。電路10的輸出晶體管5位于差動(dòng)組件的第一支路中，所述差動(dòng)組件包括串聯(lián)于施加電源電壓Valim的端子131與地之間的兩個(gè)MOS晶體管的并聯(lián)支路。每個(gè)支路包括，串聯(lián)的P溝道晶體管P1或P2、N溝道晶體管N1或N2以及N溝道晶體管N3或N5。兩個(gè)晶體管P1和P2的柵極連接到P2晶體管的源極，它們的漏極連接到供電端131。晶體管N1和N2的柵極連接到施加參考電壓的端子132。在這個(gè)例子中，參考電壓由運(yùn)算放大器133提供，所述運(yùn)算放大器133接收同相輸入(+)電壓V0，它的反相輸入(-)連接到晶體管N2的源極和晶體管N5的漏極(電路10的端子14)?？蛇x組件133、N1和N2允許在晶體管N1和N2的源極上設(shè)置相同的電壓電平。晶體管N3的柵極接收由數(shù)-才辭令換器1344是供的模擬信號(hào)VdAC，下文中將描述其操作。其功能是提供階躍電壓以翻譯電路iO中的殘留電荷。晶體管P2和P1的相應(yīng)源極連接在兩個(gè)輸入端上，例如比較器135的非反相(+)和反相(-)輸入端，輸出端OUT用來(lái)觸發(fā)(TRIGGER器136)提供結(jié)果TIME,所述結(jié)果TIME與表示轉(zhuǎn)換器的計(jì)數(shù)器的狀態(tài)COUNT的二進(jìn)制字相對(duì)應(yīng)。這個(gè)計(jì)數(shù)器按時(shí)鐘脈沖頻率CK的速率進(jìn)行計(jì)數(shù)，以產(chǎn)生階躍信號(hào)，如下文中所示。圖13的電路對(duì)兩個(gè)支路中的電流之間的差值進(jìn)行比較。當(dāng)支路P1、Nl和N3中的電流變得比支路P2、N2和N5中的電流更大(或根據(jù)初始狀態(tài)變得更低)時(shí)，比較器135的輸出端進(jìn)行切換。如果端子12接地，對(duì)于流入第一支路中的電流114來(lái)說(shuō)，數(shù)但Qf/Ct大于晶體管5的闞值電壓(Vt)，其中QF表示電路]O中的殘留電荷，Or表示節(jié)點(diǎn)f與地之間的電容的累積值(特別是，電容元件C1和C2)。經(jīng)由放大器133施加于端子14的電壓V0最好是來(lái)源于電路137中，所述電路137包括隨動(dòng)裝配放大器(follower-assembledamplifier)138(輸出端連接到反相輸入端(-))，其同相輸入端(+)連接到二極管裝配N(xiāo)溝道晶體管N4的漏極。晶體管N4的源極接地，其漏極由恒流源139(10)連接到施加正電源電壓(例如，Valim)的端子。電路137產(chǎn)生電平V0以便晶體管5導(dǎo)通允許讀取。根據(jù)電路所需要的消耗來(lái)選擇電流IO。出于精度的原因而匹配N(xiāo)溝道晶體管。最好是，在端子12上施加大于電平V0的電平。目的是，即使單元10全部被放電，也務(wù)使晶體管5導(dǎo)電，并允許在整個(gè)操作范圍期內(nèi)進(jìn)行讀取。因而，當(dāng)由轉(zhuǎn)換器134提供的電壓VoAc:超過(guò)電平V0+Qp/Or時(shí)，比較器135的輸出端進(jìn)行切換。圖14顯示了一優(yōu)選實(shí)施例，其中使其節(jié)點(diǎn)F永久地放電的參考結(jié)構(gòu)10'用于設(shè)置電路10的端子12的電壓。例如，晶體管140(穿通柵極(PassGate))連接電路10和10'的端子12和12'。放大器141使其同相輸入(+)連接到電路10'的端子14',以及由恒流源142(10)連接到施加電源電壓的端子131。；故大器141的反相輸入(-)接收由電路137產(chǎn)生的參考電壓V0，如參考圖13而進(jìn)行描述的那樣。電流源139和142產(chǎn)生相同的電流I0。因此，端子14'的電壓被設(shè)置成V0(通過(guò)放大器141的反饋和通過(guò)處于電平V0的晶體管5'的柵極、通過(guò)源極142的尺寸注入)。即使節(jié)點(diǎn)F'處沒(méi)有存儲(chǔ)電荷，端子12'的電壓也大于電平V0。當(dāng)然，當(dāng)電壓施加在端子12'(由放大器141)上時(shí)，節(jié)點(diǎn)F表示電容分壓器的中點(diǎn)(僅考慮相對(duì)于地的晶體管5'的柵極電容)。因此，為了獲得節(jié)點(diǎn)F處的電平VO，端子12'的電壓大于電平V0。為了簡(jiǎn)^:圖14的描述，其余的結(jié)構(gòu)相同于參考圖13而討i侖的結(jié)構(gòu)，因而沒(méi)有描述。晶體管140僅僅在電路的讀取模式中被導(dǎo)通。其余時(shí)間，端子12不連接或者接地。當(dāng)晶體管140導(dǎo)通時(shí)，端子12'的電壓裙L轉(zhuǎn)換到端子12。由于端子14的電壓由放大器133(其同相輸入端連接到電路137的輸出端)設(shè)置成電平VO，節(jié)點(diǎn)F的電壓為電平VO加上該節(jié)點(diǎn)上所存儲(chǔ)的電荷。如果單元10沒(méi)有被充電，則節(jié)點(diǎn)F處于電平VO。如果單元包括電荷Qp，則節(jié)點(diǎn)F處的電壓等于V0+Qp/Or。這個(gè)實(shí)施例的優(yōu)點(diǎn)是，用于補(bǔ)償可能的制造偏差，晶體管140在電路10和10'的電容元件的第二可訪問(wèn)電才U設(shè)置相同的電壓。若是圖13或圖14的讀取電路，可在讀取周期之外借助于所采用的控制開(kāi)關(guān)(例如，斷開(kāi)供電支路和/或斷開(kāi)電流源)斷開(kāi)。在讀取側(cè)，假定電荷Qp具有初始值QiMT，此時(shí)已知Q(r),介于VO和V0+Q(r)/Or中間的、由轉(zhuǎn)換器134提供的階躍電壓VDAC能夠測(cè)量時(shí)間。從電平V0+Q(ryOr開(kāi)始、逐漸地降低電平，比較器135的切換點(diǎn)對(duì)應(yīng)于轉(zhuǎn)換器的數(shù)字參考點(diǎn)COUNT。這個(gè)參考點(diǎn)是關(guān)于自從在電平Q(r)處復(fù)位(電荷保持電路10的編程)以來(lái)所經(jīng)過(guò)的時(shí)間的信息。參考圖16A到19B給出了示例。其優(yōu)點(diǎn)在于數(shù)字字節(jié)的輸出端可很容易被利用。最好是，數(shù)-模轉(zhuǎn)換器是非線性轉(zhuǎn)換器以一hf嘗非線性曲線(圖4),其后跟隨電荷保持電路的電容放電。作為改進(jìn)，由數(shù)字裝置(計(jì)算器型的)下行進(jìn)行校正，所述數(shù)字裝置用于根據(jù)讀取電路在該處進(jìn)行切換的計(jì)數(shù)COUNT來(lái)校正經(jīng)過(guò)的時(shí)間。圖15顯示了數(shù)-模轉(zhuǎn)換器134的電氣示意圖的示例。差動(dòng)放大器151上提供參考電壓Vref,所述差動(dòng)放大器151的輸出端連接到n+2支路的共柵極，該支路包括P溝道MOS晶體管152、152o、152i.....152n。第一晶體管152使其源極由電阻器R接地并連接于放大器151的反相輸入(-)以設(shè)置VrefR電流。下一個(gè)n+l支路1520到152n的晶體管1520到152n具有相對(duì)于從一個(gè)支路到下一個(gè)支路尺寸上的提高，從晶體管1520的統(tǒng)一尺寸開(kāi)始，直到晶體管152的尺寸。尺寸比率最好是從一個(gè)支路到下一個(gè)支路加倍以反映對(duì)電壓輻值進(jìn)行計(jì)數(shù)的二進(jìn)制符號(hào)。晶體管152和1520到152n的相應(yīng)源極被連接到施加電源電壓Valim的端子150。晶體管152o到152n的相應(yīng)漏極由開(kāi)關(guān)KO到Kn連接到N溝道MOS晶體管155的漏極，所述N溝道MOS晶體管155被組裝成二極管且被組裝成第二N溝道晶體管156上的電流鏡。晶體管155和156源極接地。晶體管156的漏極連接到運(yùn)算放大器157的反相輸入(-),所述運(yùn)算放大器157的同相輸入(+)接收讀取電路的參考電壓VO，其輸出端提供電壓VDAC。電阻器R'(例如，具有與電阻器R相同的值)將放大器157的輸出端連接到其反相輸入。開(kāi)關(guān)Ko到Kn(例如，MOS晶體管)受計(jì)數(shù)電路的相應(yīng)位bO、bl.,.bn共n+l位的控制。計(jì)數(shù)電路包括計(jì)數(shù)器153，所述計(jì)數(shù)器153使其n+l位并聯(lián)發(fā)送到非線性轉(zhuǎn)換電路154(NLC)上。給放大器151和157、以及計(jì)數(shù)器153和電路154提供例如電壓Valim。假定電阻器R和R'為相同的值，晶體管156中的電流等于k，refR，其中k^示計(jì)數(shù)電路的狀態(tài)COUNT(計(jì)數(shù))。因此，由關(guān)系式VO+k，re一是供輸出電壓vdao可采用另一個(gè)非線性數(shù)4莫轉(zhuǎn)換電^各，圖15的電路表示這種轉(zhuǎn)換器的實(shí)施例的筒單示例。圖16A和16B舉例說(shuō)明了根據(jù)本發(fā)明第三方面的讀取電路的第一操作模式，以及分別顯示了電壓QF和電壓VDAC隨著時(shí)間的變化的示例。假定在時(shí)間tO時(shí)放電電路初始化為電平Q(r),及在時(shí)間1R時(shí)進(jìn)^^取，其中殘留電荷是QR。轉(zhuǎn)換器的非線性由電路154例如基于實(shí)驗(yàn)或特性數(shù)據(jù)來(lái)定義，以^M嘗電荷保持電贈(zèng)一故電曲線。電路154例如是組合邏輯，其將計(jì)數(shù)器153的輸出端的線性增大轉(zhuǎn)纟灸成非線性增大。根據(jù)在該處進(jìn)行讀取的時(shí)間(例如，tR，圖16A),相對(duì)于讀取開(kāi)始時(shí)間(圖16B的時(shí)序圖的時(shí)間起點(diǎn))的延遲As，晶體管5中的電流產(chǎn)生輸出端OUT的切換。在階躍電壓的產(chǎn)生過(guò)程中，時(shí)間間隔實(shí)際上對(duì)應(yīng)于計(jì)數(shù)器153提供的數(shù)值，所述階躍電壓被發(fā)送到晶體管N3的柵極(圖13)。時(shí)間信號(hào)OUT切換時(shí)的計(jì)數(shù)器的狀態(tài)能夠推導(dǎo)出編程時(shí)間tO和讀取時(shí)間tR之間所經(jīng)過(guò)的時(shí)間間隔At、是否提供包括電荷保持電路的設(shè)備(假設(shè)其端子13仍保持不連接或絕緣)。在圖16A和16B的例子中，假定電壓VDAC從電平VO+Q(r)/CT開(kāi)始下降。當(dāng)然可通過(guò)增大電壓進(jìn)行測(cè)量，開(kāi)關(guān)點(diǎn)ts保持原樣。對(duì)于讀取開(kāi)始時(shí)間tR與切換時(shí)間ts之間的時(shí)間間隔而言，電壓Vj)AC的階躍的速度(因而計(jì)數(shù)器153的頻率CK)被選擇成相對(duì)于電路10的放電速率而言足夠快，以便相對(duì)于實(shí)際間隔At(tR-to)來(lái)說(shuō)可以被忽略。然而，對(duì)該附圖的夸大描述顯示了相反的情況。因而可見(jiàn)，在不供電時(shí)也可進(jìn)行本發(fā)明的元件10的放電，盡管如此也不會(huì)》文松時(shí)間概念。電壓Vre漆好是被選擇成符合等式PVref=Q(r)/CT。最好是，通過(guò)在非易失性存儲(chǔ)寄存器158(NVM)中存儲(chǔ)電壓值Vref或符合上述等式而獲得的計(jì)數(shù)器的起始值k、以及通過(guò)在每次讀取時(shí)利用這個(gè)值，來(lái)4丸行讀取電路的調(diào)整。圖17A和17B在兩個(gè)初始充電狀態(tài)Q(r〕和Q(r")下，顯示了利用非線性數(shù)-模轉(zhuǎn)換器來(lái)執(zhí)行電荷隨著時(shí)間減少和可能的調(diào)整的例子。調(diào)整參考值的事實(shí)(在這個(gè)例子中，分別為Q(O/0^Or)和Q(r"y(l^CT))使得時(shí)間測(cè)量與編程條件無(wú)關(guān)，即與初始電荷Q(O或Q(r")無(wú)關(guān)。如圖17A和17B中可見(jiàn)，當(dāng)采用它們作為初始充電電平時(shí)，切換時(shí)間ts相同，而轉(zhuǎn)換器初始電平不同。根據(jù)放電曲線是否已知，可能必須校準(zhǔn)每個(gè)放電電路10以便非線性轉(zhuǎn)換器134遵循該;改電曲線。圖18A、18B、19A和19B舉例說(shuō)明了本發(fā)明的優(yōu)選實(shí)施例，其中在首次使用、初始化、或在制造結(jié)束時(shí)執(zhí)行讀取電路的校準(zhǔn)。為了這個(gè)目的，在時(shí)間tlO處對(duì)電^各進(jìn)行編程，其相對(duì)于時(shí)間tlO的間隔已知(例如24小時(shí)間隔)，然后在時(shí)間tll處進(jìn)行測(cè)量。然后確定直到切換時(shí)間ts時(shí)由數(shù)-模轉(zhuǎn)換器提供的階躍降低的階躍數(shù)。對(duì)于所涉及的電路來(lái)說(shuō)，這樣能夠確定已知時(shí)間間隔的階躍或分級(jí)數(shù)目。然后可將這一數(shù)目存儲(chǔ)在設(shè)備l的非易失性存儲(chǔ)元件中。圖18A和18B舉例說(shuō)明了第一個(gè)例子，其中24h需要7次階躍。因此，兩次階3夭之間的時(shí)間間隔(TIMESTEP)為24/7。圖19A和19B舉例說(shuō)明了第二個(gè)例子，其中借助于另一個(gè)不同電路，例如通過(guò)電容C1和C2的值，相同時(shí)間范圍內(nèi)需要13次階躍。因此，兩次階躍之間的時(shí)間間隔為24/13。圖20是一簡(jiǎn)要框圖，其部分地舉例說(shuō)明圖15的電路可能改進(jìn)的例子以獲得圖18A、18B、19A和19B的操作。這種修改包括采用計(jì)數(shù)器153提供的計(jì)數(shù)COUNT,以將其(乘法器160)乘以存儲(chǔ)在非易失性存儲(chǔ)器(方框161，NVM)中的時(shí)間轉(zhuǎn)換參數(shù)(At/STEP)(Al/間隔)，以提供考慮了電路特性的計(jì)數(shù)值COUNT(計(jì)數(shù)')。值COUNT被提供給觸發(fā)器136。向該lt量施加一權(quán)重系數(shù)，所i^又重系凄t^初始電^4爭(zhēng)性測(cè)量的函數(shù)。本實(shí)施例的優(yōu)點(diǎn)在于，不需要結(jié)構(gòu)性-修改讀取電路以適合于不同的電荷保持電路。圖21是在實(shí)現(xiàn)本發(fā)明第四方面的環(huán)境例子中舉例說(shuō)明電荷保持電路的實(shí)施例的簡(jiǎn)要框圖。該附圖例如基于圖2所示電荷保持電路的實(shí)施例。端子13由通過(guò)對(duì)信號(hào)SET進(jìn)行編程來(lái)控制的開(kāi)關(guān)211而連接到電壓VPP2以便初始化放電周期。端子14通過(guò)由讀取信號(hào)READ所控制的開(kāi)關(guān)212而被連接于讀取電壓VM，電流源19兩端的電壓V^(用電阻來(lái)例示)提供用于表示從初始化以來(lái)所經(jīng)過(guò)的時(shí)間。根據(jù)本發(fā)明第四方面的優(yōu)選例子，通過(guò)施加適應(yīng)性電壓電平，元件C1還用作快速編程元件，以獲得對(duì)節(jié)點(diǎn)F上的電子的快速注入或提取。然后開(kāi)關(guān)213插入元件C1的電才M2與施力。電壓VPP3的端子之間，以強(qiáng)制進(jìn)行節(jié)點(diǎn)F上的電荷注入或提取。開(kāi)關(guān)213由快速編程信號(hào)FLASHSET控制。在靜止?fàn)顟B(tài)中(當(dāng)沒(méi)有在電極22上施加電壓VPP3時(shí))，開(kāi)關(guān)213至少起接地電極22的作用。實(shí)際上，開(kāi)關(guān)213可使端子22不連接。由于電路結(jié)構(gòu)的關(guān)系，對(duì)于放電路徑來(lái)說(shuō)經(jīng)由漏電量元件C1足以在節(jié)點(diǎn)F與地之間存在。實(shí)際上大致情況就是這樣。參考圖21而描述的例子很適合于由浮柵晶體管(圖8A到12C)構(gòu)成的電荷保持電路。例如，在檢測(cè)到目的在于阻止正常電路編程的異常運(yùn)行狀態(tài)之后，就可采用這種快速編程(與由元件C3進(jìn)行正常編程比較相對(duì)較快)。由于理論上這種情況在產(chǎn)品的整個(gè)壽命期之中都是非常罕見(jiàn)的，所以會(huì)壓迫元件C1的電介質(zhì)和由此損失測(cè)量的重復(fù)性的風(fēng)險(xiǎn)都是可接受的。此外，電介質(zhì)的任何改變都勢(shì)必加速放電，并因而縮小時(shí)間窗口?，F(xiàn)在，在操作異常的情況下預(yù)期效果常常是這樣。特別是，如果在檢測(cè)到試圖攻擊(hacking)產(chǎn)品的情況下提供這種操作，則按照通常期望保護(hù)的方式降低每次檢測(cè)的電容。根據(jù)本申請(qǐng)，采用快速編程功能，將電荷帶到節(jié)點(diǎn)F上并重新開(kāi)始時(shí)間周期，或者反之強(qiáng)制節(jié)點(diǎn)F快速」故電，例如禁止對(duì)由電荷保持電路保護(hù)的數(shù)據(jù)進(jìn)4亍后續(xù)訪問(wèn)。此后表I1舉例說(shuō)明了在由圖8A到12C所例示類(lèi)型的電荷保持電路的實(shí)施例中根據(jù)本發(fā)明第四方面的快速編程(FLASHSET)的實(shí)施例。采JI顯示了上述勤的編程和讀取階段。<table>tableseeoriginaldocumentpage24</column></row><table>快速編程FLASHSET包括在線BL1(圖8C)上施加偏壓VPP3(例如，等于有效的電平VPP2),而所有其他位線BL2到BL4處于高阻態(tài)HZ、零信號(hào)CG，同時(shí)處于電平VPPi的信號(hào)SEL導(dǎo)通選擇晶體管Tl到T4。線12最好處于高阻態(tài)HZ。快速編程利用相對(duì)于復(fù)位晶體管7的電介質(zhì)102(圖10B)而言更低的元件Cl的電介質(zhì)厚度來(lái)加速編程。本發(fā)明這個(gè)方面的優(yōu)點(diǎn)是在不供電周期之后在充電或放電模式下將時(shí)間測(cè)量與快速編程功能相組合。在其中希望在無(wú)源電路中測(cè)量時(shí)間的任何系統(tǒng)中均可找到本發(fā)明的眾多應(yīng)用。實(shí)施例的特定例子涉及對(duì)存儲(chǔ)于數(shù)字載體上的數(shù)據(jù)或程序進(jìn)行訪問(wèn)的權(quán)限管理。在這種應(yīng)用中，根據(jù)本發(fā)明的電路可被添加到不會(huì)一直被供電的存儲(chǔ)器系統(tǒng)中(存儲(chǔ)密鑰等)，或者可被設(shè)置于單獨(dú)的電路中，以及例如在首次載入要保護(hù)的數(shù)據(jù)時(shí)被復(fù)位。第二個(gè)應(yīng)用示例涉及測(cè)量任意兩個(gè)元件之間的時(shí)間間隔，例如，在交易型應(yīng)用中。當(dāng)然，本發(fā)明很可能具有所屬領(lǐng)域技術(shù)人員容易地想到的各種變更、修改和改進(jìn)。特別是，基于以上所述的功能指示且基于應(yīng)用的需求不難實(shí)際實(shí)施本發(fā)明。例如，編程可僅被訪問(wèn)一次，或者也可以在每次對(duì)應(yīng)用程序上電時(shí)被繼續(xù)執(zhí)行。此外，特別是因?yàn)椴恍枰谰霉╇?，所以本發(fā)明可以在(電磁轉(zhuǎn)發(fā)器型的)非接觸設(shè)備中實(shí)現(xiàn)，這會(huì)導(dǎo)致從它們所存在的電磁場(chǎng)(由端子產(chǎn)生的)中供電。權(quán)利要求1.一種用于控制電子電荷保持電路以進(jìn)行時(shí)間測(cè)量(10)的方法，包括至少一個(gè)第一電容元件(C1)，其電介質(zhì)具有漏電量，以及至少一個(gè)第二電容元件(C2)，所述兩個(gè)元件具有用于確定浮動(dòng)節(jié)點(diǎn)(F)的公共電極，所述浮動(dòng)節(jié)點(diǎn)可與用于測(cè)量其殘留電荷的元件(5，6)相連接，其中通過(guò)經(jīng)由第一元件注入或提取電荷來(lái)獲得電荷保持周期的編程或初始化。2.如權(quán)利要求l所述的方法，其中該電路包括至少一個(gè)第三電容元件(C3,7)，該第三電容元件的值比第二電容元件(C2)的值更大、且具有連接到浮動(dòng)節(jié)點(diǎn)(F)的電極，該第三元件用來(lái)于在比經(jīng)由第一元件(Cl)更隄的編程階K將電荷注入到浮動(dòng)節(jié)點(diǎn)中或從浮動(dòng)節(jié)點(diǎn)中提取電荷。3.如權(quán)利要求或1或2所述的方法，其中所述第三電容元件(C3)由浮動(dòng)?xùn)艠O與雙柵晶體管(7)的活動(dòng)區(qū)之間的電介質(zhì)構(gòu)成。4.如權(quán)利要求1到3中任一個(gè)所述的方法，其中所述測(cè)量元件(6)是浮柵晶體管。5.如權(quán)利要求1到4中任一個(gè)所述的方法，其中第二元件(C2)的電容決定了保持時(shí)間。6.如權(quán)利要求1到5中任一個(gè)所述的方法，其中第二電容元件具有比第一電容元件更大的電祠4呆纟寺電容。7.如權(quán)利要求1到6中任一個(gè)所述的方法，適用于嵌入到EEPROM型存儲(chǔ)器單元陣列中的電荷保持電路，每個(gè)單元包括與浮柵晶體管串聯(lián)的選擇晶體管，其中第一電容元件是至少一個(gè)第一單元(Cl)的第一子集，其浮4冊(cè)晶體管的隧道窗口的電介質(zhì)(112)的厚度比其他單元的??；第二電容元件是至少一個(gè)第二單元(C2)的第二子集，其浮柵晶體管的漏極和源極互連；第三電容元件是至少一個(gè)第三單元(7)的第三子集；以及測(cè)量元件是至少一個(gè)第四單元(6)的第四子集，其隧道窗口被去除，這四個(gè)子集的單元的晶體管的相應(yīng)浮動(dòng)?xùn)艠O;故互連。全文摘要一種用于控制電子電荷保持電路以進(jìn)行時(shí)間測(cè)量(10)的方法，包括至少一個(gè)第一電容元件(C1)，其電介質(zhì)具有漏電量，以及至少一個(gè)第二電容元件(C2)，第二電容元件的電介質(zhì)比第一電容元件的電介質(zhì)大，所述兩個(gè)元件具有用于確定浮動(dòng)節(jié)點(diǎn)(F)的公共電極，所述浮動(dòng)節(jié)點(diǎn)可與用于測(cè)量其殘留電荷的元件(5，6)相連接，其中通過(guò)經(jīng)由第一元件注入或提取電荷來(lái)獲得電荷保持周期的編程或初始化。文檔編號(hào)G11C27/00GK101595531SQ200780036108公開(kāi)日2009年12月2日申請(qǐng)日期2007年7月20日優(yōu)先權(quán)日2006年7月27日發(fā)明者弗蘭西斯科·拉·羅薩申請(qǐng)人:意法半導(dǎo)體有限公司