專利名稱：非易失性存儲(chǔ)器件以及對(duì)其編程的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種非易失性半導(dǎo)"i^^諸器件以W十其編程的方法。
背景技術(shù)：
傳統(tǒng)半導(dǎo)^M^諸器件可以是易失性的或者非易失性的。在傳統(tǒng)易失性半導(dǎo)g 儲(chǔ)器件中，數(shù)據(jù)被^f諸為乂紹t、態(tài)觸發(fā)器或電容的力放電的邏4制犬態(tài)，只^^ o電源 時(shí)才能^^諸lt據(jù)，而當(dāng)電源斷開時(shí)凝:據(jù)凈皮搭v除。
諸如電可擦除可編程只讀存儲(chǔ)器(EEPROM)之類的傳統(tǒng)非易失性半^4^者 器件即使在電源斷開的情況下也能^i者數(shù)據(jù)。傳統(tǒng)非易失性半^##器件可應(yīng)用 在很多應(yīng)用領(lǐng)域，如^fi射呈序和/或數(shù)據(jù)的計(jì)算才M口/或便攜^it信系統(tǒng)。EEPROM 電4察除或?qū)懭霐?shù)據(jù)，因此，它不僅被廣泛用在輔助^^i殳備中，而JbMUI]在需^^ 續(xù)更新的系統(tǒng)編程的^^i殳備中。
NAND型閃存器件可以具有比NOR型閃存器件高的集禮變。傳統(tǒng)NAND型閃 存器件可以包括用于^^渚數(shù)據(jù)的^H諸單元陣列。存儲(chǔ)單元陣列可以包括多個(gè)稱之為 NAND串的單元串(cell string )。 NAND型閃存器件例如利用Fowler-Nordheim (F-N) Pitii電流來(lái)擦除或者編程^H者舉元陣列。
參考圖1, ^j諸單元陣列包括津竊到位線BL1到BLn、選擇線SSL和GSL以及 字線WL1到WU6的選擇晶體管ST11到STln和GT11到GTln以及務(wù)賭晶體管 Mll到M16n。在圖l所示的存儲(chǔ)單元陣列中，編程電壓信號(hào)VPGM被^i口到^^ 到要編程的存4者晶體管M2n的被選字線WL2,而通過(guò)電壓信號(hào)VPASS被施加到未
選字線。
編程期間，電子聚積在浮置柵中。擦除期間，聚積在浮置柵中的電"^皮向夕卜推出
到溝道的表面中。當(dāng)擦除完成時(shí)，閾值電壓,氐。當(dāng)，晶體管被編程至數(shù)據(jù)"0"時(shí) 閾值電壓升高。另一方面。當(dāng)^i諸晶體管被編程至數(shù)據(jù)'T，時(shí)維持擦除狀態(tài)的閾值電壓。
在包^i口圖1所示的存儲(chǔ)單元陣列的傳統(tǒng)NAND型閃存器件中，當(dāng)通過(guò)電壓信 號(hào)VPASS升高時(shí)，與務(wù)賭晶體管M2n相關(guān)聯(lián)的未選務(wù)賭晶體管Mln、 M3n到M16n 的閾值電壓可能M高。例如，對(duì)^4的^fi者晶體管Mln、 M3n到M16n可能會(huì)發(fā) 生不需要的編程。當(dāng)通過(guò)電壓信號(hào)VPASS降低時(shí)，被選存儲(chǔ)晶體管M21的控制柵 極和溝道之間的電壓VPGM-VET為了維持擦除數(shù)據(jù)或者數(shù)據(jù)"l"而升高。因此，被 選^^諸晶體管M21的閾值電壓可能會(huì)變得比擦除狀態(tài)的閾值電壓高。在這個(gè)例子中， VET表示被選^j諸晶體管M21的溝道電壓。相應(yīng)地，被選務(wù)賭晶體管M21的閾值 電壓為了維持?jǐn)?shù)據(jù)"1"而可能M高。此外，鄰對(duì)adjacentto)(例如相鄰(neighboring)) 將被編程為數(shù)據(jù)"O"的被選務(wù)賭晶體管M2n的未選務(wù)賭晶體管Mln和M3n的閾值電 壓可能會(huì)升高。
圖2是示出了當(dāng)通過(guò)電壓變化時(shí)4期妾到被選字線的，晶體管的閾值電壓的變 化的曲線圖。
在圖2中，曲線"A"示出了與被選賴晶體管相關(guān)聯(lián)的包含在NAND單元部件 中的每個(gè)^i^i^諸晶體管的閾值電壓的變化，該被選務(wù)賭晶體管可以耦接到被選位 線以^^]數(shù)據(jù)"0"來(lái)編程。曲線"B"示出了用于維持擦除數(shù)據(jù)或者數(shù)據(jù)"1"的被選^H諸 晶體管的閾值電壓的變化。圖2的曲線表示在^Vf亍擦除:^[乍^⑩a 18V的編程電 壓信號(hào)以便每個(gè)^H諸晶體管的閾值電壓都設(shè)置在-3V時(shí)的測(cè)量值。
如圖2所示，通過(guò)電壓信號(hào)VPASS的兩個(gè)曲線A和B的關(guān)系可以彼:tb f目反。 當(dāng)每個(gè)存儲(chǔ)晶體管的閾值電壓的最大值設(shè)置為-1V時(shí)，通過(guò)電壓信號(hào)可以被限制在 窗口裕量WINDOW的范圍內(nèi)。在一個(gè)例子中，通過(guò)電壓信號(hào)VPASS可以在7V到 13V之間。
圖4是示出了圖3所示的傳統(tǒng)NAND型閃存器件的實(shí)例搡怍的時(shí)序圖。 參考圖3，行解碼器lH驗(yàn)到位線BLl到BLn、選擇線SSL和GSL以及字線 WL1到WL16。 ^f諸單元陣列包括^l妄到位線BL1到BLn、選擇線SSL和GSL以 及字線WL1到WL16的選擇晶體管ST11到STln和GT11到GTln、以及賴晶體 管Mll到M16n。
在圖3的存儲(chǔ)單元陣列中，編程電壓信號(hào)VPGM被;^^到M4秦到要被編程的存
儲(chǔ)晶體管Mln的凈皮選字線WL2。通過(guò)電壓信號(hào)VPASS2被施加到鄰近(例如，直 接相鄰于)被選字線WL2的^it字線WL1和WL3。通過(guò)電壓信號(hào)VPASS1被 口 到不鄰近(例如，不直接相鄰于)被選字線WL2的a字線WL4到WL16。
如圖4所示，施加到鄰近^皮選字線WL2的^i^字線WL1和WL3的通過(guò)電壓信 號(hào)VPASS2的電平低于*敲婁到不鄰近被選字線WL2的未選擇字線WL4到WL16的 通過(guò)電壓信號(hào)VPASS1的電平。這樣，當(dāng)編程電壓信號(hào)VPGM;^。到凈tt字線時(shí)可 以降4氐鄰近一皮選字線WL2的^Li4字線WL1和WL3的M^效應(yīng)。^^效應(yīng)可能是由 編程電壓信號(hào)VPGM引起的。相應(yīng)地，可以抑制對(duì)耦接到未選擇字線的存儲(chǔ)晶體管 的不期望的編禾呈。
.圖3所示的^^者單元陣列的編程方法可以降〗g加到鄰近feit字線WL2的^it 字線WL1和WL3的通過(guò)電壓信號(hào)VPASS2的電平。因此，會(huì)降#^#到鄰近被選 字線WL2的未選字線WL1和WL3的tt串的升壓效率。例如，圖3所示的##單 元陣列的編程方法會(huì)降低4it串的升壓效率，該^4串包括I期妄到位線BL1的選擇 晶體管ST11和GTll以及^(諸晶體管Mil到M161。如果線串的升壓效率降低， 那么在4點(diǎn)妄到位線BL1的^晶體管M11到M161沖就可能會(huì)發(fā)生不期望或者不需 要的編程。

發(fā)明內(nèi)容
示例實(shí)施例涉及非易失性半導(dǎo)^f諸器件(例如NAND型閃存器件)以;SJ寸其 編程的方法。
至少一些示例實(shí)施例提供一種NAND型非易失性半導(dǎo)^M^諸器件，其能夠抑制 對(duì)l點(diǎn)妄到被選串的^it字線的存儲(chǔ)晶體管的不需要和/或不想要的編程。
至少一些示例實(shí)施例提供一種非易失性半導(dǎo)^4^諸器件，其能夠抑制和/或防止 對(duì)井點(diǎn)妄到被選串的未選字線的，晶體管的不期望和/或不需要的編程。
至少一些示例實(shí)施例提^-"種對(duì)非易失性半導(dǎo)#賭器件編程的方法，其能夠 抑制和/或防jL^t^l妻到被選串的;^字線的務(wù)賭晶體管的不需要和/或不期望的編 程。
在至少一些示例實(shí)施例中，非易失性半^##器件包括行解碼器、被選字線 和/或多條^it字線，所迷多條^i^字線包含至少一條可淑皮^^第一電壓信號(hào)的未 選字線。所述^^碼器可以響應(yīng)于編程電壓使能信號(hào)、通過(guò)電壓使能信號(hào)、,氐的 通過(guò)電壓使能信號(hào)和升壓電壓而產(chǎn)生編程電壓信號(hào)、通過(guò)電壓信號(hào)和降低的通過(guò)電
壓信號(hào)。所述降低的通過(guò)電壓信號(hào)可以具有低于所述通過(guò)電壓信號(hào)的電壓電平的電 壓電平。所述被選字線可以耦接到^ii務(wù)賭晶體管，并且可以響應(yīng)于編程電壓使能 信號(hào)而接收編程電壓信號(hào)。所述第一電壓信號(hào)在所述編程電壓使能信號(hào)被激活之前 可以具有降低的通過(guò)電壓信號(hào)的電壓電平，而在所述編程電壓使能信號(hào)被激活時(shí)可 以具有所iiit過(guò)電壓信號(hào)的電壓電平。
在至少一些示例實(shí)施例中，所迷第一電壓信號(hào)可以響應(yīng)于所述降低的通過(guò)電壓使 能信號(hào)而轉(zhuǎn)換到所述降低的通過(guò)電壓信號(hào)的電壓電平，并且可以響應(yīng)于所iiit過(guò)電 壓使能信號(hào)而轉(zhuǎn)換到所述通過(guò)電壓信號(hào)的電壓電平?？梢詫㈦妷盒盘?hào)施加到所述被 選字線。所述電壓信號(hào)可以響應(yīng)于所述通過(guò)電壓使能信號(hào)而轉(zhuǎn)換到所iiif過(guò)電壓信 號(hào)的電壓電平，并且可以響應(yīng)于所述編程電壓使能信號(hào)而轉(zhuǎn)換到所述編程電壓信號(hào) 的電壓電平。可以將所述第一電壓信號(hào)施加到鄰近或直接相鄰于所述被選字線的至
少一個(gè)字線?？梢皂憫?yīng)于所iiit過(guò)電壓使能信號(hào)而將所述通過(guò)電壓信號(hào);^口到不鄰
近或不直接相鄰于4tt字線的tt字線。
在至少一些示例實(shí)施例中，非易失性半導(dǎo)^^諸器件可以包括具有多個(gè)務(wù)睹晶體 管的存儲(chǔ)單元陣列、電壓發(fā)生電路、控制電路和/或行解碼器。所述電壓發(fā)生電路可 以產(chǎn)生編程電壓信號(hào)、通過(guò)電壓信號(hào)和升壓電壓。所述控制電路可以響應(yīng)于指4M言 號(hào)和行地址信號(hào)而產(chǎn)生編程電壓使能信號(hào)、通過(guò)電壓使能信號(hào)和降低的通過(guò)電壓使 能信號(hào)。所述行解碼器可以產(chǎn)生第一編程電壓信號(hào)、第一電壓信號(hào)和第二電壓信號(hào)。 所述行解碼器可以將所述第一編程電壓信號(hào)、所述第一電壓信號(hào)和所述第二電壓信 號(hào)提供^MI妄到所述^fi者單元陣列的字線。所述第一編程電壓信號(hào)可以響應(yīng)于所述
編程電壓使能信號(hào)而轉(zhuǎn)換到所述編程電壓信號(hào)的電壓電平。所述第一電壓信號(hào)可以 響應(yīng)于所迷通過(guò)電壓使能信號(hào)而轉(zhuǎn)換到所述通過(guò)電壓信號(hào)的電壓電平。所述第二電 壓信號(hào)可以在所述編程電壓使能信號(hào)被激活之前具有所述降低的通過(guò)電壓信號(hào)的電 壓電平，并且可以在所述編程電壓使能信號(hào)被激活時(shí)具有所述通過(guò)電壓信號(hào)的電壓 電平。
根據(jù)至少一些示例實(shí)施例，可以將所述第一編程電壓信號(hào)^>到^^到要編程的 被選^^諸晶體管的第一字線，可以將所述第二電壓信號(hào)^/口到在l竊^it務(wù)賭晶體 管的字線中的、鄰近或直接相鄰于第一字線的第二字線，并且可以將所述第一電壓 信號(hào)施加到不鄰近或不直接相鄰于第一字線的第三字線。
根據(jù)至少一個(gè)示例實(shí)施例，所述第一編程電壓信號(hào)可以在所述編程電壓使能信號(hào) #她活之前具有地電壓的電壓電平，并且可以在所述編程電壓使能信號(hào)一緣活時(shí)具
有所述編程電壓信號(hào)的電壓電平。
根據(jù)至少一個(gè)實(shí)施例，所述第一編程電壓信號(hào)可以在所述編程電壓使能信號(hào)被激 活之前具有所述通過(guò)電壓信號(hào)的電壓電平，并且可以在所述編程電壓使能信號(hào)被激 活時(shí)具有所述編程電壓信號(hào)的電壓電平。所述編程電壓信號(hào)的電壓電平可以高于所 述通過(guò)電壓信號(hào)的電壓電平。
在至少一些實(shí)施例中，對(duì)非易失性半導(dǎo)^4者器件編程的方法可以包括將通過(guò)電 壓信號(hào)提供給不鄰近或不直接相鄰于被選字線的未選字線。降低的通過(guò)電壓信號(hào)可 以被提供纟M卩近或直接相鄰于被選字線的未選字線，所述降低的通過(guò)電壓可以具有 低于所逸逸過(guò)電壓信號(hào)的電壓電平的電壓電平。所i^it過(guò)電壓信號(hào)可以被提供纟M卩 i^戈直接相鄰于被選字線的絲字線，并錄所艦過(guò)電壓信號(hào)被提供纟M卩近或直 接相鄰于被選字線的a字線時(shí)，編程電壓信號(hào)可以被提供給所述被選字線。
在至少一些實(shí)施例中，對(duì)非易失性半導(dǎo)^H渚器件編程的方法可以包括將通過(guò)電
壓信號(hào)提供給不鄰近或不直接相鄰于被選字線的tt字線，以及將P射氐的通過(guò)電壓 信號(hào)提供^4卩itt直接相鄰于被選字線的tt字線。所述降低的通過(guò)電壓信號(hào)可以 具有低于所述通過(guò)電壓信號(hào)的電壓電平的電壓電平。所iiif過(guò)電壓信號(hào)可以在所述
降低的通過(guò)電壓信號(hào)被提供^4卩i^戈直接相鄰于被選字線的^t字線時(shí)被提供給所 述被選字線。所述通過(guò)電壓信號(hào)可以被提供《M卩近或直接相鄰于被選字線的^it字
線，并且編程電壓信號(hào)可以在所述通過(guò)電壓信號(hào)被提供^4卩近或直接相鄰于被選字 線的^字線時(shí)^tR供給所述^史選字線。
根據(jù)至少一些示例實(shí)施例的非易失性半導(dǎo)^H諸器件可以降^f皮選字線和^M4 字線之間的電斜給效應(yīng)，并且可以抑制和/或防止對(duì)l期妄到被選串的tt字線的存 儲(chǔ)晶體管的不想要和/或不需要的編程。


圖1是圖解在傳統(tǒng)NAND型閃存器件中的^fi者單元陣列的""^分的電路圖； 圖2是圖解根據(jù)SL^技術(shù)的、當(dāng)通過(guò)電壓變化時(shí)^^到被選字線的存儲(chǔ)晶體管的 閾值電壓的變化的曲線圖3是圖解包含在傳統(tǒng)NAND型閃存器件中的^^者單元陣列的,分的電路圖； 圖4是圖解圖3所示的傳統(tǒng)NAM3型閃存器件的操作的時(shí)序圖； 圖5是圖解根據(jù)示例實(shí)施例的NAND型閃存器件的電路圖； 圖6是圖解根據(jù)示例實(shí)施例的電壓發(fā)生電路的電路圖； 圖7是圖解根據(jù)示例實(shí)施例的行解碼器的電路圖8是圖解根據(jù)示例實(shí)施例的字線驅(qū)動(dòng)器的電路圖9是圖解根據(jù)示例實(shí)施例的編程控制電路的示例操作的流程圖IOA到圖IOC是圖解當(dāng)編程控制電路如圖9所示才M時(shí)提供給字線的編程電
壓信號(hào)和通過(guò)電壓信號(hào)的波形的時(shí)序圖11是圖解圖5所示的NAND型閃存器件在編程控制電路如圖9所示操作時(shí)的
示例操Z乍的時(shí)序圖12是圖解當(dāng)編程控制電路如圖9所示^喿怍時(shí)、津線到包含在圖5所示的NAND 型閃存器件中的^f渚單元陣列的字線的電壓信號(hào)的電路圖13是圖解根據(jù)示例實(shí)施例的編程控制電路的另一示例操作的^4i圖14A到14C是圖解當(dāng)編程控制電路如圖13所示#1乍時(shí)提供給字線的編程電壓 信號(hào)和通過(guò)電壓信號(hào)的波形的時(shí)序圖； .
圖15是圖解當(dāng)編程控制電路如圖13所示操作時(shí)、圖5所示的NAND型閃存器 件的示例操怍的時(shí)序圖16是圖解當(dāng)編程控制電路如圖13所示搡怍時(shí)、I財(cái)妻到包含在圖5所示的NAND 型閃存器件中的^f諸單元陣列的字線的電壓信號(hào)的電路圖17是圖解根據(jù)示例實(shí)施例的NAND型閃存器件的電路圖18是圖解根據(jù)另一示例實(shí)施例的電壓發(fā)生電路的電路圖19是圖糾艮據(jù)另一示例實(shí)施例的行解碼器的電路圖20是圖樹艮據(jù)另一示例實(shí)施例的字線驅(qū)動(dòng)器的電路圖；以及
圖21是圖解根據(jù)另一示例實(shí)施例的字線驅(qū)動(dòng)器的電路圖。
具體實(shí)施例方式
將參考附圖對(duì)示例實(shí)施例進(jìn)^l翁述，附圖中示出了示例實(shí)施例。然而，本發(fā)明可 以以不同形式^E見并且不應(yīng)理解為限于在itbR出的示例實(shí)施例。相反，提供這些示 例實(shí)施例以便本公開將是全面的和完整的，并且將向本領(lǐng)域技術(shù)人員全面?zhèn)鬟_(dá)本發(fā) 明的范圍。在本申請(qǐng)中，相同的附圖標(biāo)記自始至終表示相同的元件。
將會(huì)理解，雖然i!E可以采用術(shù)語(yǔ)第一，第二等來(lái)描述各種元件，但是這些元件 不應(yīng)該受這些術(shù)語(yǔ)的限制。這些術(shù)語(yǔ)用于將一個(gè)單元與另一個(gè)單元區(qū)分開來(lái)。例如, 第一單元可以稱為第4元，同樣，第4元可以稱為第一單元，而不脫離本發(fā)明 的范圍。如il^所^i ]的，術(shù)語(yǔ)"和/或"包括一個(gè)或多個(gè)相關(guān)聯(lián)的列出項(xiàng)的任一和所
有組合。
#^理解，當(dāng)提到元件被"連接，，或"^^"到另一個(gè)元件時(shí)，它可以被直接連接或 壽給到另一個(gè)元件或者可以出SL^"間元件。相反，當(dāng)提到元件被"直接連接"或"直接 ^^"到另一個(gè)元件時(shí)，不存在居間元件。用于描i^件之間的關(guān)系的其它用詞應(yīng)該 以相同的方式解釋(例如，"之間"才'直接之間"、"鄰近"，t"直^4P近"，"相鄰"t"直 接相鄰"，等等)。
這里所用的術(shù)語(yǔ)是為了描述特定實(shí)施例而不在于限制本發(fā)明。如iUi斤使用的，
單數(shù)形式"a", "an"和"the"也旨在包括復(fù)數(shù)形式，除非上下文中明確指出其它形式。 還將會(huì)理解，術(shù)語(yǔ)"comprises，，， "comprising", "indudes"和/或"including",在敘使 用時(shí)，表明存在所述的特征、糾、步驟、4剁乍、單元和/或部件，但是不排除存在 或附加一個(gè)或多個(gè)其它特征、^、步驟、操作、單元、部件和/或其集合。
除非另外定義，處所用的所有術(shù)語(yǔ)(包4封牛技術(shù)語(yǔ))者P^有本發(fā)明所屬領(lǐng)域的 技術(shù)人員通常所理解的相同的含義。還*理解，這些術(shù)語(yǔ)(諸如在常用詞典中定 義的術(shù)語(yǔ))應(yīng)該解釋為具有與它們斜目關(guān)技術(shù)中的含義一致的含義，而不以理想化 或過(guò)度字面含義來(lái)解釋，除非'明確在it^這樣定義。
圖5是示出了根據(jù)示例實(shí)施例的NAND型閃存器件的電路圖。
參考圖5, NAND型閃存器件1000可以包括編程控制電路1100、電壓發(fā)生電路 (例如，高電壓發(fā)生電路)1200、行解碼器1300和/或#^渚單元陣列1700。
##單元陣列1700可以包括多個(gè)務(wù)賭晶體管。電壓發(fā)生電路1200可以產(chǎn)生編程 電壓信號(hào)VPGM、通過(guò)電壓信號(hào)VPASS和/或升壓電壓VPP。編程控制電路1100可 以響應(yīng)于指4^i言號(hào)CMD和行地址信號(hào)X一ADDR而產(chǎn)生編程電壓使能信號(hào) VPGM一EN、通過(guò)電壓使能信號(hào)VPASS_EN和/或降低的通過(guò)電壓使能信號(hào) DVPASS一EN。行解碼器1300可以產(chǎn)生第一編程電壓信號(hào)VPGM1、第一通過(guò)電壓 信號(hào)VPASS1和/或第二通過(guò)電壓信號(hào)VPASS2。第一編程電壓信號(hào)VPGM1可以響 應(yīng)于編程電壓使能信號(hào)VPGM—EN而轉(zhuǎn)換到編程電壓信號(hào)VPGM的電壓電平。第一 通過(guò)電壓信號(hào)VPASS1可以響應(yīng)于通過(guò)電壓使能信號(hào)VPASS一EN而轉(zhuǎn)換到通過(guò)電壓 信號(hào)VPASS的電壓電平。第二通過(guò)電壓信號(hào)VPASS2在編程電壓使能信號(hào) VPGM_EN激活之前可以具有等于或J^等于降低的通過(guò)電壓信號(hào)VPASSD的電壓 電平，在編程電壓使能信號(hào)VPGM—EN激活的同時(shí)可以具有等于或^等于通過(guò)電 壓信號(hào)VPASS的電壓電平。編程電壓信號(hào)VPGM1、第一通過(guò)電壓信號(hào)VPASS1和 /或第二通過(guò)電壓信號(hào)VPASS2可以被提供^維到##單元陣列1700的字線。NAND型閃存器件1000可以進(jìn)一步包括Miil^爰沖器1900、列解碼器1400、列選 通器1500和/或感測(cè)放大器1600。
地址緩沖器1900可以緩沖外部地址ADDR以產(chǎn)生行地址X_ADDR和列地址 Y一ADDR。列解碼器1400可以解碼列地址Y—ADDR以產(chǎn)生解碼的列地^止。列選通 器1500可以選通/"卜部源接收的第一數(shù)據(jù)和^1命出的第_=1|封居。感測(cè)放大器1600 可以將^f諸單元陣列1700的輸出數(shù)據(jù)放大，并且將放大的輸出數(shù)據(jù)提供到列選通器 1500。此外，感測(cè)放大器1600可以接收列選通器1500的輸出數(shù)據(jù)以將所接收的列 選通器1500的輸出數(shù)據(jù)提供到^fi者單元陣列1700。
NAND型閃存器件1000可以包括I/O緩沖器1800,該緩沖器緩沖從外部源所接 收的要提供給內(nèi)部電路的指令CMD、地址ADDR和/或數(shù)據(jù)并且可以緩沖從內(nèi)部電 314妄收的、要輸出到例如外部的數(shù)據(jù)。
圖6是示出了根據(jù)示例實(shí)施例的電壓發(fā)生電路的電路圖。圖6的電壓發(fā)生電路可 以用作包含在圖5的NAND型閃存器件1000中的電壓發(fā)生電路1200。
參考圖6，電壓發(fā)生電路1200可以包括編程電壓電荷泵1210、第一調(diào)節(jié)器1220、 通過(guò)電壓電荷泵1230、第二調(diào)節(jié)器1240、升壓電荷泵1250和/或第三調(diào)節(jié)器1260。
編程電壓電荷泵1210可以響應(yīng)于第一泵控制信號(hào)PP1而產(chǎn)生具有更穩(wěn)定的電壓 電平的編程電壓信號(hào)VPGM。第一調(diào)節(jié)器1220可以響應(yīng)于編程電壓信號(hào)VPGM而 產(chǎn)生第一泵控制信號(hào)PP1。通過(guò)電壓電荷泵1230可以響應(yīng)于第二泵控制信號(hào)PP2而 產(chǎn)生具有更穩(wěn)定的電壓電平的通過(guò)電壓信號(hào)VPASS。第二調(diào)節(jié)器1240可以響應(yīng)于通 過(guò)電壓信號(hào)VPASS而產(chǎn)生第二泵控制信號(hào)PP2。升壓電荷泵1250可以響應(yīng)于第三 泵控制信號(hào)PP3而產(chǎn)生具有更穩(wěn)定的電壓電平的升壓電壓VPP。第三調(diào)節(jié)器1260 可以響應(yīng)于升壓電壓VPP而產(chǎn)生第三泵控制信號(hào)PP3。
圖7是示出了根據(jù)示例實(shí)施例的行解碼器的電路圖。圖7的行解碼器可以用作包 含在圖5的NAND型閃存器件1000中的行解碼器1300。
參考圖7,行解碼器1300可以包括多個(gè)字線驅(qū)動(dòng)器1310、 1320和/或1330。
字線驅(qū)動(dòng)器1330可以基于升壓電壓VPP、編程電壓信號(hào)VPGM、通過(guò)電壓信號(hào) VPASS、行地址信號(hào)的一位X—ADDR<l:n>、編程電壓使能信號(hào)VPGM一EN、通過(guò) 電壓使能信號(hào)VPASS—EN和/或降低的通過(guò)電壓使能信號(hào)DVPASS一EN而選擇'^t也 將編程電壓信號(hào)VPGM1 、通過(guò)電壓信號(hào)VPASS1或通過(guò)電壓信號(hào)VPASS2傳輸?shù)?字線。
字線驅(qū)動(dòng)器1320可以基于升壓電壓VPP、編程電壓信號(hào)VPGM、通過(guò)電壓信號(hào) VPASS、行地址信號(hào)的一位X—ADDR<l:n>、編程電壓使能信號(hào)VPGM—EN、通過(guò) 電壓使能信號(hào)VPASS_EN和/或降低的通過(guò)電壓使能信號(hào)DVPASS一EN而選擇'^i4 將編程電壓信號(hào)VPGMla、通過(guò)電壓信號(hào)VPASSla或通過(guò)電壓信號(hào)VPASS2a傳輸 到字線。
字線驅(qū)動(dòng)器1310可以基于升壓電壓VPP、編程電壓信號(hào)VPGM、通過(guò)電壓信號(hào) VPASS、行地址信號(hào)的一位X—ADDR<l:n>、編程電壓使能信號(hào)VPGM—EN、通過(guò) 電壓使能信號(hào)VPASS_EN和/或降低的通過(guò)電壓使能信號(hào)DVPASS—EN而選擇'ili也 將編程電壓信號(hào)VPGMlb、通過(guò)電壓信號(hào)VPASSlb或通過(guò)電壓信號(hào)VPASS2b傳輸 到字線。
圖8是示出了才艮據(jù)示例實(shí)施例的字線驅(qū)動(dòng)器的電路圖。圖8的字線驅(qū)動(dòng)器可以用 作包含在圖7的行解碼器1300中的字線驅(qū)動(dòng)器1330。
參考圖8，字線驅(qū)動(dòng)器1330可以包括多個(gè)開關(guān)1331、 1332和1333,以及多個(gè)晶 體管(例如,NMOS晶體管)1334、 1335、 1336和1337。
開關(guān)1331可以響應(yīng)于升壓電壓VPP、編程電壓使能信號(hào)VPGM—EN和/或行ii^止 信號(hào)的第一位X一ADDRJ而產(chǎn)生第一柵極控制信號(hào)VG1。NM0S晶體管1334可以 響應(yīng)于第一柵極控制信號(hào)VG1而將編程電壓信號(hào)VPGM輸出到對(duì)應(yīng)于行地址信號(hào) 的第一位X—ADDR」的字線WL1。
開關(guān)1332可以響應(yīng)于升壓電壓VPP、通過(guò)電壓使能信號(hào)VPASS_EN和/或行;t^止 信號(hào)的第一位X—ADDR—1而產(chǎn)生第^^冊(cè)極控制信號(hào)VG2。NMOS晶體管1335可以 響應(yīng)于第ji4冊(cè)極控制信號(hào)VG2而將通過(guò)電壓信號(hào)VPASS輸出到對(duì)應(yīng)于行地址信號(hào) 的第 一位X_ADDR_1的字線WL1 。
開關(guān)1333可以響應(yīng)于升壓電壓VPP、降低的通過(guò)電壓使能信號(hào)DVPASS—EN和/ 或行地址信號(hào)的第一位X—ADDR—1而產(chǎn)生第三柵極控制信號(hào)VG3。
可以施加通過(guò)電壓信號(hào)VPASS到NMOS晶體管1337的漏極，并且NMOS晶體 管1337的柵極可以^^到漏極?？梢允┘拥谌龞艠O控制信號(hào)VG3到NMOS晶體管 1336的柵極，NMOS晶體管1336的漏極可以4點(diǎn)妄到NMOS晶體管1337的源極。 NMOS晶體管1336的源極可以l^妾到對(duì)應(yīng)于行;^iiH言號(hào)的第一位X—ADDRJ的字 線WL1。 NMOS晶體管1336可以響應(yīng)于第三柵極控制信號(hào)VG3而將降低的通過(guò)電 壓信號(hào)VPASSD輸出到對(duì)應(yīng)于行地址信號(hào)的第一位X一ADDRj的字線WL1 。
在圖8所示的字線驅(qū)動(dòng)器1330中，第一編程電壓信號(hào)VPGM1對(duì)應(yīng)于編程電壓 信號(hào)VPGM,第一通過(guò)電壓信號(hào)VPASS1對(duì)應(yīng)于通過(guò)電壓信號(hào)VPASS。第二通過(guò)電
壓信號(hào)VPASS2可以響應(yīng)于斷氐的通過(guò)電壓使能信號(hào)DVPASS一EN而轉(zhuǎn)換到降低的 通過(guò)電壓信號(hào)VPASSD的電壓電平。在確定的時(shí)間之后(例如，第一時(shí)間段)，第二 通過(guò)電壓信號(hào)VPASS2可以響應(yīng)于通過(guò)電壓使能信號(hào)VPASS一EN而轉(zhuǎn)換到通過(guò)電壓 信號(hào)VPASS的電壓電平。
圖9是示出了根據(jù)示例實(shí)施例的編程控制電路的^f乍實(shí)例的^f呈圖。包含在圖5 的NAND型閃存器件1000中的編程控制電路1100可以根據(jù)圖9所示的操作方法進(jìn) 賴緣
參考圖9的i財(cái)呈圖，在Sl中行地址X—ADDR可以輸入到編程控制電路。在S2 中，編程控制電路可以確定行地址X—ADDR是否為"i"。例如，編程控制電路可以確 定行^iit X_ADDR是否對(duì)應(yīng)于津 到要編程的被選務(wù)賭晶體管的被選字線。如^t S2中行地址X一ADDR為"i"，例如，如果行地址X—ADDR對(duì)應(yīng)于被選字線，那么在 S3中通過(guò)電壓使能信號(hào)VPASS一EN和降^it過(guò)電壓使能信號(hào)DVPASS—EN就可以 被去激活，而編程電壓使能信號(hào)VPG1VLEN就可以被激活。通過(guò)電壓使能信號(hào) VPASS一EN和降低的通過(guò)電壓使能信號(hào)DVPASS一EN可以通過(guò)#[言號(hào)轉(zhuǎn)換到邏#^氐 而被去激活。另一方面，編程電壓使能信號(hào)VPGM—EN可以通過(guò)卩fj言號(hào)設(shè)置為邏輯 高而^fc敫活。
返回S2,如果行;fei止X一ADDR不為"i"，那么編程控制電路在S4中可以確定行 地址X—ADDR是否為"i+l，，或"i-l"。如絲S4中行地址X—ADDR不為"i+l"或"i-l", 例如，如果行地址X—ADDR不鄰近或不直接相鄰于被選字線，那么在S7中通過(guò)電 壓使能信號(hào)VPASS—EN可以祐敫活(例如，通過(guò)#(言號(hào)設(shè)置為邏輯高)，而P條低的 通過(guò)電壓使能信號(hào)DVPASS一EN和編程電壓使能信號(hào)VPGM—EN就可以被去激活 (例如，通過(guò)#(言號(hào)設(shè)置為邏輯低)。
返回S4，如果行^iitX—ADDR為"i+r或"i-l",例如，如果行地址X—ADDR與 拔逸字^^目鄰，那么在S5中通過(guò)電壓使能信號(hào)VPASS—EN和編程電壓使能信號(hào) VPGM—EN可以被去激活，而,氐的通過(guò)電壓使能信號(hào)DVPASSJEN可以^j敫活。 在確定的時(shí)間(例如，第二時(shí)間段)T之后，在S6中通過(guò)電壓使能信號(hào)VPASS一EN 可以#緣活，而降低的通過(guò)電壓使能信號(hào)DVPASS一EN可以被去激活。
要提供斜馬接到^j諸單元陣列的字線的控制信號(hào)可以通過(guò)對(duì)多個(gè)行地址重復(fù)上 述過(guò)程來(lái)確定。
圖10A到圖10C是示出了當(dāng)^M亍圖9所示的才乘怍方法時(shí)，提供給字線的編程電 壓信號(hào)和通過(guò)電壓信號(hào)的示例波形的時(shí)序圖。
圖10A示出了當(dāng)?shù)谝痪幊屉妷盒盘?hào)VPGM1凈&敫活以提供給被選字線時(shí)，編程 控制信號(hào)VPGM—EN、 VPASS_EN、和DVPASS—EN的波形。圖10B示出了當(dāng)?shù)谝?通過(guò)電壓信號(hào)VPASS1被激活以提供給不相鄰(例如，不直接相鄰)于被選字線的 ;^字線時(shí)，編程控制信號(hào)VPGM_EN、 VPASS一EN、和DVPASS—EN的波形。圖 10C示出了當(dāng)?shù)诙ㄟ^(guò)電壓信號(hào)VPASS2 ^fc敫活以提供給相鄰(例如，直接相鄰) 于被選字線的tt字線時(shí)，編程控制信號(hào)VPG1VLEN、 VPASS_EN、和DVPASS—EN 的波形。
參考圖IOA和圖10B,第一編程電壓信號(hào)VPGM1可以響應(yīng)于編程電壓使能信號(hào) VPGM—EN而在t2時(shí)刻^fc敫活，而第一通過(guò)電壓信號(hào)VPASSl可以響應(yīng)于通過(guò)電壓 使能信號(hào)VPASS—EN而在tr時(shí)刻^Ci敫活。參考圖IOC，第二通過(guò)電壓信號(hào)VPASS2 可以響應(yīng)于降低的通過(guò)電壓使能信號(hào)DVPASS—EN而在tl時(shí)刻轉(zhuǎn)換到降低的通過(guò)電 壓信號(hào)VPASSD的電壓電平。在確定的時(shí)間(例如，第三時(shí)間段)T之后，第二通 過(guò)電壓信號(hào)VPASS2可以響應(yīng)于通過(guò)電壓使能信號(hào)VPASS—EN而在t2時(shí)刻轉(zhuǎn)換到通 過(guò)電壓信號(hào)VPASS的電壓電平。
當(dāng)編程控制電路1100根據(jù)圖9的a^呈圖所示的方法操作時(shí)，圖5的NAND型閃存 器件1000可以以圖11所示的方式才乘怍。
參考圖11，第一編程電壓信號(hào)VPGM1可以編a到l^婁到要編程的被選務(wù)賭晶體 管的被選字線WLi。第二通過(guò)電壓信號(hào)VPASS2可以^。到鄰近或直接相鄰于被選 字線WLi的^it字線WLi+l和WLi-l,第一通過(guò)電壓信號(hào)VPASS1可以^>到不鄰 近或不直接相鄰于被選字線WLi的未選字線WLi+2和WLi-2。
圖12是示出了^l妾到例如包含在根據(jù)圖9的^^呈圖所示方法#^乍的^#器件中 的、根據(jù)示例實(shí)施例的存4諸單元陣列的字線的電壓信號(hào)的電路圖。圖12所示的存儲(chǔ) 單元陣列是包括4射妄到16條字線和n條位線BL1到BLn的存儲(chǔ)晶體管Ml到M16n 的^f諸塊，并且可以用作包含在圖5的NAND型閃存器件1000中的##單元陣列 1700。
圖B是示出了根據(jù)示例實(shí)施例的編程控制電路的另一操作示例的流程圖。包含 在圖5所示的NAND型閃存器件1000中的編程控制電路1100可以根據(jù)圖13所示
的才fft方法進(jìn)^^^f乍。
參考圖13中的^f呈圖，在S11中，行iW止X—ADDR可以被輸入到編程控制電路。 在S12中，編程控制電路可以確定行地址X—ADDR是否為"i"。例如，編程控制電
路可以確定行地址X一ADDR是否對(duì)應(yīng)于井敲妄到要編程的^皮選^H諸晶體管的纟皮選字 線。如果行iW止X一ADDR為"i"(例如，如果行:t&止X一ADDR對(duì)應(yīng)于被選字線)， 那么在S13中通過(guò)電壓使能信號(hào)VPASS一EN可以被激活，而降低的通過(guò)電壓使能信 號(hào)DVPASS一EN和編程電壓使能信號(hào)VPGM_EN可以被去激活。在確定的時(shí)間T之 后，在S14中通過(guò)電壓使能信號(hào)VPASS—EN可以被去激活，而編程電壓使能信號(hào) VPGM—EN可以被激活。
返回S12，如果行地址X—ADDR不為"i，，，那么編程控制電路可以在S15中確定 行地址X—ADDR是否為"i+r或"i-l"。如果行地址X—ADDR不為"i+l"或"i-l"(例如， 如果行地址X一ADDR不相鄰(例如不直接相鄰于)被選字線)，那么在S18中通過(guò) 電壓使能信號(hào)VPASS—EN就可以被激活，而if^氐的通過(guò)電壓使能信號(hào)DVPASS一EN 和編程電壓〗吏能信號(hào)VPGM一EN就可以被去激活。
返回S15，如果行;Nki止X一ADDR為"i+r，或"i-r，(例如，行地址X一ADDR相鄰于 (例如直接相鄰于討皮選字線),那么在S16中降低的通過(guò)電壓使能信號(hào)DVPASS一EN 和通過(guò)電壓使能信號(hào)VPASS一EN可以被激活，而編程電壓使能信號(hào)VPGM_EN可以 被去激活。在確定的時(shí)間T之后，在S17中通過(guò)電壓使能信號(hào)VPASS一EN可以被激 活，而降低的通過(guò)電壓使能信號(hào)DVPASS一EN可以被去激活。
提供纟^ 到##單元陣列的字線的控制信號(hào)可以通必十多個(gè)行地址重復(fù)上述 過(guò)程來(lái)確定。
圖14A到圖14C是示出了當(dāng)根據(jù)圖13的淨(jìng)^呈圖進(jìn)^^程時(shí)，^R^t哈字線的編程 電壓信號(hào)和通過(guò)電壓信號(hào)的波形的時(shí)序圖。
圖14A示出了當(dāng)?shù)谝痪幊屉妷盒盘?hào)VPGM1 ^縫活以提供給被選字線時(shí)，編程控 制信號(hào)VPGM一EN、 VPASS一EN和DVPASS一EN的波形。圖14B示出了當(dāng)?shù)谝煌ㄟ^(guò)
編程控制信號(hào)VPGM—EN、 VPASS_EN、和DVPASS—EN的波形。圖14C示出了當(dāng) 第二通過(guò)電壓信號(hào)VPASS2被激活以提供^4卩近或直接相鄰于被選字線的^i^字線 時(shí)，編程控制信號(hào)VPGM一EN、 VPASS—EN和DVPASS—EN的波形。
參考圖14A,第一編程電壓信號(hào)VPGM1響應(yīng)于通過(guò)電壓使能信號(hào)VPASS—EN 而轉(zhuǎn)換到通過(guò)電壓VPASS的電壓電平。在確定的時(shí)間T之后，第一編程電壓信號(hào) VPGM1響應(yīng)于編程電壓使能信號(hào)VPGM—EN而在t2時(shí)刻轉(zhuǎn)換到編程電壓信號(hào) VPGM的電壓電平。參考圖14B,第一通過(guò)電壓信號(hào)VPASS1可以響應(yīng)于通過(guò)電壓 使能信號(hào)VPASS—EN而在tl時(shí)刻稱敫活。參考圖14C，第二通過(guò)電壓信號(hào)VPASS2
可以響應(yīng)于降低的通過(guò)電壓使能信號(hào)DVPASS—EN而在tl時(shí)刻轉(zhuǎn)換到降低的通過(guò)電 壓信號(hào)VPASSD的電壓電平。在確定的時(shí)間T之后，第二通過(guò)電壓信號(hào)VPASS2可 以響應(yīng)于通過(guò)電壓使能信號(hào)VPASS_EN而在t2時(shí)刻轉(zhuǎn)換到通過(guò)電壓信號(hào)VPASS的 電壓電平。
圖15是示出了當(dāng)編程控制電路1100才艮據(jù)圖13的;^呈圖所示的方法進(jìn)行#^(乍時(shí)， 圖5所示的NAND型閃存器件1000的纟喿作時(shí)序圖。
參考圖15,第一編程電壓信號(hào)VPGMl可以^i口到井韌妄到要編程的被選務(wù)賭晶 體管的被選字線WLi。第二通過(guò)電壓信號(hào)VPASS2可以;^n到鄰近或直接相鄰于被 選字線WLi的未選字線WLi+l和WLi-l ，第一通過(guò)電壓信號(hào)VPASS1可以施加到不 鄰近或不直接相鄰于被選字線WLi的;^字線WLi+2和WLi-2。
圖16是示出了當(dāng)^f諸器件根據(jù)圖13的^^呈圖所示方法進(jìn)##1乍時(shí)，辟竊到包含
電路圖。圖16所示的存儲(chǔ)單元陣列1700是包括井財(cái)妄到16條字線和n條位線BL1 到BLn的^i諸晶體管Ml到M16n的^H者塊。
下面,將針對(duì)圖5和16對(duì)才艮據(jù)示例實(shí)施例的NAND型閃存器件的"^f乍進(jìn)行描述。
參考圖16,第""i4擇線SSL、第二選^^戔GSL、字線WL1到WL16和公共源極 線CSL可以摔^妄到行解碼器1300。 ^^渚單元陣列1700可以包括選擇晶體管ST11 到STln和GT11到GTln,以及^H諸晶體管Mil到M16n。選擇晶體管STll、 ^# 晶體管Mil到M161以^it擇晶體管GT11 I線到位線BL1。選擇晶體管ST12、存 儲(chǔ)晶體管M12到M162以及選擇晶體管GT12可以l竊到位線BL2。選擇晶體管 STln、 ^#晶體管Mln到M16n以^Jt擇晶體管GTln可以井勁妄到位線BLn。地電 壓可以;^。到公共源極線CSL。第一編程電壓信號(hào)VPGM1可以^。到井^妄到被選 務(wù)賭晶體管的被選字線WLi。第二通過(guò)電壓信號(hào)VPASS2可以 口到鄰近或直接相 鄰于凈皮選字線WLi的M字線WLi+l和WLi-l,以及第一通過(guò)電壓信號(hào)VPASS1 可以^口到不鄰近或不直接相鄰于4先逸字線WLi的^i^字線WLi+2和WLi-2。
如勤科點(diǎn)妄到字線WL2的存儲(chǔ)晶體管M21到M2n進(jìn)行編程，則圖16所示的存 儲(chǔ)單元陣列的操作方式如下。此外，在存儲(chǔ)晶體管M21到M2n中，M21被假定編 程為凄t據(jù)"r, M2n被假定編程為數(shù)據(jù)"0"。
編程是將電子注入到^i者晶體管的浮置柵極的過(guò)程。擦除是將，在浮置柵極中 的電子4,'J溝ii4面的過(guò)程，并且當(dāng)擦除沖刻乍完成時(shí)閾值電壓(VIH) P務(wù)低。當(dāng) 數(shù)據(jù)"O，，被編程時(shí)閾值電壓(VTH)升高，而當(dāng)數(shù)據(jù)'T，被編程時(shí)維持擦除狀態(tài)的閾
值電壓(VTH)。
數(shù)據(jù)"1"和數(shù)據(jù)"0"在編程開始之前被;^口到位線BL1和BLn。維持擦除數(shù)據(jù)的、 ^t妻到被編程為數(shù)據(jù)'T，的務(wù)睹晶體管的位線可以稱為未選位線，其中數(shù)據(jù)改變的、
誄^妄到被編程為數(shù)據(jù)"o"的務(wù)賭晶體管的位線可以稱為被選位線。
在編程#^[乍期間，根據(jù)至少一些示例實(shí)施例，可以將對(duì)應(yīng)于數(shù)據(jù)"l"的電源電壓 VDD施加到位線BLl,可以將對(duì)應(yīng)于數(shù)據(jù)"O，，的地電壓施加到位線BLn。可以將電 源電壓VDD施加到第-"it擇線SSL，可以將電壓0 0到第二選#^ GSL,以截 止選擇晶體管GT11到GTln。可以將第一編程電壓信號(hào)VPGM1 。到被選字線 WL2?？梢詫⒌诙ㄟ^(guò)電壓信號(hào)VPASS2;^/。到相鄰(例如，直接相鄰)于被選字 線WL2的M字線WL1和WL3,可以將第一通過(guò)電壓信號(hào)VPASS1 。到不鄰近 或不直接相鄰于被選字線WL2的tt字線WL4到WL6。在t2時(shí)刻，第一編程電 壓信號(hào)VPGMi可以響應(yīng)于編程電壓使能信號(hào)VPGM一EN而轉(zhuǎn)換到編程電壓信號(hào) VPGM的電壓電平，如圖IOA所示。在tl時(shí)刻，第一通過(guò)電壓信號(hào)VPASS1可以響 應(yīng)于通過(guò)電壓使能信號(hào)VPASS—EN而轉(zhuǎn)換到通過(guò)電壓信號(hào)VPASS的電壓電平，如 圖IOB所示。在tl時(shí)刻，第二通過(guò)電壓信號(hào)VPASS2可以響應(yīng)于降低的通過(guò)電壓使 能信號(hào)DVPASS一EN而轉(zhuǎn)換到降低的通過(guò)電壓信號(hào)VPASSD的電壓電平，并且在自 tl開始的確定時(shí)間T之后的t2時(shí)刻，第二通過(guò)電壓信號(hào)VPASS2可以響應(yīng)于通過(guò)電 壓使能信號(hào)VPASS_EN而轉(zhuǎn)換到通過(guò)電壓信號(hào)VPASS的電壓電平，如圖10C所示。
可以將電源電壓VDD;^。到選擇晶體管STln,并且將對(duì)應(yīng)于數(shù)據(jù)"O"的電壓(例 如。接地電壓)^i。到被選位線BLn。這樣，可以使選擇晶體管STln導(dǎo)通。此外， 可以將第一通過(guò)電壓信號(hào)VPASS1、第二通過(guò)電壓信號(hào)VPASS2或第一編程電壓信 號(hào)VPGM1 ;^。到l^妄到被選位線BLn的^^諸晶體管Mln到M16n的控制柵極。 在該實(shí)例中，所有的^^者晶體管Mln到M16n都可以導(dǎo)通，并且每個(gè)^^者晶體管 Mln到M16n的漏極、源極和溝道可以具有等于或J^等于地電壓的電壓電平?？?以將第一編程電壓信號(hào)VPGM1 0到^^到被選字線WL2的務(wù)賭晶體管M2n的 控制柵極。這引起電位差，并且例如通過(guò)隧ii^文應(yīng)電子被注A^存儲(chǔ)晶體管M2n的 浮置柵極。相應(yīng)地，存儲(chǔ)晶體管M2n可以變換或改變成具有正閾值電壓的增強(qiáng)型晶 體管。
可以將對(duì)應(yīng)于數(shù)據(jù)"l"的電源電壓VDD施加到未選位線BL1,使得務(wù)賭晶體管 M21可以維持擦除數(shù)據(jù)(例如數(shù)據(jù)"r)?？梢詫㈦娫措妷篤DD施加到第一選擇線 SSL,可以將電源電壓VDD⑩口到選擇晶體管ST11的柵極和漏極。當(dāng)電庫(kù)線到選擇晶體管ST11的源極的每個(gè)務(wù)(諸晶體管Mil到M161的控制柵極的電壓從大約0V 變化到通過(guò)電壓信號(hào)VPASS的電壓電平或者編程電壓信號(hào)VPGM的電壓電平時(shí)， 每個(gè)^^渚晶體管Ml 1到M161的溝道可以通過(guò)務(wù)賭晶體管Ml 1到M161之間電容性 專點(diǎn)妄而^^電到第一電壓(VET),它可以高于VDD-VTH。在至少這個(gè)實(shí)例中，VTH 是選擇晶體管ST11的閾值電壓。當(dāng)每個(gè)##晶體管Mil到M161的控制柵極和溝 道之間的電容值為Cl，并且每個(gè)務(wù)賭晶體管Mll到M161的溝道和P型阱之間的電 容值為C2時(shí)，^^系數(shù)"r"可以^^達(dá)為r《l/(Cl+C2)。第一電壓VET可以用等式 l表示。
<formula>formula see original document page 22</formula> [等式i]
在等式1中，n表示包含在NAND單元裝置(NAND cell unit)中的^H諸晶體管的數(shù) 量。NAND單元裝置可以包括串^^t妾在每條位線BL1 、 BL2和BLn以及公共源極 線CSL之間的選擇晶體管和^^者晶體管。
當(dāng)^f諸晶體管Mil到M161的溝道電壓增加到VDD-VTH時(shí)，第"-i^擇晶體管 Sll可以被截止，并因此，每個(gè)^H者晶體管M11到M161的溝道可以均勻或者M(jìn) 均勻被充電到第一電壓VET。因此，可以減小選擇晶體管M21的控制槺極和溝道之 間的電壓差VET-VGM。電壓差VET-VGM可以不高到足以產(chǎn)生Fowler-Nordheim隧 道(F-N隧道)。從而，可以抑制(例如，防止和/或禁止)^Jifot存儲(chǔ)晶體管M21 的編程。例如，被選^f諸晶體管M21可以維持對(duì)應(yīng)于擦除狀態(tài)的負(fù)閾值電壓。如上 所述，可以自動(dòng)抑制、禁止和/或防il^十l^妄到^i4位線BLl的被選<4#晶體管M21 的編程。
根據(jù)示例實(shí)施例的行解碼器1300可以將第二通過(guò)電壓信號(hào)VPASS2提供^4卩近 或直接相鄰于^Cit字線WL2的^i^字線WL1和WL3,并且可以將第一通過(guò)電壓信 號(hào)VPASS1提供給不鄰近或不直接相鄰于被選字線WL2的^字線WL4到WL6。 如上所述，第一通過(guò)電壓信號(hào)VPASS1可以響應(yīng)于通過(guò)電壓使能信號(hào)VPASS—EN而 在tl時(shí)刻轉(zhuǎn)換到通過(guò)電壓信號(hào)VPASS的電壓電平。第二通過(guò)電壓信號(hào)VPASS2可 以響應(yīng)于降低的通過(guò)電壓使能信號(hào)DVPASS一EN而在tl時(shí)刻轉(zhuǎn)換到l^f氐的通過(guò)電壓 信號(hào)VPASSD的電壓電平，并且可以響應(yīng)于通過(guò)電壓使能信號(hào)VPASS—EN而在自tl 開始的確定時(shí)間T之后的t2時(shí)刻轉(zhuǎn)換到通過(guò)電壓信號(hào)VPASS的電壓電平。
在傳統(tǒng)技術(shù)中，雖然編程電壓信號(hào)VPGM被^n到被選字線WL2，但是鄰近或 直接相鄰于被選字線WL2的^it字線WL1和WL3的電壓可以變?yōu)楸韧ㄟ^(guò)電壓信號(hào) VPASS的電平高。所以，會(huì)因電容'^4給而引起不希望的編程。 根據(jù)示例實(shí)施例，在NAND型閃存器件中，可以將下述電壓信號(hào)施加到鄰i^ 直接相鄰于被選字線WL2的"字線WL1和WL3:所述電壓信號(hào)在編程電壓使能 信號(hào)VPGM一EN #^敫活之前具有降低的通過(guò)電壓信號(hào)VPASSD的電壓電平，而在編 程電壓使能信號(hào)VPGM—EN ^i敫活時(shí)具有通過(guò)電壓信號(hào)VPASS的電壓電平。
相應(yīng)地，圖5的NAND型閃存器件可以抑制和/或防止當(dāng)編程電壓被;^口到^it 字線時(shí)因電容l^禺合而對(duì)^it字線進(jìn)行不希望的編程。
根據(jù)如圖13所示的示例實(shí)施例的編程方法，第一編程電壓信號(hào)VPGM1可以首 先升高到通過(guò)電壓信號(hào)VPASS的電平，并且第一編程電壓信號(hào)VPGM1可以在編程 電壓使能信號(hào)VPGM一EN被激活時(shí)升高到編程電壓信號(hào)VPGM的電平。當(dāng)根據(jù)圖 13所示的方法編程時(shí)，可以抑制和/或防止因電容^|給而對(duì)| 到^4字線的## 晶體管進(jìn)行不希望的編程。
圖17是示出了根據(jù)另一示例實(shí)施例的NAND型閃存器件的電路圖。
參考圖17, NAM)型閃存器件2000可以包括編程控制電路2100、電壓發(fā)生電路 2200、行解碼器2300和/或^ft單元陣列2700。
##單元陣列2700可以包括多個(gè)^^諸晶體管。電壓發(fā)生電路2200可以產(chǎn)生編程 電壓信號(hào)VPGM、通過(guò)電壓信號(hào)VPASS、第一升壓電壓VPP和/或第二升壓電壓 DVPP。編程控制電路2100可以響應(yīng)于指令信號(hào)CMD和行iW止信號(hào)X_ADDR而產(chǎn) 生編程電壓使能信號(hào)VPGM—EN、通過(guò)電壓使能信號(hào)VPASS一EN、第一P務(wù)低的通過(guò) 電壓使能信號(hào)DVPASS—EN和/或第二降低的通過(guò)電壓使能信號(hào)DDVPASS_EN。行 解碼器2300可以產(chǎn)生第一編程電壓信號(hào)VPGM1 、第一通過(guò)電壓信號(hào)VPASS1和/ 或第二通過(guò)電壓信號(hào)VPASS2。第一編程電壓信號(hào)VPGMi可以響應(yīng)于編程電壓使能 信號(hào)VPGM一EN而轉(zhuǎn)換到編程電壓信號(hào)VPGM的電壓電平。第一通過(guò)電壓信號(hào) VPASS1可以響應(yīng)于通過(guò)電壓使能信號(hào)VPASS_EN而轉(zhuǎn)換到通過(guò)電壓信號(hào)VPASS 的電壓電平。第二通過(guò)電壓信號(hào)VPASS2可以在編程電壓使能信號(hào)VPGM一EN4皿 活之前具有降低的通過(guò)電壓信號(hào)VPASSD的電壓電平，而在編程電壓使能信號(hào) VPGM_EN 4fc敫活時(shí)具有通過(guò)電壓信號(hào)VPASS的電壓電平。編程電壓信號(hào)VPGM1 、 第一通過(guò)電壓信號(hào)VPASS1和第二通過(guò)電壓信號(hào)VPASS2可以被提供^禹接到^ 單元陣列2700的字線。
NAND型閃存器件2000還可以包括;4iii爰沖器2900、列解碼器2400、列選通器 2500和/或感測(cè)放大器2600。
地址緩沖器2900可以緩沖外部地址ADDR以產(chǎn)生行地址X_—ADDR和列地址
Y—ADDR。列解碼器2400可以解碼列地址Y—ADDR以產(chǎn)生解碼的列地iih。列選通 器2500可以選通A^卜部接收的第一數(shù)據(jù)和要輸出的第二數(shù)據(jù)。感測(cè)放大器2600可 以將來(lái)自^^渚單元陣列2700的輸出數(shù)據(jù)放大，并且將所放大的輸出數(shù)據(jù)提供到列選 通器2500。感測(cè)放大器2600可以接收列選通器2500的輸出數(shù)據(jù)以將所接收的列選 通器2500的輸出數(shù)據(jù)提供到，單元陣列2700。
NAND型閃存器件2000還可以包括I/O緩沖器2800,該緩沖器緩沖從外部所接 收的提供給內(nèi)部電路的指令CMD、地址ADDR和數(shù)據(jù)并且可以緩沖從內(nèi)部電^# 收的用以輸出到外部的數(shù)據(jù)。
圖18是示出了根據(jù)另一示例實(shí)施例的電壓發(fā)生電路的電路圖。圖18的電壓發(fā)生 電路可以用作包含在圖17所示的NAND型閃存器件2000中的電壓發(fā)生電路2200。
參考圖18,電壓發(fā)生電路2200可以包括編程電壓電荷泵2210、第一調(diào)節(jié)器2220、 通過(guò)電壓電荷泵2230、第二調(diào)節(jié)器2240、第一升壓電荷泵2250、第三調(diào)節(jié)器2260、 第二升壓電荷泵2270和/或第四調(diào)節(jié)器2280。
編程電壓電荷泵2210可以響應(yīng)于第一泵控制信號(hào)PP1而產(chǎn)生具有更穩(wěn)定或相對(duì) 穩(wěn)定的電壓電平的編程電壓信號(hào)VPGM。第一調(diào)節(jié)器2220可以響應(yīng)于編程電壓信號(hào) VPGM而產(chǎn)生第一泵控制信號(hào)PP1 。通過(guò)電壓電荷泵2230可以響應(yīng)于第二泵控制信 號(hào)PP2而產(chǎn)生具有穩(wěn)定電壓電平的通過(guò)電壓信號(hào)VPASS。第二調(diào)節(jié)器2240可以響 應(yīng)于通過(guò)電壓信號(hào)VPASS而產(chǎn)生第二泵控制信號(hào)PP2。第一升壓.電荷泵2250可以 響應(yīng)于第三泵控制信號(hào)PP3而產(chǎn)生具有更穩(wěn)定或相對(duì)穩(wěn)定的電壓電平的升壓電壓 VPP。第三調(diào)節(jié)器2260可以響應(yīng)于第一升壓電壓VPP而產(chǎn)生第三泵控制信號(hào)PP3。 第二升壓電荷泵2270可以響應(yīng)于第四泵控制信號(hào)PP4而產(chǎn)生具有更穩(wěn)定或相對(duì)穩(wěn)定 的電壓電平的第二升壓電壓DVPP。第四調(diào)節(jié)器2280可以響應(yīng)于第二升壓電壓DVPP 而產(chǎn)生第四泵控制信號(hào)PP4。
圖19是示出了根據(jù)另一示例實(shí)施例的行解碼器的電路圖。圖19的行解碼器可以 用作包含在圖17所示的NAND型閃存器件2000中的#^碼器2300。
參考圖19,行解碼器2300可以包括字線驅(qū)動(dòng)器2310、 2320和/或2330。
字線驅(qū)動(dòng)器2330可以基于第一升壓電壓VPP、第二升壓電壓DVPP、編程電壓 信號(hào)VPGM、通過(guò)電壓信號(hào)VPASS、行;W止信號(hào)的一位X一ADDIKl:i^、編程電壓 使能信號(hào)VPGM—EN、通過(guò)電壓使能信號(hào)VPASS—EN、第一降低的通過(guò)電壓使能信 號(hào)DVPASS—EN和/或第二降低的通過(guò)電壓使能信號(hào)DDVPASS—EN而選擇4^W奪編 程電壓信號(hào)VPGM1 、通過(guò)電壓信號(hào)VPASS1和/或通過(guò)電壓信號(hào)VPASS2傳輸?shù)阶?線。
字線驅(qū)動(dòng)器2320可以基于第一升壓電壓VPP、第二升壓電壓DVPP、編程電壓 信號(hào)VPGM、通過(guò)電壓信號(hào)VPASS、行地址信號(hào)的一位X—ADDR<l:n>、編程電壓 使能信號(hào)VPGMUEN、通過(guò)電壓使能信號(hào)VPASS—EN、第一降低的通過(guò)電壓使能信 號(hào)DVPASS一EN和/或第二降低的通過(guò)電壓使能信號(hào)DDVPASS一EN而選擇I^M尋編 程電壓信號(hào)VPGMla、通過(guò)電壓信號(hào)VPASSla和/或通過(guò)電壓信號(hào)VPASS2a傳輸?shù)?字線。
字線驅(qū)動(dòng)器2310可以基于第一升壓電壓VPP、第二升壓電壓DVPP、編程電壓 信號(hào)VPGM、通過(guò)電壓信號(hào)VPASS、行i4iiM言號(hào)的一位X一ADDR〈l:n〉、編程電壓 使能信號(hào)VPGM—EN、通過(guò)電壓使能信號(hào)VPASS一EN、第一降低的通過(guò)電壓使能信 號(hào)DVPASS一EN和/或第二降低的通過(guò)電壓使能信號(hào)DDVPASS—EN而選擇'魁4#編 程電壓信號(hào)VPGMlb、通過(guò)電壓信號(hào)VPASSlb和/或通過(guò)電壓信號(hào)VPASS2b傳輸?shù)?字線。
圖20是示出了根據(jù)另一示例實(shí)施例的字線驅(qū)動(dòng)器的電路圖。圖20的字線驅(qū)動(dòng)器 可以用作包含在圖19的行解碼器中的字線驅(qū)動(dòng)器2330。
參考圖20,字線驅(qū)動(dòng)器2330可以包括開關(guān)2331、 2332、 2333、 2334, NMOS晶 體管2335、 2336、 2337和/或2338。
開關(guān)2331可以響應(yīng)于升壓電壓VPP、編程電壓使能信號(hào)VPGM—EN和/或行^iit 信號(hào)的第一位X—ADDRJ而產(chǎn)生第一柵極控制信號(hào)VG1。 NMOS開關(guān)2335可以響 應(yīng)于第一柵極控制信號(hào)VG1而將編程電壓信號(hào)VPGM輸出到對(duì)應(yīng)于行iW止信號(hào)的 第一位X—ADDR—1的字線WL1。開關(guān)2332可以響應(yīng)于升壓電壓VPP、通過(guò)電壓使 能信號(hào)VPASS_EN和/或行地址信號(hào)的第一位X一ADDR一1而產(chǎn)生第二4冊(cè)極控制信號(hào) VG2。 NMOS開關(guān)2336可以響應(yīng)于第_^*極控制信號(hào)VG2而將通過(guò)電壓信號(hào)VPASS 輸出到對(duì)應(yīng)于行地址信號(hào)的第一位X一ADDR一1的字線WL1 。
開關(guān)2333可以響應(yīng)于第一升壓電壓VPP、第一降低的通過(guò)電壓使能信號(hào) DVPASS一EN和/或行地址信號(hào)的第一位X_ADDR—1而產(chǎn)生第三柵極控制信號(hào)VG3。 開關(guān)2334可以響應(yīng)于第二升壓電壓DVPP和/或第二降低的通過(guò)電壓使能信號(hào) DDVPASS一EN而產(chǎn)生第四柵極控制信號(hào)VG4。
NMOS晶體管2337具有可以被施加通過(guò)電壓信號(hào)VPASS的漏極和可以被翻口第 四柵極控制信號(hào)VG4的柵極。NMOS晶體管2338具有可以被^口第三柵極控制信 號(hào)VG3的柵極、耦接到NMOS晶體管2337的源極的漏極、以及^4妻到對(duì)應(yīng)于行地
址信號(hào)的第一位X一ADDR—1的字線WL1的源極。此外，NMOS晶體管2338可以 將降低的通過(guò)電壓信號(hào)VPASSD輸出到字線WL1 。
在圖20所示的字線驅(qū)動(dòng)器2330中，第一編程電壓信號(hào)VPGM1對(duì)應(yīng)于編程電壓 信號(hào)VPGM,第一通過(guò)電壓信號(hào)VPASS1對(duì)應(yīng)于通過(guò)電壓信號(hào)VPASS。在至少這個(gè) 實(shí)施例中，第二通過(guò)電壓信號(hào)VPASS2可以響應(yīng)于降低的通過(guò)電壓使能信號(hào) DVPASS—EN而轉(zhuǎn)換到P條低的通過(guò)電壓信號(hào)VPASSD的電壓電平。接著，在確定的 時(shí)間之后，第二通過(guò)電壓信號(hào)VPASS2可以響應(yīng)于通過(guò)電壓使能信號(hào)VPASS—EN而 轉(zhuǎn)換到通過(guò)電壓信號(hào)VPASS的電壓電平。
在圖20所示的字線驅(qū)動(dòng)器2330中，降低的通過(guò)電壓信號(hào)VPASSD的電平可以通 it^/。到NMOS晶體管2337的柵極的第四柵極控制信號(hào)VG4的電平來(lái)確定。例如， 降低的通過(guò)電壓信號(hào)VPASSD可以具有等于或^等于第四柵極控制信號(hào)VG4和 NMOS晶體管2337的閾值電壓VTH之間的差的電壓電平。第四柵極控制信號(hào)VG4 可以是對(duì)應(yīng)于第二升壓電壓DVPP的電壓信號(hào)。
圖21是示出了根據(jù)另一示例實(shí)施例的字線驅(qū)動(dòng)器的電路圖，其可以包含在圖19 所示的行解碼器2330中。
參考圖21,字線驅(qū)動(dòng)器2330a可以包括開關(guān)2331、 2333、 2334a、 NMOS晶體 管2335、 2337和/或2338。
開關(guān)2331可以響應(yīng)于升壓電壓VPP、編程電壓使能信號(hào)VPGM—EN和/或行i&止 信號(hào)的第一位X—ADDR—1而產(chǎn)生第一柵極控制信號(hào)VG1。 NMOS開關(guān)2335可以響 應(yīng)于第一柵極控制信號(hào)VG1而將編程電壓信號(hào)VPGM輸出到對(duì)應(yīng)于行地址信號(hào)的 第一位X_ADDR_1的字線WL1 。
開關(guān)2333可以響應(yīng)于第""f]"壓電壓VPP、第一降低的通過(guò)電壓使能信號(hào) DVPASS一EN和行地址信號(hào)的第一位X_ADDR_1而產(chǎn)生第三柵極控制信號(hào)VG3。開 關(guān)2334a可以響應(yīng)于第二升壓電壓DVPP、第二斷氐的通過(guò)電壓使能信號(hào) DDVPASS_EN和/或行地址信號(hào)的第一位X_ADDR_1而產(chǎn)生第五柵極控制信號(hào) VG5。
NMOS晶體管2337具有可以被施加通過(guò)電壓信號(hào)VPASS的漏極和可以被 口第 五柵極控制信號(hào)VG5的柵極。NMOS晶體管2338具有可以被^口第三柵極控制信 號(hào)VG3的柵極、皿到NMOS晶體管2337的源極的漏極、以AMI妻到對(duì)應(yīng)于行地 址信號(hào)的第一位X—ADDR一1的字線WL1的源極。此外，NMOS晶體管2338可以 將通過(guò)電壓信號(hào)VPASS和Pff氐的通過(guò)電壓信號(hào)VPASSD輸出到字線WL1 。
在圖21所示的字線驅(qū)動(dòng)器2330a中，第一編程電壓信號(hào)VPGM1對(duì)應(yīng)于編程電 壓信號(hào)VPGM,第一通過(guò)電壓信號(hào)VPASS1對(duì)應(yīng)于通過(guò)電壓信號(hào)VPASS。在至少這 個(gè)實(shí)施例中，第二通過(guò)電壓信號(hào)VPASS2可以響應(yīng)于降低的通過(guò)電壓使能信號(hào) DVPASS—EN而轉(zhuǎn)換到P爭(zhēng)低的通過(guò)電壓信號(hào)VPASSD的電壓電平。接著，在確定的 時(shí)間之后，第二通過(guò)電壓信號(hào)VPASS2可以響應(yīng)于通過(guò)電壓使能信號(hào)VPASS一EN而 轉(zhuǎn)換到通過(guò)電壓信號(hào)VPASS的電壓電平。
在圖21所示的字線驅(qū)動(dòng)器2330a中，通過(guò)電壓信號(hào)VPASS和^f氐的通過(guò)電壓信 號(hào)VPASSD的電平可以根據(jù)第二升壓電壓DVPP的電平變化。相應(yīng)地，字線驅(qū)動(dòng)器 2330a可以通過(guò)調(diào)節(jié)第二升壓電壓DVPP的電平而能產(chǎn)生通過(guò)電壓信號(hào)VPASS和降 低的通過(guò)電壓信號(hào)VPASSD。例如，通過(guò)電壓信號(hào)VPASS或降低的通過(guò)電壓信號(hào) VPASSD可以具有等于或差4^等于第五柵極控制信號(hào)VG5和NMOS晶體管2337的 閾值電壓VTH之間的差的電壓電平。第五柵極控制信號(hào)VG5是對(duì)應(yīng)于第二升壓電 壓DVPP的電壓信號(hào)。
#4十對(duì)圖17到圖21對(duì)根據(jù)示例實(shí)施例的NAND型閃存器件的示例才^(t進(jìn)行說(shuō)明。
參考圖17, NAND型閃存器件可以利用在電壓發(fā)生電路2200中產(chǎn)生的第一升壓 電壓VPP和第二升壓電壓DVPP,并且可以利用在編程控制電路2100中產(chǎn)生的第一 降低的通過(guò)電壓使能信號(hào)DVPASS_EN和第二降低的通過(guò)電壓使能信號(hào) DDVPASS一EN。
參考圖20,可以將第二升壓電壓DVPP和第二降低的通過(guò)電壓使能信號(hào) DDVPASS—EN 口到開關(guān)2334。從開關(guān)2334輸出的第四柵極控制信號(hào)VG4可以 決定降低的通過(guò)電壓信號(hào)VPASSD的電平。例如，降低的通過(guò)電壓信號(hào)VPASSD的 電平可以根據(jù)第二升壓電壓DVPP的電平來(lái)決定。參考圖21，可以將第二升壓電壓 DVPP、第二降低的通過(guò)電壓使能信號(hào)DDVPASS—EN和/或行地址信號(hào)的第一位 X_ADDR_1施加到開關(guān)2334a。從開關(guān)2334a輸出的第五柵極控制信號(hào)VG5可以決 定通過(guò)電壓信號(hào)VPASS和降低的通過(guò)電壓信號(hào)VPASSD的電平。例如，通過(guò)電壓 信號(hào)VPASS和降低的通過(guò)電壓信號(hào)VPASSD的電平可以根據(jù)第二升壓電壓DVPP 的電平來(lái)決定。
如上所述，可以將下述電壓信號(hào)施加到鄰近或直接相鄰i^ii^字線的一條^M^字
線(或多條未選字線)該電壓信號(hào)在編程電壓使能信號(hào)癒敫活之前具有P條低的通過(guò) 電壓信號(hào)的電壓電平，而在編程電壓使能信號(hào)4ii敫活時(shí)可以轉(zhuǎn)換到通過(guò)電壓信號(hào)的 電壓電平?？梢栽诰幊屉妷菏鼓苄盘?hào)凈^敫活之前將1^氐的通過(guò)電壓信號(hào)只 0到鄰 近或直接相鄰于被選字線的^i^字線，這樣可以抑制和/或防止l^氐4i^串的升壓效 率。然而，在一些示例實(shí)施例中，可以將電壓信號(hào)^。到位于被逸字線附近的幾條字線。
如上所述，根據(jù)至少一些示例實(shí)施例的非易失性半導(dǎo)^j渚器件可以降^^皮選字 線和^ii字線之間的電斜給效應(yīng)，并且可以抑制和/或防jL^H點(diǎn)妄到^ii串的M 字線的務(wù)賭晶體管進(jìn)行不希望的編程。此外，根據(jù)至少一些示例實(shí)施例的非易失性
半導(dǎo)^ft器件可以通ii^口上述電壓信號(hào)而不使^Mi串的升壓效率降低。
雖然對(duì)具體實(shí)施例作了詳細(xì)描述，但是應(yīng)該理解，在不脫離本發(fā)明的范圍的情況 下可以作各種改變、替代和變更。
權(quán)利要求
1、一種非易失性半導(dǎo)體存儲(chǔ)器件，包括行解碼器，被配置為響應(yīng)于編程電壓使能信號(hào)、通過(guò)電壓使能信號(hào)、降低的通過(guò)電壓使能信號(hào)和升壓電壓而產(chǎn)生編程電壓信號(hào)、通過(guò)電壓信號(hào)和降低的通過(guò)電壓信號(hào)，所述降低的通過(guò)電壓信號(hào)具有低于所述通過(guò)電壓信號(hào)的電壓電平的電壓電平；被選字線，其耦接到被選存儲(chǔ)晶體管，并且被配置為響應(yīng)于所述編程電壓使能信號(hào)而接收所述編程電壓信號(hào)；和多條未選字線，包括至少一條被施加第一電壓信號(hào)的字線，所述第一電壓信號(hào)被配置為在所述編程電壓使能信號(hào)被激活之前具有所述降低的通過(guò)電壓信號(hào)的電壓電平，而在所述編程電壓使能信號(hào)被激活時(shí)具有所述通過(guò)電壓信號(hào)的電壓電平。
2、 根據(jù)權(quán)利要求1的非易失性半導(dǎo) #器件，其中所述第一電壓信號(hào)響應(yīng)于 所述降低的通過(guò)電壓使能信號(hào)而轉(zhuǎn)換到所述降低的通過(guò)電壓信號(hào)的電壓電平，并且 響應(yīng)于所述通過(guò)電壓使能信號(hào)而轉(zhuǎn)換到所述通過(guò)電壓信號(hào)的電壓電平。
3、 根據(jù)權(quán)利要求1的非易失性半導(dǎo)^i者器件，其中向所述凈縫字^^i口下述 電壓信號(hào)其中所述電壓信號(hào)被配置為響應(yīng)于所述通過(guò)電壓使能信號(hào)而轉(zhuǎn)換到所述 通過(guò)電壓信號(hào)的電壓電平，并ib波配置為響應(yīng)于所述編程電壓使能信號(hào)而轉(zhuǎn)換到所 述編程電壓信號(hào)的電壓電平。
4、 根據(jù)權(quán)利要求l的非易失性半導(dǎo)^H諸器件，其中向至少一條鄰近于所述被 選字線的^字線施加所述第一電壓信號(hào)。
5、 根據(jù)權(quán)利要求4的非易失性半導(dǎo)^i者器件，其中響應(yīng)于所述通過(guò)電壓使能
6、 根據(jù)權(quán)利要求1的非易失性半導(dǎo) #器件，還包括電壓發(fā)生電路，被配置為產(chǎn)生所述編程電壓信號(hào)、所i^it過(guò)電壓信號(hào)和所述升 壓電壓，以及控制電路，^S己置為響應(yīng)于指4H言號(hào)和行地址信號(hào)而產(chǎn)生所述編程電壓使能信 號(hào)、所iiif過(guò)電壓使能信號(hào)和所述P爭(zhēng)低的通過(guò)電壓使能信號(hào)。
7、 根據(jù)權(quán)利要求6的非易失性半^4^者器件，還包括 ^iii爰沖器，被配置為緩沖夕KP地址以產(chǎn)生行地址和列地址， 列解碼器，被酉己置為解碼所述列地址以產(chǎn)生解碼的列地址，列選通器，被配置為選通第一接收數(shù)據(jù)和^iir出的第j^t據(jù)，以及感測(cè)放大器，^S己置為放大^fi者單元陣列的輸出數(shù)據(jù)以提供所放大的輸出數(shù)據(jù)到所述列選通器，并且被配置為接Jlt/斤述列選通器的輸出數(shù)據(jù)以提供所接收的列選 通器的輸出數(shù)據(jù)到所述^H諸單元陣列。
8、 一種非易失性半"!^4#器件，包括 ^fi者單元陣列，包括多個(gè)^i者晶體管；電壓發(fā)生電路，被配置為產(chǎn)生編程電壓信號(hào)、通過(guò)電壓信號(hào)和升壓電壓； 控制電路，被配置為響應(yīng)于指^H言號(hào)和行地址信號(hào)而產(chǎn)生編程電壓使能信號(hào)、 通過(guò)電壓使能信號(hào)和降低的通過(guò)電壓使能信號(hào)；以及行解碼器，被配置為產(chǎn)生第一編程電壓信號(hào)、第一電壓信號(hào)和第二電壓信號(hào)， 所述第一編程電壓信號(hào)響應(yīng)于所述編程電壓使能信號(hào)而轉(zhuǎn)換到所述編程電壓信號(hào)的 電壓電平，所述第 一電壓信號(hào)響應(yīng)于所述通過(guò)電壓使能信號(hào)而轉(zhuǎn)換到所述通過(guò)電壓 信號(hào)的電壓電平，以及所述第二電壓信號(hào)在所述編程電壓使能信號(hào)^fclt活之前具有 所述降低的通過(guò)電壓信號(hào)的電壓電平，而在所述編程電壓使能信號(hào)^^t活時(shí)具有所 述通過(guò)電壓信號(hào)的電壓電平。
9、 才艮據(jù)權(quán)利要求8的非易失性半導(dǎo)傳^i者器件，其中向耦接到#線務(wù)賭晶體管 的第一字線施加所述第一編程電壓信號(hào)，以及向鄰近l敲妄^i^務(wù)賭晶體管的所述第 一字線的第二字線施加所述第二電壓信號(hào)，以及向不鄰近所述第一字線的第三字線 施加所述第一電壓信號(hào)。
10、 根據(jù)權(quán)利要求9的非易失性半導(dǎo)^^諸器件，其中所述第一編程電壓信號(hào) 在所述編程電壓使能信號(hào)^fc敫活之前具有地電壓的電壓電平，而在所述編程電壓使 能信號(hào)被激活時(shí)具有所述編程電壓信號(hào)的電壓電平。
11、 根據(jù)權(quán)利要求9的非易失性半導(dǎo)^賭器件，其中所述第一編程電壓信號(hào) 在所述編程電壓使能信號(hào)被激活之前具有所述通過(guò)電壓信號(hào)的電壓電平，而在所述 編程電壓使能信號(hào)被激活時(shí)具有所述編程電壓信號(hào)的電壓電平，所述編程電壓信號(hào) 的電壓電平高于所iiit過(guò)電壓信號(hào)的電壓電平。
12、 根據(jù)權(quán)利要求9的非易失性半^^^i者器件，其中所述電壓發(fā)生電路包括: 第一電荷泵，被配置為響應(yīng)于第一泵控制信號(hào)而產(chǎn)生所述編程電壓信號(hào)， 第一調(diào)節(jié)器，^i己置為響應(yīng)于所述編程電壓信號(hào)而產(chǎn)生所述第一泵控制信號(hào)， 第二電荷泵，^J己置為響應(yīng)于第二泵控制信號(hào)而產(chǎn)生所itii過(guò)電壓信號(hào)， 第二調(diào)節(jié)器，,處己置為響應(yīng)于所iiit過(guò)電壓信號(hào)而產(chǎn)生所述第二泵控制信號(hào)，第三電荷泵，^S己置為響應(yīng)于第三泵控制信號(hào)而產(chǎn)生所述升壓電壓，以及 第三調(diào)節(jié)器，被配置為響應(yīng)于所述升壓電壓而產(chǎn)生所述第三泵控制信號(hào)。
13、 根據(jù)權(quán)利要求9的非易失性半^IM^f渚器件，其中所述^^碼器包括多個(gè)字線馬區(qū)動(dòng)器，每個(gè)字線驅(qū)動(dòng)器被配置為根據(jù)所述升壓電壓、所述編程電壓信號(hào)、所述通過(guò)電壓信號(hào)、所述行地址信號(hào)的第一位、所述編程電壓使能信號(hào)、所idiit過(guò)電壓使能信號(hào)和所述降低的通過(guò)電壓使能信號(hào)而產(chǎn)生所述第一編程電壓信號(hào)、所述第 一電壓信號(hào)或所述第二電壓信號(hào)。
14、 根據(jù)權(quán)利要求13的非易失性半^#^者器件，其中每個(gè)字線驅(qū)動(dòng)器包拾 第一開關(guān)，被配置為響應(yīng)于所述升壓電壓、所述編程電壓使能信號(hào)和所述行地址信號(hào)的第一位而產(chǎn)生第一柵極控制信號(hào)，第 一晶體管，凈如己置為響應(yīng)于所述第 一柵極控制信號(hào)而將所述編程電壓信號(hào)輸 出到對(duì)應(yīng)于所述行^iih信號(hào)的第一位的字線，第二開關(guān)，被配置為響應(yīng)于所述升壓電壓、所iiit過(guò)電壓使能信號(hào)和所述行地 址信號(hào)的第一位而產(chǎn)生第二柵極控制信號(hào)，第二晶體管，^g己置為響應(yīng)于所述第二柵極控制信號(hào)而將所逸逸過(guò)電壓信號(hào)輸 出到對(duì)應(yīng)于所述行地址信號(hào)的第 一位的字線，第三開關(guān)，被配置為響應(yīng)于所述升壓電壓、所述降低的通過(guò)電壓使能信號(hào)和所 述行地址信號(hào)的第一位而產(chǎn)生第三柵極控制信號(hào)，第三晶體管，具有被施加所述通過(guò)電壓信號(hào)的漏極和4^姿到所述漏極的柵極，以及第四晶體管，具有被施加所述第三柵極控制信號(hào)的柵極、^^到所述第三晶體 管的源極的漏極以彭^妄到對(duì)應(yīng)于所述行地址信號(hào)的第一位的字線的源極，并且被 配置為將所述降^氐的通過(guò)電壓信號(hào)輸出到所述字線。
15、 根據(jù)權(quán)利要求9的非易失性半^4^器件，其中所述,氐的通過(guò)電壓使 能信號(hào)包括第一降低的通過(guò)電壓使能信號(hào)和第二剮氐的通過(guò)電壓使能信號(hào)，而所述 升壓電壓包括第 一升壓電壓和第二升壓電壓。
16、 根據(jù)權(quán)利要求15的非易失性半導(dǎo)^f諸器件，其中所述第一編程電壓信號(hào) 被酉己置為在所述編程電壓使能信號(hào)被激活之前具有所述通過(guò)電壓信號(hào)的電壓電平， 并且被配置為在所述編程電壓使能信號(hào)被激活時(shí)具有所述編程電壓信號(hào)的電壓電 平，所述編程電壓信號(hào)的電壓電平高于所必逸過(guò)電壓信號(hào)的電壓電平。
17、 根據(jù)權(quán)利要求16的非易失性半^^f諸器件,其中所述電壓勝電路包拾第一電荷泵，被配置為響應(yīng)于第一泵控制信號(hào)而產(chǎn)生所述編程電壓信號(hào)，第 一調(diào)節(jié)器，被配置為響應(yīng)于所述編程電壓信號(hào)而產(chǎn)生所述第 一泵控制信號(hào)，第二電荷泵，^S己置為響應(yīng)于第二泵控制信號(hào)而產(chǎn)生所述通過(guò)電壓信號(hào)， 第二調(diào)節(jié)器，被配置為響應(yīng)于所述通過(guò)電壓信號(hào)而產(chǎn)生所述第二泵控制信號(hào)，第三電荷泵，凈顛己置為響應(yīng)于第三泵控制信號(hào)而產(chǎn)生所述第一升壓電壓， 第三調(diào)節(jié)器，初CS己置為響應(yīng)于所述第一升壓電壓而產(chǎn)生所述第三泵控制信號(hào)， 第四電荷泵，被配置為響應(yīng)于第四泵控制信號(hào)而產(chǎn)生所述第二升壓電壓，以及 第四調(diào)節(jié)器，凈站己置為響應(yīng)于所述第二升壓電壓而產(chǎn)生所述第四泵控制信號(hào)。
18、 根據(jù)權(quán)利要求16的非易失性半導(dǎo)^4#器件，其中所述行解碼器包括多個(gè)字線驅(qū)動(dòng)器，每個(gè)字線驅(qū)動(dòng)器被酉己置為根據(jù)所述第一升壓電壓、所述第二升壓電壓、所述編程電壓信號(hào)、所述通過(guò)電壓信號(hào)、所述行i4iiH言號(hào)的第一位、所述編程電壓 使能信號(hào)、所述通過(guò)電壓使能信號(hào)、所述第一降低的通過(guò)電壓使能信號(hào)和所述第二 降低的通過(guò)電壓使能信號(hào)而產(chǎn)生所述第一編程電壓信號(hào)、所述第 一電壓信號(hào)或所述 第二電壓信號(hào)。
19、 根據(jù)權(quán)利要求18的非易失性半導(dǎo)^H諸器件，其中每個(gè)字線驅(qū)動(dòng)器包括， 第一開關(guān)，被配置為響應(yīng)于所述第一升壓電壓、所述編程電壓使能信號(hào)和所述行地址信號(hào)的第一位而產(chǎn)生第一柵極控制信號(hào)，第一晶體管，朝Cl己置為響應(yīng)于所述第一柵極控制信號(hào)而將所述編程電壓信號(hào)輸 出到對(duì)應(yīng)于所述行地址信號(hào)的第 一位的字線，第二開關(guān)，#顏己置為響應(yīng)于所述第一升壓電壓，所iiif過(guò)電壓使能信號(hào)和所述 行地址信號(hào)的第一位而產(chǎn)生第J^冊(cè)極控制信號(hào)，第二晶體管，被配置為響應(yīng)于所述第二柵極控制信號(hào)而將所述通過(guò)電壓信號(hào)輸 出到對(duì)應(yīng)于所述行地址信號(hào)的第一位的字線，第三開關(guān)，被配置為響應(yīng)于所述第二升壓電壓和所述第二降低的通過(guò)電壓使能 信號(hào)而產(chǎn)生第三柵極控制信號(hào)，第四開關(guān)，被配置為響應(yīng)于所述第4壓電壓、所述第一降低的通過(guò)電壓使能 信號(hào)和所述行Miih信號(hào)的第 一位而產(chǎn)生第四柵極控制信號(hào)，第三晶體管，具有被施加所述通過(guò)電壓信號(hào)的漏極和被施加所述第三柵極控制 信號(hào)的柵極，以及第四晶體管，具有被施加所述第四柵極控制信號(hào)的柵極、1^l妄到所述第三晶體 管的源極的漏極以及庫(kù)勁妄到對(duì)應(yīng)于所述行iW止信號(hào)的第一位的字線的源極，并且被 配置為將所述降^氐的通過(guò)電壓信號(hào)輸出到所述字線。.
20、 根據(jù)權(quán)利要求19的非易失性半^f^M^諸器件，其中所述第三晶體管被配置 為將所述第三柵極控制信號(hào)的電壓電平降低第三MOS晶體管的閾值電壓，所述第三 柵極控制信號(hào)的電壓電平對(duì)應(yīng)于所述第二升壓電壓。
21、 根據(jù)權(quán)利要求18的非易失性半^M^i者器件，其中每個(gè)字線驅(qū)動(dòng)器包括 第一開關(guān)，被配置為響應(yīng)于所述第一升壓電壓、所述編程電壓使能信號(hào)和所述行地址信號(hào)的第 一位而產(chǎn)生第 一柵極控制信號(hào)，第一晶體管，被配置為響應(yīng)于所述第一柵極控制信號(hào)而將所述編程電壓信號(hào)輸 出到對(duì)應(yīng)于所述行i^止信號(hào)的第一位的字線，第二開關(guān)，^J己置為響應(yīng)于所述第二升壓電壓、所述第二降低的通過(guò)電壓使能 信號(hào)和所述行地址信號(hào)的第一位而產(chǎn)生第二^冊(cè)極控制信號(hào)，第三開關(guān)，被配置為響應(yīng)于所述第一升壓電壓、所述第一降低的通過(guò)電壓使能 信號(hào)和所述行^i止信號(hào)的第一位而產(chǎn)生第三柵極控制信號(hào)，第二晶體管，具有被施加所逸逸過(guò)電壓信號(hào)的漏極和被施加所述第J14冊(cè)極控制^言號(hào)的一冊(cè)^及，以及第三晶體管，具有被施加所述第三柵極控制信號(hào)的柵極、井點(diǎn)妄到第二MOS晶 體管的源極的漏極、和津財(cái)妄到對(duì)應(yīng)于所述行地址信號(hào)的第一位的字線的源極，并且 被配置為將所iiit過(guò)電壓信號(hào)或所述降低的通過(guò)電壓信號(hào)輸出到所述字線。
22、 根據(jù)權(quán)利要求19的非易失性半導(dǎo)^##器件，其中所述第二升壓電壓的值 根據(jù)所述行地址信號(hào)的第 一位而變化。
23、 才艮據(jù)權(quán)利要求22的非易失性半^f^^者器件，其中所述第二開關(guān)凈AS己置為當(dāng)對(duì)應(yīng)于所述行地址信號(hào)的第一位的字線是與^#到所述被選##晶體管的第一字線直接相鄰的第二字線時(shí)，通過(guò)降^/斤述第二升壓電壓而減小所述第二柵極控制信號(hào)，并且被配置為當(dāng)對(duì)應(yīng)于所述行^iiH言號(hào)的第一位的字線不是與4^妄到所述被選 存儲(chǔ)晶體管的第一字線直接相鄰的第二字線時(shí)通過(guò)提高所述第二升壓電壓來(lái)增大所述第二柵極控制信號(hào)。
24、 根據(jù)權(quán)利要求22的非易失性半^!M^(諸器件，其中每個(gè)字線驅(qū)動(dòng)器被配置為當(dāng)對(duì)應(yīng)于所述行:％^止信號(hào)的第一位的字線是^^到所述被選#^諸晶體管的第一字線時(shí)輸出所述編程電壓信號(hào)，并ib^S己置為當(dāng)對(duì)應(yīng)于所述行iW止信號(hào)的第一位的字 線是與所述第一字線直接相鄰的第二字線時(shí)輸出所述第二電壓信號(hào)，所述第二電壓 信號(hào)在所述編程電壓使能信號(hào)彬敫活之前具有所述降低的通過(guò)電壓信號(hào)的電壓電 平，而在所述編程電壓使能信號(hào)被激活時(shí)具有所述通過(guò)電壓信號(hào)的電壓電平，并且 被酉己置為當(dāng)對(duì)應(yīng)于所述行地址信號(hào)的第一位的字線不是與所述第一字線直接相鄰的 所述第二字線時(shí)輸出具有所itit過(guò)電壓信號(hào)的電壓電平的所述第一電壓信號(hào)。
25、 根據(jù)權(quán)利要求8的非易失性半^MH者器件，還包括 地址緩沖器，被配置為緩沖外部地址以產(chǎn)生行地址和列地址， 列解碼器，被配置為解碼所述列地址以產(chǎn)生解碼的列地址，列選通器，被配置為選通乂"K條收的第一數(shù)據(jù)和要輸出的第J^:據(jù)，以及 感測(cè)放大器，^S己置為放大所述^f諸單元陣列的輸出數(shù)據(jù)以提供所放大的輸出數(shù)據(jù)到所述列選通器，并且被配置為接^;斤述列選通器的輸出數(shù)據(jù)以提供所接收的列選通器的輸出數(shù)據(jù)到所述^(渚單元陣列。
26、 一種對(duì)非易失性半^^i者器件編程的方法，包括 將通過(guò)電壓信號(hào)提供給不鄰近于被選字線的第一未逸字線； 將降低的通過(guò)電壓信號(hào)提供^p近于所述被選字線的第二^it字線，所述P務(wù)低將所艦過(guò)電壓信號(hào)提供給所述第二絲字線；以及當(dāng)所述通過(guò)電壓信號(hào)被提供給所述第二^it字線時(shí)，將編程電壓信號(hào)提供給所 述被選字線。
27、 一種對(duì)非易失性半導(dǎo)^##器件編程的方法，包括 將通過(guò)電壓信號(hào)提供給不鄰近于被選字線的第一未選字線； 將制氐的通過(guò)電壓信號(hào)提供給鄰近于所述被選字線的第二未選字線，所述降低的通過(guò)電壓具有比所述通過(guò)電壓信號(hào)的電壓電平低的電壓電平；當(dāng)所述降低的通過(guò)電壓信號(hào)被提供給所述第二^it字線時(shí)，將所述通過(guò)電壓信號(hào)提供給所述被選字線，將所艦過(guò)電壓信號(hào)提供給所述第二絲字線；以及當(dāng)所述通過(guò)電壓信號(hào)被提供給所述第二tt字線時(shí)，將編程電壓信號(hào)提供給所 述被選字線。
全文摘要
公開了一種非易失性半導(dǎo)體存儲(chǔ)器件以及對(duì)該非易失性半導(dǎo)體存儲(chǔ)器件編程的方法。所述非易失性半導(dǎo)體存儲(chǔ)器件包括被選字線和未選字線，所述未選字線包括至少一條被施加第一電壓信號(hào)的未選字線。所述被選字線耦接到被選存儲(chǔ)晶體管并且響應(yīng)于編程電壓使能信號(hào)而接收編程電壓信號(hào)。將第一電壓信號(hào)施加到至少一條未選字線。所述第一電壓信號(hào)在所述編程電壓使能信號(hào)被激活之前具有降低的通過(guò)電壓的電壓電平，而在所述編程電壓使能信號(hào)被激活時(shí)具有通過(guò)電壓信號(hào)的電壓電平。
文檔編號(hào)G11C16/06GK101162609SQ200610064370
公開日2008年4月16日 申請(qǐng)日期2006年11月30日 優(yōu)先權(quán)日2006年10月12日
發(fā)明者樸晸壎 申請(qǐng)人:三星電子株式會(huì)社