專利名稱：半導體存儲器及檢測其位線的方法
技術領域：
本發(fā)明涉及一種半導體存儲器，特別是涉及執(zhí)行刷新操作的半導體存儲器以及檢測其位線的方法。
背景技術：
通常，動態(tài)半導體存儲器中的動態(tài)存儲單元包括一晶體管和一電容器，以存儲一位數(shù)據(jù)。電容器中存儲的高電平數(shù)據(jù)會隨時間流逝而消失。因此，要維持數(shù)據(jù)，應在電容器中存儲的高電平數(shù)據(jù)消失之前，定期執(zhí)行刷新操作。
在動態(tài)半導體存儲器的刷新操作中，若根據(jù)刷新地址選擇字線，將在所選字線間連接的存儲單元中存儲的高電平數(shù)據(jù)和連接到所選字線的存儲單元位線電荷即預充電電平之間執(zhí)行電荷共用操作。其后，位線檢測放大器工作，以檢測并將一對位線放大到電源電壓電平和地電壓電平。
圖1是表示傳統(tǒng)半導體存儲器結構的方框圖。存儲單元陣列100包括一結合區(qū)CJ、一檢測放大器區(qū)SA、一子字線驅(qū)動器區(qū)SWD、以及一子存儲單元陣列塊SMCA。子字線驅(qū)動器區(qū)SWD排列在子存儲單元陣列塊SMCA的上下方，檢測放大器區(qū)SA排列在子存儲單元陣列塊SMCA的兩側(cè)，且結合區(qū)CJ排列在子字線驅(qū)動器區(qū)SWD與檢測放大器SA的交叉區(qū)。圖1只表示存儲單元陣列100的部分結構。
字線選擇信號PX1和PX2排列在子存儲單元陣列塊SMCA的左側(cè)，并在橫越結合區(qū)CJ和檢測放大器區(qū)SA的方向上，且字線選擇信號PX3和PX4排列在子存儲單元陣列塊SMCA的右側(cè)，并在橫越結合區(qū)CJ和檢測放大器區(qū)SA的方向上。主字線選擇信號NWE1，...排列在橫越子字線驅(qū)動器區(qū)SWD和子存儲單元陣列塊SMCA的方向上，且子字線SWD1到SWD4排列在子存儲單元陣列塊SMCA中與主字線選擇信號NWE1相同的方向上。陣列位線對(如ABL1，ABL1B)排列在與子字線SWL1到SWL4垂直的方向上，且檢測位線對(如SBL1，SBL1B)位于左右陣列位線對之間。
位線分隔門ISOG1排列在每個左陣列位線對(如ABL1，ABL1B)以及每個檢測位線對(如SBL1，SBL1B)之間，且位線分隔門ISOG2排列在每個右陣列位線對(如ABL1，ABL1B)以及每個檢測位線對(如SBL1，SBL1B)之間，且預充電電路PRE1排列在每個左陣列位線對(如ABL1，ABL1B)之間。預充電電路PRE2排列在每個右陣列位線對(如ABL1，ABL1B)之間，PMOS檢測放大器PSA和NMOS檢測放大器NSA排列在每個檢測放大器位線對(如SBL1，SBL1B)之間，且I/O門IOG排列在每個檢測放大器位線對(如SBL1，SBL1B)以及I/O線對IO1，IO1B之間。每個位線分隔門ISOG1和ISOG2包括NMOS晶體管N3和N4，PMOS檢測放大器包括PMOS晶體管P1和P2，且NMOS檢測放大器包括NMOS晶體管N1和N2。
圖1中，將2位最低有效位(″LSB″)的行地址解碼以產(chǎn)生字線選擇信號PX1到PX4，將除這2位LSB之外的其他位的行地址解碼以產(chǎn)生主字線選擇信號(如NWE1)，且將每個字線選擇信號PX1到PX4和主字線選擇信號NWE1進行組合以選擇子字線SWL1到SWL4。以相同方式將每個字線選擇信號PX1到PX4和其他每個字線選擇信號(未示出)進行組合以選擇其對應的4條子字線。
子存儲單元陣列塊SMCA中的存儲單元包括存儲單元MC1到MC4，每個含一晶體管N和一電容器C，且存儲單元MC1連接在子字線SWL1和反相位線BL1B之間，存儲單元MC2連接在子字線SWL2和位線BL1之間，存儲單元MC3連接在子字線SWL3和位線BL1之間，和存儲單元MC4連接在子字線SWL4和反相位線BL1B之間。未示出的存儲單元以上述相同方式連接和排列。
下面解釋圖1的半導體存儲器的各個部分的功能。每個預充電電路PRE1和PRE2在預充電操作期間將陣列位線對ABL1，ABL1B預充電到一預充電電壓VBL電平。如果在預充電操作期間施加位線分隔控制信號ISO1和ISO2，則每個位線分隔門ISOG1和ISOG2接通以連接陣列位線對ABL1，ABL1B和檢測位線對SBL1，SBL1B，且在讀操作、寫操作和刷新操作期間，如果選擇左側(cè)子存儲單元陣列塊SMCA，從而施加高電壓電平的位線分隔控制信號ISO1，則連接左側(cè)陣列位線對ABL1，ABL1B和檢測位線對SBL1，SBL1B，如果選擇右側(cè)子存儲單元陣列塊SMCA，從而施加高電壓電平的位線分隔控制信號ISO2，則連接右側(cè)陣列位線對ABL1，ABL1B和檢測位線對SBL1，SBL1B。如果施加電源電壓VCC的電平信號LA，則PMOS檢測放大器PSA檢測低電平的檢測位線SBL1或反相檢測位線SBL1B信號，并將它放大到電源電壓VCC電平，且如果施加地電壓電平的信號LAB，則NMOS檢測放大器NSA檢測高電平的檢測位線SBL1或反相檢測位線SBL1B信號，并將它放大到地電壓電平。響應于列選擇信號(未示出)I/O門IOG接通以在檢測位線對SBL1，SBL1B和I/O線對IO1，IO1B之間傳輸數(shù)據(jù)。
圖2表示產(chǎn)生信號LA，LAB的電路結構。圖2的電路包括一控制器10、一PMOS晶體管P3、以及一NMOS晶體管N5。下面解釋圖3中各部分的功能。若施加工作(active)命令ACT或刷新命令REF，控制器10產(chǎn)生低電平和高電平的第一和第二位線檢測放大器啟動(enable)控制信號LAPG，LANG。PMOS晶體管P3響應于低電平的第一位線檢測放大器啟動控制信號LAPG產(chǎn)生電源電壓VCC電平的信號LA。NMOS晶體管N5響應于高電平的第二位線檢測放大器啟動控制信號LANG產(chǎn)生地電壓VSS電平的信號LAB。
圖3是表示圖1半導體存儲器的刷新操作時序圖。圖3示出了在存儲單元MC1中存儲高電平數(shù)據(jù)、將陣列位線對ABL1，ABL1B和檢測位線對SBL1，SBL1B預充電到一預充電電壓VBL電平、施加刷新命令REF從而選擇子字線SWL1情況時的操作。
若選擇子字線SWL1，則子字線SWL1的電平逐漸增大，在選擇子字線SWL1后的預定時間過去后，存儲單元MC1中的NMOS晶體管N導通，從而在電容器C的電荷和反相陣列位線ABL1B的預充電電平之間執(zhí)行電荷共用操作。此時，由于位線分隔門ISOG1最好完全導通，使反相陣列位線ABL1B和反相檢測位線SBL1B變?yōu)橄嗤碾娖健Ｈ綦姾晒灿貌僮髌陂gT通過電荷共用操作使反相陣列位線ABL1B和反相檢測位線SBL1B的電壓增加一電壓ΔV，則產(chǎn)生電源電壓VCC電平和地電壓VSS電平的第一和第二位線檢測放大器啟動控制信號LA和LAB。因此，使NMOS晶體管N1柵極和源極之間的電壓大于NMOS晶體管N1的閾值電壓，從而使NMOS晶體管N 1導通，由此降低檢測位線SBL1的電壓。因此，使PMOS晶體管P2柵極和源極之間的電壓大于PMOS晶體管P2的閾值電壓，從而使PMOS晶體管P2導通，由此增加反相檢測位線SBL1B的電壓。因此，將檢測位線SBL1放大到地電壓VSS電平，且將反相檢測位線SBL1B放大到電源電壓VCC電平。
盡管未示出，在存儲單元MC1中存儲低電平數(shù)據(jù)、且選擇子字線SWL1的情況下，執(zhí)行電荷共用操作以將反相檢測位線SBL1B的電壓降低一電壓ΔV。其后，如果施加電源電壓VCC電平的信號LA、地電壓VSS的信號LAB，則PMOS晶體管P1和NMOS晶體管N2導通，以將反相檢測位線SBL1B的電壓放大到地電壓電平，并將檢測位線SBL1的電壓放大到電源電壓VCC電平。
在上述傳統(tǒng)半導體存儲器的位線檢測放大器中，由于將PMOS晶體管P1和P2的閾值電壓設計為相等，且將NMOS晶體管N1和N2的閾值電壓設計為相等，因此PMOS晶體管P1的檢測反相檢測位線SBL1B上的低電平數(shù)據(jù)的能力與PMOS晶體管P2的檢測檢測位線SBL1上的低電平數(shù)據(jù)的能力相等，且NMOS晶體管N1的檢測反相檢測位線SBL1B上的高電平數(shù)據(jù)的能力與NMOS晶體管N2的檢測檢測位線SBL1上的高電平數(shù)據(jù)的能力相等。
通常，刷新操作的刷新周期取決于位線檢測放大器的檢測能力和存儲單元中存儲的高電平數(shù)據(jù)的放電時間。即，為使位線檢測放大器執(zhí)行檢測操作，在存儲單元中存儲的高電平數(shù)據(jù)完全放電之前，在電荷共用操作期間T，執(zhí)行電荷共用操作，因此應使檢測位線(或反相檢測位線)的電壓比預充電電壓VBL增大一電壓ΔV。在刷新周期間隔，對相同字線執(zhí)行刷新操作，且由于刷新周期短，更使電源消耗增大。刷新周期與位線檢測放大器檢測高電平數(shù)據(jù)的能力密切相關。若存儲單元維持高電平數(shù)據(jù)的能力極好，可將刷新周期設置得長些。可是，存儲單元維持高電平數(shù)據(jù)的能力有限，且由于設計半導體存儲器時刷新周期是根據(jù)存儲單元維持高電平數(shù)據(jù)的最差能力設置的，因此加大刷新周期受到的限制。
可是，如果半導體存儲器的位線檢測放大器檢測高電平數(shù)據(jù)的能力極好，即所設計的位線檢測放大器能檢測到檢測位線(或反相檢測位線)上的很小的電壓電平變化，則可將刷新周期設置得長些。

發(fā)明內(nèi)容
本發(fā)明實施例包括配置檢測放大器以檢測并放大在一對檢測位線兩端形成的相對小的差分信號。根據(jù)這些實施例，所提供的檢測放大器包含數(shù)個MOS檢測放大器。這些MOS檢測放大器包括一第一MOS檢測放大器，其中含有一第一對第一導電性型MOS晶體管，越過一檢測位線對電連接。將該第一對第一導電性型MOS晶體管配置成有不同閾值電壓，從而獲得增強的檢測在檢測位線上相對小差分電壓的能力。此外，第一對MOS晶體管可支持不同的閾值電壓偏置?？赏ㄟ^獨立控制檢測和放大操作期間MOS晶體管的襯底端偏置電平來獲得不同的閾值電壓偏置。這些MOS檢測放大器還包括一第二MOS檢測放大器，其中含有一第一對第二導電性型MOS晶體管，越過一檢測位線對電連接。在某些實施例中，第一MOS檢測放大器為一NMOS檢測放大器，且第二MOS檢測放大器為一PMOS檢測放大器，或反之。
根據(jù)本發(fā)明的其他實施例，第一MOS檢測放大器還包括一第二對第一導電性型MOS晶體管，越過一檢測位線對電連接。還將該第二對MOS晶體管配置成含有不同閾值電壓。類似地，將第一對第二導電性型MOS晶體管配置成含有不同閾值電壓或支持不同閾值電壓偏置。
本發(fā)明的其他實施例中包括一第一MOS檢測放大器，其中含有一對第一導電性型MOS晶體管，越過一檢測位線對電連接。首先，提供第二和第三檢測放大器啟動線。第一檢測放大器啟動線通過電路連接到一對第一導電性型MOS晶體管的源極?？墒?，要支持不同閾值電壓偏置，第二檢測放大器啟動線通過電路連接到一對第一導電性型MOS晶體管中第一個的襯底極，且第三檢測放大器啟動線通過電路連接到一對第一導電性型MOS晶體管中第二個的襯底極。還提供一控制器/驅(qū)動器。在放大越過一檢測位線對形成的一差分電壓的操作期間，將該控制器配置成獨立驅(qū)動第一、第二和第三檢測放大器啟動線。
本發(fā)明其他實施例包括一第一MOS檢測放大器，其中含有第一和第二第一導電性型MOS晶體管。第一MOS晶體管具有一第一閾值電壓，漏極電連接到一對檢測位線中的第一個，且柵極電連接到這對檢測位線中的第二個。第二MOS晶體管有一第二閾值電壓，其不等于第一閾值電壓，漏極電連接到一對檢測位線中的第二個，且柵極電連接到這對檢測位線中的第一個。還可提供一第二MOS檢測放大器。第二MOS檢測放大器中含有第三和第四第一導電性型MOS晶體管。第三MOS晶體管具有第二閾值電壓，漏極電連接到這對檢測位線中的第一個，且柵極電連接到這對檢測位線中的第二個。第四MOS晶體管具有第一閾值電壓，漏極電連接到這對檢測位線中的第二個，且柵極電連接到這對檢測位線中的第一個。
本發(fā)明實施例還包括一半導體存儲器。該存儲器包括一第一存儲單元，其連接在一通過一第一地址存取的第一字線與一反相位線之間、一第二存儲單元，其連接在一通過一第二地址存取的第二字線與一位線之間；一第一型檢測放大器，其串接在該位線與該反相位線之間，且如果在一第一啟動信號上施加一第一電壓，使一第一型第一MOS晶體管檢測該反相位線及一第一型第二MOS晶體管檢測該位線、一第二型第一檢測放大器，其串接在該位線與該反相位線之間，且如果在一第二啟動信號上施加一第二電壓，使一第二型第一MOS晶體管檢測該反相位線及一第二型第二MOS晶體管檢測該位線，其中第二型第一MOS晶體管的檢測能力比第二型第二MOS晶體管好；以及一第二型第二檢測放大器，其串接在該位線與該反相位線之間，且如果在一第三啟動信號上施加該第二電壓，使一第二型第三MOS晶體管檢測該反相位線及一第二型第四MOS晶體管檢測該位線，其中第二型第四MOS晶體管的檢測能力比第二型第三MOS晶體管好。
第一型晶體管為PMOS晶體管，且第二型晶體管為NMOS晶體管。第二型第一MOS晶體管的閾值電壓比第二型第二MOS晶體管的閾值電壓低，且第二型第四MOS晶體管的閾值電壓比第二型第三MOS晶體管的閾值電壓低。若選擇第一字線，則第一型檢測放大器和第二型第一檢測放大器在第二型第二檢測放大器工作之前工作，且若選擇第二字線，則第一型檢測放大器和第二型第二檢測放大器在第二型第一檢測放大器工作之前工作。若選擇第一字線，則第一型檢測放大器和第二型第一檢測放大器工作，且若選擇第二字線，則第一型檢測放大器和第二型第二檢測放大器工作。第一電壓可為電源電壓，且第二電壓可為地電壓。
根據(jù)另一實施例，一存儲器包括一第一存儲單元，其連接在一通過一第一地址存取的第一字線與一反相位線之間；一第二存儲單元，其連接在一通過一第二地址存取的第二字線與一位線之間；一第一型第一檢測放大器，其串接在該位線與該反相位線之間，且如果在一第一啟動信號上施加一第一電壓，使一第一型第一MOS晶體管檢測該反相位線及一第一型第二MOS晶體管檢測該位線，其中第一型第二MOS晶體管的檢測能力比第一型第一MOS晶體管強；一第一型第二檢測放大器，其串接在該位線與該反相位線之間，且如果在一第二啟動信號上施加該第一電壓，使一第一型第三MOS晶體管檢測該反相位線及一第一型第四MOS晶體管檢測該位線，其中第一型第三MOS晶體管的檢測能力比第一型第四MOS晶體管強；以及一第二型檢測放大器，其串接在該位線與該反相位線之間，且如果在一第三啟動信號上施加一第二電壓，使一第二型第一MOS晶體管檢測該反相位線及一第二型第二MOS晶體管檢測該位線。第一型晶體管為PMOS晶體管，且第二型晶體管為NMOS晶體管。第一型第一MOS晶體管的閾值電壓比第一型第二MOS晶體管的閾值電壓高，且第一型第四MOS晶體管的閾值電壓比第一型第三MOS晶體管的閾值電壓高。若選擇第一字線，則第一型第一檢測放大器和第二型檢測放大器在第一型第二檢測放大器工作之前工作，且若選擇第二字線，則第一型第二檢測放大器和第二型檢測放大器在第一型第一檢測放大器工作之前工作。若選擇第一字線，則第一型第一檢測放大器和第二型檢測放大器工作，且若選擇第二字線，則第一型第二檢測放大器和第二型檢測放大器工作。第一電壓可為電源電壓，且第二電壓可為地電壓。
根據(jù)本發(fā)明另一實施例，一存儲器包括一第一存儲單元，其連接在一通過一第一地址存取的第一字線與一反相位線之間；一第二存儲單元，其連接在一通過一第二地址存取的第二字線與一位線之間；一第一型第一檢測放大器，其串接在該位線與該反相位線之間，且如果在一第一啟動信號上施加一第一電壓，使一第一型第一MOS晶體管檢測該反相位線及一第一型第二MOS晶體管檢測該位線，其中第一型第二MOS晶體管的檢測能力比第一型第一MOS晶體管強；一第一型第二檢測放大器，其串接在該位線與該反相位線之間，且如果在一第二啟動信號上施加一第二電壓，使一第一型第三MOS晶體管檢測該反相位線及一第一型第四MOS晶體管檢測該位線，其中第一型第三MOS晶體管的檢測能力比第一型第四MOS晶體管強；一第二型第一檢測放大器，其串接在該位線與該反相位線之間，且如果在一第三啟動信號上施加該第一電壓，使一第二型第一MOS晶體管檢測該反相位線及一第二型第二MOS晶體管檢測該位線，其中第二型第一MOS晶體管的檢測能力比第二型第二MOS晶體管強；以及一第二型第二檢測放大器，其串接在該位線與該反相位線之間，且如果在一第四啟動信號上施加該第二電壓，使一第二型第三MOS晶體管檢測該反相位線及一第二型第四MOS晶體管檢測該位線，其中第二型第四MOS晶體管的檢測能力比第二型第三MOS晶體管強。第一型晶體管為PMOS晶體管，且第二型晶體管為NMOS晶體管。
第一型第一MOS晶體管的閾值電壓比第二型第二MOS晶體管的閾值電壓低，且第一型第四MOS晶體管的閾值電壓比第一型第三MOS晶體管的閾值電壓低，第二型第一MOS晶體管的閾值電壓比第二型第二MOS晶體管的閾值電壓高，且第二型第四MOS晶體管的閾值電壓比第二型第三MOS晶體管的閾值電壓高。
若選擇第一字線，則第一型第一檢測放大器和第二型第一檢測放大器在第一型第二檢測放大器和第二型第二檢測放大器工作之前工作，且若選擇第二字線，則第一型第二檢測放大器和第二型第二檢測放大器在第一型第一檢測放大器和第二型第一檢測放大器工作之前工作。


圖1是表示傳統(tǒng)半導體存儲器結構的方框圖；圖2表示產(chǎn)生信號LA，LAB的電路結構；圖3是表示圖1的半導體存儲器的刷新操作時序圖；圖4是表示根據(jù)本發(fā)明第一實施例的半導體存儲器結構的方框圖；圖5表示產(chǎn)生圖4中信號LA，LAB的電路結構；圖6是表示圖4半導體存儲器的刷新操作時序圖；圖7是表示根據(jù)本發(fā)明第二實施例的半導體存儲器的方框圖；圖8表示產(chǎn)生圖7中信號LAi，LAj，LAB的電路圖；圖9是表示圖7半導體存儲器的刷新操作時序圖；圖10是表示根據(jù)本發(fā)明第三實施例的半導體存儲器的方框圖；圖11表示產(chǎn)生圖10中信號LAi，LAj，LABi，LABj的電路圖；圖12是表示圖10的半導體存儲器的刷新操作時序圖；圖13是表示根據(jù)本發(fā)明第四實施例的半導體存儲器的方框圖；圖14表示產(chǎn)生圖13中信號LA，LAB，LAB1，LAB2的電路圖；圖15是表示圖13的半導體存儲器的刷新操作時序圖；圖16是表示根據(jù)本發(fā)明第五實施例的半導體存儲器結構的方框圖；圖17表示產(chǎn)生圖16中信號LA，LAB，LA1，LA2的電路圖；
圖18是表示圖16的半導體存儲器的刷新操作時序圖；圖19是表示根據(jù)本發(fā)明第六實施例的半導體存儲器結構的方框圖；圖20表示產(chǎn)生圖19中信號LA，LAB，LA1，LA2，LAB1，LAB2的電路圖；圖21是表示圖19的半導體存儲器的刷新操作時序圖。
具體實施例方式
現(xiàn)在將參照附圖中表示的本發(fā)明優(yōu)選實施例，更全面地描述本發(fā)明。然而，本發(fā)明可體現(xiàn)為不同形式，且不應認為僅限制在這里提出的實施例中。相反，提供這些實施例是為了使本發(fā)明更全面和完整，且將本發(fā)明的范圍完全傳達給本領域的技術人員。此外，術語“第一導電性型”和“第二導電性型”指相反導電性類型，如N或P型，可是，這里描述及圖示的每個實施例也都包括其補充實施例。
本發(fā)明中的相同標號指同一部件，且可用相同的標記字符表示信號線及其上的信號。也可對信號作同步和/或進行簡單布爾操作(如反相)，而不認為是不同信號。
圖4是表示根據(jù)本發(fā)明第一實施例的半導體存儲器結構的方框圖。以一第一NMOS檢測放大器NSAi和一第二NMOS檢測放大器NSAj取代NMOS檢測放大器NSA。第一NMOS檢測放大器NSAi包括NMOS晶體管N6和N7，且第二NMOS檢測放大器NSAj包括NMOS晶體管N8和N9。NMOS晶體管N6的閾值電壓比NMOS晶體管N7低，且NMOS晶體管N8的閾值電壓比NMOS晶體管N8低，但是將PMOS晶體管P1和P2設計成有相同的閾值電壓。圖1和4中的相同標號代表相同部分和相同功能，因此省略了對它們所作的描述。
存儲單元MC1和MC4存儲高電平數(shù)據(jù)，且在刷新操作期間選擇子字線SWL1或SWL4，執(zhí)行電荷共用操作。之后，若施加電源電壓VCC電平的信號LA和地電壓VSS電平的信號LABi，由于NMOS晶體管N6的閾值電壓比NMOS晶體管N7低，即使反相檢測位線SBL1B的電壓升高一點，NMOS晶體管N6柵極和源極之間電壓差變?yōu)榇笥贜MOS晶體管N6的閾值電壓，從而使NMOS晶體管N6導通以降低檢測位線SBL1的電壓。相應地，使PMOS晶體管P2柵極和源極之間的電壓大于PMOS晶體管P2的閾值電壓，從而使PMOS晶體管P2導通，以增加反相檢測位線SBL1B的電壓。之后，如果施加地電壓VSS電平的信號LABj，則NMOS檢測放大器NSAj中的NMOS晶體管N8導通，從而由NMOS晶體管N6和N8共同將檢測位線SBL1放大到地電壓VSS電平。PMOS晶體管P2將反相檢測位線SBL1B放大到電源電壓VCC電平。
另一方面，若存儲單元MC2和MC3存儲高電平數(shù)據(jù)，且在刷新操作期間選擇子字線SWL2或子字線SWL3，執(zhí)行電荷共用操作。之后，若施加電源電壓VCC電平的信號LA和地電壓VSS電平的信號LABj，由于NMOS晶體管N9的閾值電壓比NMOS晶體管N8低，即使檢測位線SBL1的電壓升高一點，NMOS晶體管N9柵極和源極之間電壓差變?yōu)榇笥贜MOS晶體管N9的閾值電壓，從而使NMOS晶體管N9導通以降低反相檢測位線SBL1B的電壓。因此，使PMOS晶體管P1柵極和源極之間的電壓差大于PMOS晶體管P1的閾值電壓，從而使PMOS晶體管P1導通，以增加檢測位線SBL1的電壓。之后，如果施加地電壓VSS電平的信號LABi，則NMOS晶體管N7導通，從而由NMOS晶體管N7和N9共同將檢測位線SBL1拉到地電壓VSS電平。PMOS晶體管P1使反相檢測位線SBL1B變?yōu)殡娫措妷篤CC電平。
圖5表示產(chǎn)生圖4中信號LA，LAB的電路結構圖。圖5的電路包括一控制器20、一PMOS晶體管P3、以及NMOS晶體管N10和N11。若施加一工作命令ACT或一刷新命令REF，且采用行地址A0和A1的2位最低有效位(″LSB″)，即行地址A0，A1的2位LSB為″00″或″11″，則控制器20產(chǎn)生低電平和高電平的第一和第二位線檢測放大器啟動控制信號LAPG和LANGi。PMOS晶體管P3響應于低電平的第一位線檢測放大器啟動控制信號LAPG產(chǎn)生電源電壓VCC電平的信號LA。NMOS晶體管N10響應于高電平的第二位線檢測放大器啟動控制信號LANGi產(chǎn)生地電壓VSS電平的信號LABi。其后，產(chǎn)生高電平的第三位線檢測放大器啟動控制信號LANGj。NMOS晶體管N11響應于高電平的第三位線檢測放大器啟動控制信號LANGj產(chǎn)生地電壓VSS電平的信號LABj。
另一方面，若施加一工作命令ACT或一刷新命令REF，且采用行地址A0和A1的2位最低有效位(″LSB″)，即行地址A0，A1的2位LSB為″01″或″10″，則控制器20產(chǎn)生低電平和高電平的第一和第三位線檢測放大器啟動控制信號LAPG和LANGj。PMOS晶體管P3響應于低電平的第一位線檢測放大器啟動控制信號LAPG產(chǎn)生電源電壓VCC電平的信號LA。NMOS晶體管N11響應于高電平的第三位線檢測放大器啟動控制信號LANGj產(chǎn)生地電壓VSS電平的信號LABj。其后，產(chǎn)生高電平的第二位線檢測放大器啟動控制信號LANGi。NMOS晶體管N10響應于高電平的第二位線檢測放大器啟動控制信號LANGi產(chǎn)生地電壓VSS電平的信號LABi。
圖6是表示圖4半導體存儲器的刷新操作時序圖。在與圖3相同條件下執(zhí)行該刷新操作。電荷共用操作期間T的操作與圖3的時序圖相同。這里，由于將刷新周期設置得長，在電荷共用操作期間T，將反相陣列位線ABL1B和反相檢測位線SBL1B的電平提升一電壓Δv。圖6中的電壓Δv電平比圖3中的電壓Δv低。
若電荷共用操作期間T通過電荷共用操作使反相陣列位線ABL1B和反相檢測位線SBL1B的電壓增加一電壓Δv，則產(chǎn)生電源電壓VCC電平和地電壓VSS電平的第一和第二位線檢測放大器啟動控制信號LA和LABi。響應于反相檢測位線SBL1B的電壓，NMOS晶體管N6導通，以降低檢測位線SBL1上的電平，且響應于檢測位線SBL1的電壓，PMOS晶體管P2導通，以增加反相檢測位線SBL1B上的電平。其后，產(chǎn)生地電壓VSS電平的第三位線檢測放大器啟動控制信號LANGj。PMOS檢測放大器PSA以及NMOS檢測放大器NSAi和NSAj執(zhí)行檢測操作以將反相陣列位線ABL1B和反相檢測位線SBL1B的電壓放大到電源電壓VCC電平，且將陣列位線ABL1和檢測位線SBL1的電壓放大到地電壓VSS電平。
盡管未示出來，若在存儲單元MC2存儲高電平數(shù)據(jù)、且將陣列位線對ABL1，ABL1B和檢測位線對SBL1，SBL1B預充電到一預充電電壓VBL電平的狀態(tài)下，施加刷新命令REF，從而選擇子字線SWL2，產(chǎn)生信號LA和LABj，且之后產(chǎn)生信號LABi。
如上所述，在選擇存儲單元MC1和MC4的情況下，即使由于NMOS晶體管N6的閾值電壓比NMOS晶體管N7低，使反相檢測位線SBL1B的電平值有小的改變Δv，根據(jù)本發(fā)明第一實施例的半導體存儲器的位線檢測放大器可執(zhí)行檢測操作。在選擇存儲單元MC2和MC3的情況下，即使由于NMOS晶體管N9的閾值電壓比NMOS晶體管N8低，使檢測位線SBL1的電平值有小的改變Δv，也能執(zhí)行檢測操作。即，對高電平數(shù)據(jù)而言，使NMOS晶體管N6比NMOS晶體管N7有更強的檢測能力，且對高電平數(shù)據(jù)而言，使NMOS晶體管N9比NMOS晶體管N8有更強的檢測能力，從而改進位線檢測放大器對高電平數(shù)據(jù)的檢測能力，以使刷新周期延長。
已針對在施加一地電壓電平的信號LABi/LABj之后、又施加地電壓VSS電平的信號LABj/LABi的情況，對根據(jù)本發(fā)明第一實施例半導體存儲器的操作作了解釋。但是，也可在施加一地電壓VSS電平的信號LABi/LABj之后，再施加一浮動狀態(tài)的信號LABj/LABi。因此，不是所有實施例中都要操作NMOS檢測放大器NSAi和NSAj。
圖7是表示根據(jù)本發(fā)明第二實施例的半導體存儲器的方框圖。以一第一PMOS檢測放大器PSAi和一第二PMOS檢測放大器PSAj取代PMOS檢測放大器PSA。第一PMOS檢測放大器PSAi包括PMOS晶體管P6和P7，且第二檢測放大器PSAj包括PMOS晶體管P4和P5。第二實施例中的NMOS和PMOS檢測放大器數(shù)是第一實施例中的2倍。PMOS晶體管P5的閾值電壓比PMOS晶體管P4大，且PMOS晶體管P6的閾值電壓比PMOS晶體管P7大，且將NMOS晶體管N1和N2設計成有相同的閾值電壓。
圖1和7中的相同標號代表相同部分和相同功能，因此省略了對它們所作的描述。若存儲單元MC1和MC4存儲高電平數(shù)據(jù)，且在刷新操作期間選擇子字線SWL1或子字線SWL4，執(zhí)行電荷共用操作。之后，若施加電源電壓VCC電平的信號LAi和地電壓VSS電平的信號LAB，由于PMOS晶體管P6的閾值電壓比PMOS晶體管P7高，如果施加電源電壓VCC電平的信號LAi，PMOS晶體管P7柵極和源極之間電壓差變?yōu)榇笥赑MOS晶體管P7的閾值電壓，從而使PMOS晶體管P7導通以將反相檢測位線SBL1B的電壓放大到電源電壓VCC電平。因此，使NMOS晶體管N1柵極和源極之間的電壓差變?yōu)榇笥贜MOS晶體管N1的閾值電壓，從而使NMOS晶體管N1導通，以將檢測位線SBL1的電壓放大到地電壓VSS電平。之后，如果施加電源電壓VCC電平的信號LAj，PMOS晶體管P5導通，從而由PMOS晶體管P5和P7共同將反相檢測位線SBL1B放大到電源電壓VCC電平。
另一方面，若存儲單元MC2和MC3存儲高電平數(shù)據(jù)，且在刷新操作期間選擇子字線SWL2或子字線SWL3，則執(zhí)行電荷共用操作。之后，若施加電源電壓VCC電平的信號LAj和地電壓VSS電平的信號LAB，則PMOS晶體管P4導通以將反相檢測位線SBL1B的電壓放大到電源電壓VCC電平。NMOS晶體管N2導通以將檢測位線SBL1的電壓放大到地電壓VSS電平。之后，如果施加電源電壓VCC電平的信號LAi，則PMOS晶體管P6導通，從而由PMOS晶體管P4和P6共同將反相檢測位線SBL1B放大到電源電壓VCC電平。
圖8表示產(chǎn)生圖7中信號LAi，LAj，LAB的電路圖。圖8的電路包括一控制器30、PMOS晶體管P8和P9、以及一NMOS晶體管N5。若施加一工作命令ACT或一刷新命令REF，且采用行地址A0和A1的2位LSB，即行地址A0，A1的2位LSB為″00″或″11″，則控制器30產(chǎn)生低電平和高電平的第一和第二位線檢測放大器啟動控制信號LAPGi和LANG。PMOS晶體管P8響應于低電平的第一位線檢測放大器啟動控制信號LAPGi產(chǎn)生電源電壓VCC電平的信號LAi。NMOS晶體管N5響應于高電平的第二位線檢測放大器啟動控制信號LANG產(chǎn)生地電壓VSS電平的信號LAB。其后，產(chǎn)生低電平的第三位線檢測放大器啟動控制信號LANGj。PMOS晶體管P9響應于低電平的第三位線檢測放大器啟動控制信號LAPGj產(chǎn)生電源電壓VCC電平的信號LAj。
另一方面，若施加一工作命令ACT或一刷新命令REF，且采用行地址A0和A1的2位LSB，即行地址A0，A1的2位LSB為″01″或″10″，則控制器30產(chǎn)生低電平和高電平的第二和第三位線檢測放大器啟動控制信號LANG和LAPGj。PMOS晶體管P9響應于低電平的第三位線檢測放大器啟動控制信號LAPGj產(chǎn)生電源電壓VCC電平的信號LAj。NMOS晶體管N5響應于高電平的第二位線檢測放大器啟動控制信號LANG產(chǎn)生地電壓VSS電平的信號LAB。其后，產(chǎn)生低電平的第一位線檢測放大器啟動控制信號LAPGi。PMOS晶體管P8響應于低電平的第一位線檢測放大器啟動控制信號LAPGi產(chǎn)生電源電壓VCC電平的信號LAi。
圖9是表示圖7半導體存儲器的刷新操作時序圖。在與圖3相同條件下執(zhí)行該刷新操作。電荷共用操作期間T的操作與圖6的時序圖相同。若電荷共用操作期間T通過電荷共用操作使反相陣列位線ABL1B和反相檢測位線SBL1B的電壓增加一電壓ΔV，則產(chǎn)生電源電壓VCC電平和地電壓VSS電平的第一和第二位線檢測放大器啟動控制信號LAi和LAB。通過檢測檢測位線SBL1的電壓使PMOS晶體管P7導通，以增加反相檢測位線SBL1B上的電平，且通過檢測反相檢測位線SBL1B的電壓使NMOS晶體管N1導通，以降低檢測位線SBL1上的電平。其后，產(chǎn)生電源電壓VCC電平的第三位線檢測放大器啟動控制信號LAj。PMOS檢測放大器PSAi和PSAj以及NMOS檢測放大器NSA執(zhí)行檢測操作以將反相陣列位線ABL1B和反相檢測位線SBL1B的電壓放大到一電源電壓VCC電平，且將陣列位線ABL1和檢測位線SBL1的電壓放大到一地電壓VSS電平。即，由于PMOS晶體管P7的閾值電壓設計的比PMOS晶體管P6低，如果施加電源電壓VCC電平的信號LAi，則PMOS晶體管P7柵極和源極之間的電壓差變得比PMOS晶體管P7的閾值電壓大，從而PMOS晶體管P7導通以提升反相檢測位線SBL1B的電平。
盡管未示出，若在存儲單元MC2存儲高電平數(shù)據(jù)、且將陣列位線對ABL1，ABL1B和檢測位線對SBL1，SBL1B預充電到一預充電電壓VBL電平狀態(tài)下，施加刷新命令REF，從而選擇子字線SWL2，產(chǎn)生信號LAj和LAB，且之后產(chǎn)生信號LABi。
如上所述，在根據(jù)本發(fā)明第二實施例的半導體存儲器中的位線檢測放大器中，由于在執(zhí)行存儲單元MC1和MC4刷新操作時，使PMOS晶體管P7的閾值電壓比PMOS晶體管P6低，即使反相檢測位線SBL1B上的電平值改變Δv，PMOS晶體管P7也能執(zhí)行檢測操作。在執(zhí)行存儲單元MC2和MC3刷新操作時，即使由于PMOS晶體管P4的閾值電壓比PMOS晶體管P5低，使檢測位線SBL1上的電平值改變Δv，PMOS晶體管P4也能執(zhí)行檢測操作。因此，改進了位線檢測放大器對高電平數(shù)據(jù)的檢測能力，由此延長刷新周期。
已針對在施加一電源電壓VCC電平的信號LAi/LAj之后、又施加電源電壓VCC電平的信號LAj/LAi的情況，對根據(jù)本發(fā)明第二實施例半導體存儲器的操作作了解釋。但是，在其他實施例中，也可在施加一電源電壓VCC電平的信號LAi/LAj之后，再施加浮動狀態(tài)的信號LAj/LAi。因此，沒有必要操作2個PMOS檢測放大器PSAi和PSAj。
圖10是表示根據(jù)本發(fā)明第三實施例的半導體存儲器的方框圖。以NMOS檢測放大器NSAi和NSAj替換圖1中的NMOS檢測放大器NSA，且以PMOS檢測放大器PSAi和PSAj替換PMOS檢測放大器PSA。NMOS檢測放大器NSAi包括NMOS晶體管N6和N7，且NMOS檢測放大器NSAj包括NMOS晶體管N8和N9，且PMOS檢測放大器PSAj包括PMOS晶體管P4和P5，PMOS檢測放大器PSAi包括NMOS晶體管P6和P7。圖10中，PMOS晶體管P5的閾值電壓比PMOS晶體管P4要大，PMOS晶體管P6的閾值電壓比PMOS晶體管P7要大，NMOS晶體管N6的閾值電壓比NMOS晶體管N7要低，且NMOS晶體管N9的閾值電壓比NMOS晶體管N8要低。圖1和7中的相同標號代表相同部分和相同功能，因此省略了對它們所作的描述。
若存儲單元MC1和MC4存儲高電平數(shù)據(jù)，且在刷新操作期間選擇子字線SWL1或子字線SWL4，則執(zhí)行電荷共用操作。之后，若施加電源電壓VCC電平的信號LAi和地電壓VSS電平的信號LABi，則PMOS晶體管P7柵極和源極之間的電壓差變得比PMOS晶體管P7的閾值電壓大，且NMOS晶體管N6柵極和源極之間的電壓差變得比NMOS晶體管N6的閾值電壓大。PMOS晶體管P7導通以將反相檢測位線SBL1B的電壓放大到電源電壓VCC電平，且NMOS晶體管N6導通以將檢測位線SBL1的電壓放大到地電壓VSS電平。其后，如果施加電源電壓VCC電平的信號LAj和地電壓VSS電平的信號LABj，則PMOS檢測放大器PSAi和PSAj以及NMOS檢測放大器NSAi和NSAj共同執(zhí)行檢測操作，以使檢測位線SBL1的電壓為地電壓VSS電平，且反相檢測位線SBL1B的電壓為電源電壓VCC電平。
另一方面，若存儲單元MC2和MC3存儲高電平數(shù)據(jù)，且在刷新操作期間選擇子字線SWL2或子字線SWL3，則執(zhí)行電荷共用操作。之后，若施加電源電壓VCC電平的信號LAj和地電壓VSS電平的信號LABj，則PMOS晶體管P4柵極和源極之間的電壓差變得比PMOS晶體管P4的閾值電壓大，且NMOS晶體管N9柵極和源極之間的電壓差變得比NMOS晶體管N9的閾值電壓大。PMOS晶體管P4導通以將檢測位線SBL1的電壓放大到電源電壓VCC電平，且NMOS晶體管N9導通以將反相檢測位線SBL1B的電壓放大到地電壓VSS電平。
其后，如果施加電源電壓VCC電平的信號LAi和地電壓VSS電平的信號LABi，則PMOS檢測放大器PSAi和PSAj以及NMOS檢測放大器NSAi和NSAj執(zhí)行檢測操作，以使反相檢測位線SBL1B的電壓為電源電壓VCC電平，且檢測位線SBL1的電壓為地電壓VSS電平。
圖11表示產(chǎn)生圖10中信號LAi，LAj，LABi，LABj的電路圖。圖11的電路包括一控制器40、PMOS晶體管P8和P9、以及NMOS晶體管N10和N11。若施加一工作命令ACT或一刷新命令REF，且采用行地址A0和A1的2位LSB，即行地址A0，A1的2位LSB為″00″或″11″，則控制器40產(chǎn)生低電平和高電平的第一和第二位線檢測放大器啟動控制信號LAPGi和LANGi。PMOS晶體管P8響應于低電平的第一位線檢測放大器啟動控制信號LAPGi產(chǎn)生電源電壓VCC電平的信號LAi，且NMOS晶體管N10響應于高電平的第二位線檢測放大器啟動控制信號LANGi產(chǎn)生地電壓VSS電平的信號LABi。其后，產(chǎn)生低電平的第三位線檢測放大器啟動控制信號LAPGj和高電平的第四位線檢測放大器啟動控制信號LANGj。PMOS晶體管P9響應于低電平的第三位線檢測放大器啟動控制信號LAPGj產(chǎn)生電源電壓VCC電平的信號LAj，且NMOS晶體管N11響應于高電平的第四位線檢測放大器啟動控制信號LANGj產(chǎn)生地電壓VSS電平的信號LABj。
另一方面，若施加一工作命令ACT或一刷新命令REF，且采用行地址A0和A1的2位LSB，即行地址A0，A1的2位LSB為″01″或″10″，則控制器40產(chǎn)生低電平和高電平的第三和第四位線檢測放大器啟動控制信號LAPGj和LANGj。PMOS晶體管P9響應于低電平的第三位線檢測放大器啟動控制信號LAPGj產(chǎn)生電源電壓VCC電平的信號LAj，且NMOS晶體管N11響應于高電平的第四位線檢測放大器啟動控制信號LANGj產(chǎn)生地電壓VSS電平的信號LABj。
其后，產(chǎn)生低電平的第一位線檢測放大器啟動控制信號LAPGi和高電平的第二位線檢測放大器啟動控制信號LANGi。PMOS晶體管P8響應于低電平的第一位線檢測放大器啟動控制信號LAPGi產(chǎn)生電源電壓VCC電平的信號LAi，且NMOS晶體管N10響應于高電平的第二位線檢測放大器啟動控制信號LANGi產(chǎn)生地電壓VSS電平的信號LABi。
圖12是表示圖10半導體存儲器的刷新操作時序圖。在與圖3相同條件下執(zhí)行該刷新操作。電荷共用操作期間T的操作與圖6的時序圖相同。若電荷共用操作期間T通過電荷共用操作使反相陣列位線ABL1B和反相檢測位線SBL1B的電壓提升一電壓ΔV，則產(chǎn)生電源電壓VCC電平和地電壓VSS電平的第一和第二位線檢測放大器啟動控制信號LAi和LABi。PMOS晶體管P7檢測檢測位線SBL1的電壓，以增加反相檢測位線SBL1B上的電平，且NMOS晶體管N6檢測反相檢測位線SBL1B的電壓，以降低檢測位線SBL1上的電平。其后，產(chǎn)生電源電壓VCC電平的第三位線檢測放大器啟動控制信號LAj和地電壓VSS電平的第四位線檢測放大器啟動控制信號LABj。PMOS檢測放大器PSAi和PSAj以及NMOS檢測放大器NSAi和NSAj共同執(zhí)行檢測操作，以將反相檢測位線SBL1B放大到電源電壓VCC電平，且將檢測位線SBL1放大到地電壓VSS電平。
盡管未示出，若處于存儲單元MC2存儲高電平數(shù)據(jù)、且將陣列位線對ABL1，ABL1B和檢測位線對SBL1，SBL1B預充電到一預充電電壓VBL電平狀態(tài)下，施加刷新命令REF，從而選擇子字線SWL2，則產(chǎn)生信號LAj和LABj，且之后產(chǎn)生信號LAi和LABi。
在根據(jù)本發(fā)明第一實施例的半導體存儲器中的位線檢測放大器中，在執(zhí)行對存儲單元MC1和MC4的刷新操作期間，即使由于PMOS晶體管P7的閾值電壓比PMOS晶體管P6低，使反相檢測位線SBL1B上的電平值改變Δv，PMOS晶體管P7也能執(zhí)行檢測操作，且即使由于NMOS晶體管N6的閾值電壓比NMOS晶體管N7低，使反相檢測位線SBL1B上的電平值上升Δv，NMOS晶體管N6也能執(zhí)行檢測操作。在執(zhí)行對存儲單元MC2和MC3的刷新操作期間，即使由于PMOS晶體管P4的閾值電壓比PMOS晶體管P5低，使檢測位線SBL1上的電平值改變Δv，PMOS晶體管P4也能執(zhí)行檢測操作，且即使由于NMOS晶體管N9的閾值電壓比NMOS晶體管N8低，使檢測位線SBL1上的電平值上升Δv，NMOS晶體管N9也能執(zhí)行檢測操作。
已針對在施加電源電壓VCC電平的信號LAi/LAj以及地電壓電平的信號LABi/LABj之后、又施加電源電壓VCC電平的信號LAj/LAi以及地電壓VSS電平的信號LABj/LABi的情況，對根據(jù)本發(fā)明第三實施例半導體存儲器的操作作了解釋。但是，可在施加電源電壓VCC電平的信號LAi和LAj以及地電壓VSS電平的信號LABi/LABj之后，再施加一浮動狀態(tài)的信號LAj/LAi以及LABj/LABi。因此，沒有必要操作2個NMOS檢測放大器NSAi和NSAj以及2個PMOS檢測放大器PSAi和PSAj。
圖13是表示根據(jù)本發(fā)明第四實施例的半導體存儲器結構的方框圖。除將信號LAB 1和LAB2分別施加到NMOS晶體管N1和N2的各自襯底之外，圖13中的半導體存儲器結構與圖1相同。
圖1和13中的相同標號代表相同部分和相同功能。因此，下面將解釋當施加信號LAB1和LAB2時的操作。若存儲單元MC1和MC4存儲高電平數(shù)據(jù)，且在刷新操作期間選擇子字線SWL1或子字線SWL4，則執(zhí)行電荷共用操作。之后，如果施加一其電平比襯底電壓VBB高的信號LAB1以及一襯底電壓VBB電平的信號LAB2，則NMOS晶體管N1的閾值電壓變得比NMOS晶體管N2的閾值電壓低。之后，如果施加一電源電壓VCC電平的信號LA和一地電壓VSS電平的信號LAB，則執(zhí)行與圖4位線檢測放大器相同的操作。
另一方面，若存儲單元MC2和MC3存儲高電平數(shù)據(jù)，且在刷新操作期間選擇子字線SWL2或子字線SWL3，則執(zhí)行電荷共用操作。之后，如果施加一其電平比襯底電壓VBB高的信號LAB2以及一襯底電壓VBB電平的信號LAB1，則NMOS晶體管N2的閾值電壓變得比NMOS晶體管N1的閾值電壓低。之后，如果施加一電源電壓VCC電平的信號LA和一地電壓VSS電平的信號LAB，則執(zhí)行與圖4位線檢測放大器相同的操作。
圖14表示產(chǎn)生圖13中信號LA，LAB，LAB1，LAB2的電路圖。圖14的電路包括一控制器50、一PMOS晶體管P3、以及NMOS晶體管N5和N12到N15。
下面解釋圖14中各部分的功能。
若施加一工作命令ACT或一刷新命令REF，且采用行地址A0和A1的2位LSB，即行地址A0，A1的2位LSB為″00″或″11″，則控制器50產(chǎn)生高電平的第一和第四襯底電壓控制信號CON1和CON4以及低電平的第二和第三襯底電壓控制信號CON2和CON3。這里，施加到NMOS晶體管N13的低電平為一襯底電壓VBB電平。NMOS晶體管N13和N14截止，且NMOS晶體管N12和N15導通，從而產(chǎn)生一其電壓比襯底電壓VBB高α(VBB+α)的信號LAB1以及一襯底電壓VBB電平的信號LAB2。
另一方面，若施加一工作命令ACT或一刷新命令REF，且采用行地址A0和A1的2位LSB，即行地址A0，A1的2位LSB為″01″或″10″，則產(chǎn)生低電平的第一和第四襯底電壓控制信號CON1和CON4以及高電平的第二和第三襯底電壓控制信號CON2和CON3。這里，施加到NMOS晶體管N15的低電平為一襯底電壓VBB電平。NMOS晶體管N12和N15截止，且NMOS晶體管N13和N14導通，從而產(chǎn)生一襯底電壓VBB的信號LAB1以及一其電壓比襯底電壓VBB電平高α(VBB+α)的信號LAB2。
其后，產(chǎn)生低電平和高電平的第一和第二位線檢測放大器啟動控制信號LAPG和LANG。因此，PMOS晶體管P3響應于低電平的第一位線檢測放大器啟動控制信號LAPG產(chǎn)生電源電壓VCC電平的信號LA，且NMOS晶體管N5響應于高電平的第二位線檢測放大器啟動控制信號LANG產(chǎn)生地電壓VSS電平的信號LAB。
圖15是表示圖13半導體存儲器的刷新操作時序圖。在與圖6相同條件下執(zhí)行該刷新操作。
電荷共用操作期間T的操作與圖6的時序圖相同。
之后，如果施加一其電壓比襯底電壓VBB高α(VBB+α)的信號LAB1以及一襯底電壓VBB電平的信號LAB2，則NMOS晶體管N1的閾值電壓變得比NMOS晶體管N2的閾值電壓低。如果施加一電源電壓VCC電平的信號LA和一地電壓VSS電平的信號LAB，則執(zhí)行與圖6時序圖相同的操作。
盡管未示出，若處于存儲單元MC2存儲高電平數(shù)據(jù)、且將陣列位線對ABL1，ABL1B和檢測位線對SBL1，SBL1B預充電到一預充電電壓VBL電平狀態(tài)下，則施加刷新命令REF，從而選擇子字線SWL2，產(chǎn)生一襯底電壓VBB的信號LAB1以及一其電壓比襯底電壓VBB電平高α(VBB+α)的信號LAB2。之后，施加一電源電壓VCC電平的信號LA以及一地電壓VSS電平的信號LAB。
圖13中的半導體存儲器結構與圖4不同，但執(zhí)行相同的操作。
圖16是表示根據(jù)本發(fā)明第五實施例的半導體存儲器結構的方框圖。除將信號LA1和LA2分別施加到PMOS晶體管P1和P2的各自襯底之外，圖16中的半導體存儲器結構與圖1相同。
圖1和16中的相同標號代表相同部分和相同功能。因此，下面將解釋當施加信號LA1和LA2時的操作。
若存儲單元MC1和MC4存儲高電平數(shù)據(jù)，且在刷新操作期間選擇子字線SWL1或子字線SWL4，執(zhí)行電荷共用操作。之后，如果施加一其電平比電源電壓VCC電平低的信號LA1以及一電源電壓VCC電平的信號LA2，PMOS晶體管P2的閾值電壓變得比PMOS晶體管P1的閾值電壓低。之后，如果施加一電源電壓VCC電平的信號LA和一地電壓VSS電平的信號LAB，則執(zhí)行與圖7位線檢測放大器相同的操作。
另一方面，若存儲單元MC2和MC3存儲高電平數(shù)據(jù)，且在刷新操作期間選擇子字線SWL2或SWL3，則執(zhí)行電荷共用操作。之后，如果施加一其電平比電源電壓VCC電平低的信號LA2以及一電源電壓VCC電平的信號LA1，則PMOS晶體管P1的閾值電壓變得比PMOS晶體管P2的閾值電壓低。之后，如果施加一電源電壓VCC電平的信號LA和一地電壓VSS電平的信號LAB，則執(zhí)行與圖7位線檢測放大器相同的操作。
圖17表示產(chǎn)生圖16中信號LA，LAB，LA1，LA2的電路圖。圖17中的電路包括一控制器60、PMOS晶體管P3和P10到P13、以及一NMOS晶體管N5。
下面解釋圖17中各部分的功能。
若施加一工作命令ACT或一刷新命令REF，且行地址A0，A1的2位LSB為″00″或″11″，則控制器60產(chǎn)生低電平的第一和第四襯底電壓控制信號CON5和CON8以及高電平的第二和第三襯底電壓控制信號CON6和CON7。PMOS晶體管P10和P13導通，且PMOS晶體管P11和P12截止，從而產(chǎn)生一電源電壓VCC電平的信號LA2以及一比電源電壓VCC電平低β(VCC-β)的信號LA1。
另一方面，若施加一工作命令ACT或一刷新命令REF，且采用行地址A0和A1的2位LSB，即行地址A0，A1的2位LSB為″01″或″10″，則產(chǎn)生高電平的第一和第四襯底電壓控制信號CON5和CON8以及低電平的第二和第三襯底電壓控制信號CON6和CON7。PMOS晶體管P10和P13截止，且PMOS晶體管P11和P12導通，從而產(chǎn)生一電源電壓VCC電平的信號LA1以及一比電源電壓VCC電平低β(VCC-β)的信號LA2。
其后，產(chǎn)生低電平和高電平的第一和第二位線檢測放大器啟動控制信號LAPG和LANG。因此，PMOS晶體管P3響應于低電平的第一位線檢測放大器啟動控制信號LAPG產(chǎn)生一電源電壓VCC電平的信號LA，且NMOS晶體管N5響應于高電平的第二位線檢測放大器啟動控制信號LANG產(chǎn)生一地電壓VSS電平的信號LAB。
圖18是表示圖16半導體存儲器的刷新操作時序圖。在與圖3相同條件下執(zhí)行該刷新操作。
電荷共用操作期間T的操作與圖6的時序圖相同。
其后，若施加一比電源電壓VCC電平低β(VCC-β)的信號LA1以及一電源電壓VCC電平的信號LA2，且施加一電源電壓VCC電平的信號LA以及一地電壓VSS電平的信號LAB，則執(zhí)行與圖6中時序圖相同的操作。
盡管未示出，若處于存儲單元MC2存儲高電平數(shù)據(jù)、且將陣列位線對ABL1，ABL1B和檢測位線對SBL1，SBL1B預充電到一預充電電壓VBL電平狀態(tài)下，施加刷新命令REF，從而選擇子字線SWL2，產(chǎn)生一電源電壓VCC電平的信號LA1以及一其電壓比電源電壓VCC電平低的信號LA2，且施加一電源電壓VCC電平的信號LA以及一地電壓VSS電平的信號LAB。
圖16中的半導體存儲器結構與圖7不同，但執(zhí)行相同的操作。
圖19是表示根據(jù)本發(fā)明第六實施例的半導體存儲器結構的方框圖。除將信號LA1和LA2分別施加到PMOS晶體管P1和P2的各自襯底、且將信號LAB1和LAB2分別施加到NMOS晶體管N1和N2的各自襯底之外，圖19中的半導體存儲器結構與圖10相同。
圖1和19中的相同標號代表相同部分和相同功能。因此，下面將解釋當施加信號LA1，LA2，LAB1和LAB2時的操作。
若存儲單元MC1和MC4存儲高電平數(shù)據(jù)，且在刷新操作期間選擇子字線SWL1或子字線SWL4，則執(zhí)行電荷共用操作。之后，如果施加一電源電壓VCC電平的信號LA2、一其電平比襯底電壓VBB高的信號LAB1，一電壓電平低于電源電壓VCC電平的信號LA1以及一襯底電壓VBB電平的信號LAB2，則PMOS晶體管P1的閾值電壓變得比PMOS晶體管P2的閾值電壓高，且NMOS晶體管N1的閾值電壓變得比NMOS晶體管N2的閾值電壓低。之后，如果施加一電源電壓VCC電平的信號LA和一地電壓VSS電平的信號LAB，執(zhí)行與圖10位線檢測放大器相同的操作。
另一方面，若存儲單元MC2和MC3存儲高電平數(shù)據(jù)，且在刷新操作期間選擇子字線SWL2或子字線SWL3，則執(zhí)行電荷共用操作。之后，如果施加一電源電壓VCC電平的信號LA1、一其電平比襯底電壓VBB高的信號LAB2，一電壓電平低于電源電壓VCC電平的信號LA2以及一襯底電壓VBB電平的信號LAB1，則PMOS晶體管P2的閾值電壓變得比PMOS晶體管P1的閾值電壓高，且NMOS晶體管N2的閾值電壓變得比NMOS晶體管N1的閾值電壓低。之后，如果施加一電源電壓VCC電平的信號LA和一地電壓VSS電平的信號LAB，則執(zhí)行與圖10位線檢測放大器相同的操作。
圖20表示產(chǎn)生圖19中信號LA，LAB，LA1，LA2，LAB1，LAB2的電路圖。圖20中的電路包括一控制器70、PMOS晶體管P3和P10到P13、以及NMOS晶體管N5和N12到N15。
下面解釋圖20中各部分的功能。
若施加一工作命令ACT或一刷新命令REF，且采用行地址A0和A1的2位LSB，即行地址A0，A1的2位LSB為″00″或″11″，則控制器70產(chǎn)生高電平的第一和第四襯底電壓控制信號CON1和CON4、低電平的第二和第三襯底電壓控制信號CON2和CON3、低電平的第五和第八襯底電壓控制信號CON5和CON8、以及高電平的第六和第七襯底電壓控制信號CON6和CON7。這里，施加到NMOS晶體管N13的低電平為一襯底電壓VBB電平。NMOS晶體管N13和N14截止，且NMOS晶體管N12和N15導通，從而產(chǎn)生一其電壓比襯底電壓VBB高α(VBB+α)的信號LAB1以及一襯底電壓VBB電平的信號LAB2，且PMOS晶體管P10和P13導通，且PMOS晶體管P11和P12截止，從而產(chǎn)生一電源電壓VCC電平的信號LA2以及一比電源電壓VCC電平低β(VCC-β)的信號LA1。
另一方面，若施加一工作命令ACT或一刷新命令REF，且采用行地址A0和A1的2位LSB，即行地址A0，A1的2位LSB為″01″或″10″，則控制器70產(chǎn)生低電平的第一和第四襯底電壓控制信號CON1和CON4、高電平的第二和第三襯底電壓控制信號CON2和CON3、高電平的第五和第八襯底電壓控制信號CON5和CON8、以及低電平的第六和第七襯底電壓控制信號CON6和CON7。這里，施加到NMOS晶體管N15的低電平為一襯底電壓VBB電平。NMOS晶體管N12和N15截止，且NMOS晶體管N13和N14導通，從而產(chǎn)生一其電壓比襯底電壓高α(VBB+α)的信號LAB2以及一襯底電壓VBB電平的信號LAB1，且PMOS晶體管P10和P13截止，且PMOS晶體管P11和P12導通，從而產(chǎn)生一電源電壓VCC電平的信號LA1以及一其電壓比電源電壓低β(VCC-β)的信號LA2。
其后，產(chǎn)生低電平和高電平的第一和第二位線檢測放大器啟動控制信號LAPG和LANG。因此，PMOS晶體管P3響應于低電平的第一位線檢測放大器啟動控制信號LAPG產(chǎn)生一電源電壓VCC電平的信號LA，且NMOS晶體管N5響應于高電平的第二位線檢測放大器啟動控制信號LANG產(chǎn)生一地電壓VSS電平的信號LAB。
圖21是表示圖19半導體存儲器的刷新操作時序圖。在與圖3相同條件下執(zhí)行該刷新操作。
電荷共用操作期間T的操作與圖6的時序圖相同。
因此，若產(chǎn)生一電源電壓VCC電平的信號LA2、一其電壓比電源電壓VCC電平低β(VCC-β)的信號LA1、一其電壓比襯底電壓VBB高α(VBB+α)的信號LAB1以及一襯底電壓VBB電平的信號LAB2，且施加一電源電壓VCC電平的信號LA以及一地電壓VSS電平的信號LAB，則執(zhí)行與圖12中的時序圖相同的操作。
盡管未示出，若處于存儲單元MC2存儲高電平數(shù)據(jù)、且將陣列位線對ABL1，ABL1B和檢測位線對SBL1，SBL1B預充電到一預充電電壓VBL電平狀態(tài)下，施加刷新命令REF，從而選擇子字線SWL2，產(chǎn)生一電源電壓VCC電平的信號LA1、一其電壓比電源電壓VCC電平低β(VCC-β)的信號LA2、一襯底電壓VBB的信號LAB1、以及一其電壓比襯底電壓VBB電平高α(VBB+α)的信號LAB2，且施加一電源電壓VCC電平的信號LA以及一地電壓VSS電平的信號LAB。
圖19中的半導體存儲器結構與圖10不同，但執(zhí)行相同的操作。
上述本發(fā)明中的半導體存儲器通過區(qū)分構成PMOS檢測放大器的PMOS晶體管的檢測能力和/或構成NMOS檢測放大器的NMOS晶體管的檢測能力，提高了檢測高電平數(shù)據(jù)的能力。因此，有可能延長半導體存儲器的刷新周期。
上述本發(fā)明中的半導體存儲器中的位線檢測放大器提高了在刷新操作和讀取操作期間檢測高電平數(shù)據(jù)的能力。
因此，如上所述，本發(fā)明實施例包括配置檢測放大器以檢測并放大越過一對差分檢測位線形成的相對小的差分信號。根據(jù)這些實施例，所提供的檢測放大器中含數(shù)個MOS檢測放大器。如圖4所示，這些MOS檢測放大器包括一第一NMOS檢測放大器(NSAi，NSAj)，其中含一第一對第一導電性型NMOS晶體管N6和N7，越過檢測位線對SBL1和SBL1B電連接。將該第一對第一導電性型NMOS晶體管N6和N7配置成有不同閾值電壓，從而獲得更強的檢測在檢測位線上的相對小差分電壓的能力。此外，如圖13所示，第一對NMOS晶體管N1和N2可支持不同的閾值電壓偏置?？赏ㄟ^獨立控制檢測和放大操作期間NMOS晶體管的襯底端偏置電平來獲得不同的閾值電壓偏置。這些MOS檢測放大器還包括一第二MOS檢測放大器PSA(圖13中的PSAi)，其中含一第一對PMOS晶體管P1和P2，越過檢測位線對SBL1和SBL1B電連接。
再參照圖4，第一MOS檢測放大器也可包括一第二對NMOS晶體管N8和N9，越過檢測位線對SBL1和SBL1B電連接。也將該第二對MOS晶體管N8和N9配置成有不同閾值電壓。類似地，如圖7所示，將一第一對PMOS晶體管P6和P7配置成有不同閾值電壓，或如圖16所示，這第一對PMOS晶體管P1和P2可支持不同閾值電壓偏置。
再參照圖13，第一NMOS檢測放大器NSAi有一對NMOS晶體管N1和N2。還提供第一、第二和第三檢測放大器啟動線LAB，LAB1和LAB2。第一檢測放大器啟動線LAB電連接到一對NMOS晶體管N1和N2的源極?？墒?，為支持不同閾值電壓偏置，第二檢測放大器啟動線LAB1電連接到NMOS晶體管N1的襯底端，且第三檢測放大器啟動線LAB2電連接到NMOS晶體管N2的襯底端。如圖14-15所示，還提供控制器/驅(qū)動器。在放大越過一對檢測位線形成的一差分電壓的操作期間，將該控制器配置成獨立驅(qū)動第一、第二和第三檢測放大器啟動線。
如之前所述，根據(jù)本發(fā)明的半導體存儲器和位線檢測方法可通過提高檢測高電平數(shù)據(jù)的能力來延長刷新周期，從而降低刷新操作的電源消耗。
在附圖和說明書中，已公開本發(fā)明的典型優(yōu)選實施例，且盡管采用了特定術語，它們只具有一般的描述性意義，而不是用來作限制，本發(fā)明的權利要求闡述了本發(fā)明的范圍。
權利要求
1.一種檢測放大器，包括一對檢測位線；一第一MOS檢測放大器，其中含有一第一對第一導電性型MOS晶體管，越過所述檢測位線對電連接，將所述第一對第一導電性型MOS晶體管配置成有不同閾值電壓或支持不同閾值電壓偏置；以及一第二MOS檢測放大器，其中含有一第一對第二導電性型MOS晶體管，越過所述檢測位線對電連接。
2.根據(jù)權利要求1的檢測放大器，其中第一和第二MOS檢測放大器分別為NMOS和PMOS檢測放大器，或分別為PMOS和NMOS檢測放大器。
3.根據(jù)權利要求1的檢測放大器，其中所述第一和第二MOS檢測放大器還包括一第二對第一導電性型MOS晶體管，越過所述檢測位線對電連接，并配置成有不同閾值電壓。
4.根據(jù)權利要求3的檢測放大器，其中所述第二MOS檢測放大器還包括一第二對第二導電性型MOS晶體管，越過所述檢測位線對電連接，并配置成有不同閾值電壓。
5.根據(jù)權利要求1的檢測放大器，其中將第一對第二導電性型MOS晶體管配置成有不同閾值電壓或支持不同閾值電壓偏置。
6.根據(jù)權利要求4的檢測放大器，還包括一第一檢測放大器啟動線，電連接到該第一對第一導電性型MOS晶體管的源極；一第二檢測放大器啟動線，電連接到該第二對第一導電性型MOS晶體管的源極；一第三檢測放大器啟動線，電連接到該第一對第二導電性型MOS晶體管的源極；一第四檢測放大器啟動線，電連接到該第二對第二導電性型MOS晶體管的源極；一控制器，在放大越過該檢測位線對形成的一差分電壓的操作期間，將其配置成獨立驅(qū)動第一、第二、第三和第四檢測放大器啟動線。
7.一檢測放大器，包括一對檢測位線；一第一MOS檢測放大器，其含有一對第一導電性型MOS晶體管，越過所述檢測位線對電連接；一第一檢測放大器啟動線，電連接到該第一導電性型MOS晶體管對的源極；一第二檢測放大器啟動線，電連接到該第一導電性型MOS晶體管對中第一個的襯底端；一第三檢測放大器啟動線，電連接到該第一導電性型MOS晶體管對中第二個的襯底端；一控制器，在放大越過該檢測位線對形成的一差分電壓的操作期間，將其配置成獨立驅(qū)動第一、第二和第三檢測放大器啟動線。
8.根據(jù)權利要求7的檢測放大器，還包括一第二MOS檢測放大器，其中含有一對第二導電性型MOS晶體管，越過所述檢測位線對電連接；一第四檢測放大器啟動線，電連接到該第二導電性型MOS晶體管對的源極；一第五檢測放大器啟動線，電連接到該第二導電性型MOS晶體管對中第一個的襯底端；以及一第六檢測放大器啟動線，電連接到該第二導電性型MOS晶體管對中第二個的襯底端。
9.一種檢測放大器，包括一對檢測位線；一第一MOS檢測放大器，其中含有第一和第二第一導電性型MOS晶體管，所述第一MOS晶體管有一第一閾值電壓，漏極電連接到該檢測位線對中的第一個，且柵極電連接到該檢測位線對中的第二個；所述第二MOS晶體管具有一第二閾值電壓，其與第一閾值電壓不相等，漏極電連接到該檢測位線對中的第二個，且柵極電連接到該檢測位線對中的第一個。
10.根據(jù)權利要求9的檢測放大器，還包括一第二MOS檢測放大器，其中含有第三和第四第一導電性型MOS晶體管，所述第三MOS晶體管具有第二閾值電壓，漏極電連接到該檢測位線對中的第一個，且柵極電連接到該檢測位線對中的第二個；所述第四MOS晶體管具有第一閾值電壓，漏極電連接到該檢測位線對中的第二個，且柵極電連接到該檢測位線對中的第一個。
11.根據(jù)權利要求9的檢測放大器，還包括一第二MOS檢測放大器，其中含有第三和第四第二導電性型MOS晶體管，所述第三MOS晶體管具有一第三閾值電壓，漏極電連接到該檢測位線對中的第一個，且柵極電連接到該檢測位線對中的第二個；所述第四MOS晶體管具有一第四閾值電壓，其與第三閾值電壓不相等，漏極電連接到該檢測位線對中的第二個，且柵極電連接到該檢測位線對中的第一個。
12.一種半導體存儲器，包括一第一存儲單元，連接在一由第一地址存取的第一字線與一反相位線之間；一第二存儲單元，連接在一由第二地址存取的第二字線與一位線之間；一第一型檢測放大器，串接在該位線與該反相位線之間，且如果施加一第一電壓的一第一啟動信號，則使一第一型第一MOS晶體管來檢測該反相位線、以及一第一型第二MOS晶體管來檢測該位線。一第二型第一檢測放大器，串接在該位線與該反相位線之間，且如果施加一第二電壓的一第二啟動信號，則使一第二型第一MOS晶體管來檢測該反相位線、以及一第二型第二MOS晶體管來檢測該位線，其中該第二型第一MOS晶體管的檢測能力比該第二型第二MOS晶體管強；以及一第二型第二檢測放大器，串接在該位線與該反相位線之間，且如果施加該第二電壓的一第三啟動信號，則使一第二型第三MOS晶體管來檢測該反相位線、以及一第二型第四MOS晶體管來檢測該位線，其中該第二型第四MOS晶體管的檢測能力比該第二型第三MOS晶體管強。
13.根據(jù)權利要求12的半導體存儲器，其中第一型晶體管為一PMOS晶體管，且第二型晶體管為一NMOS晶體管。
14.根據(jù)權利要求13的半導體存儲器，其中第二型第一MOS晶體管的閾值電壓比第二型第二MOS晶體管的閾值電壓低，且第二型第四MOS晶體管的閾值電壓比第二型第三MOS晶體管的閾值電壓低。
15.根據(jù)權利要求14的半導體存儲器，其中若選擇第一字線，則第一型檢測放大器和第二型第一檢測放大器在第二型第二檢測放大器工作之前工作，且若選擇第二字線，則第一型檢測放大器和第二型第二檢測放大器在第二型第一檢測放大器工作之前工作。
16.根據(jù)權利要求14的半導體存儲器，其中若選擇第一字線，則只有第一型檢測放大器和第二型第一檢測放大器工作，且若選擇第二字線，則只有第一型檢測放大器和第二型第二檢測放大器工作。
17.根據(jù)權利要求14的半導體存儲器，其中第一電壓為一電源電壓，且第二電壓為一地電壓。
18.一種半導體存儲器，包括一第一存儲單元，連接在一由第一地址存取的第一字線與一反相位線之間；一第二存儲單元，連接在一由第二地址存取的第二字線與一位線之間；一第一型第一檢測放大器，串接在該位線與該反相位線之間，且如果施加一第一電壓的一第一啟動信號，則使一第一型第一MOS晶體管來檢測該反相位線、以及一第一型第二MOS晶體管來檢測該位線，其中該第一型第二MOS晶體管的檢測能力比該第一型第一MOS晶體管強；一第一型第二檢測放大器，串接在該位線與該反相位線之間，且如果施加該第一電壓的一第二啟動信號，則使一第一型第三MOS晶體管來檢測該反相位線、以及一第一型第四MOS晶體管來檢測該位線，其中該第一型第三MOS晶體管的檢測能力比該第一型第四MOS晶體管強；以及一第二型檢測放大器，串接在該位線與該反相位線之間，且如果施加一第二電壓的一第三啟動信號，則使一第二型第一MOS晶體管來檢測該反相位線、以及一第二型第二MOS晶體管來檢測該位線。
19.根據(jù)權利要求18的半導體存儲器，其中第一型晶體管為一PMOS晶體管，且第二型晶體管為一NMOS晶體管。
20.根據(jù)權利要求19的半導體存儲器，其中第一型第一MOS晶體管的閾值電壓比第一型第二MOS晶體管的閾值電壓高，且第一型第四MOS晶體管的閾值電壓比第一型第三MOS晶體管的閾值電壓高。
21.根據(jù)權利要求20的半導體存儲器，其中若選擇第一字線，則第一型第一檢測放大器和第二型檢測放大器在第一型第二檢測放大器工作之前工作，且若選擇第二字線，則第一型第二檢測放大器和第二型檢測放大器在第一型第一檢測放大器工作之前工作。
22.根據(jù)權利要求20的半導體存儲器，其中若選擇第一字線，則只有第一型第一檢測放大器和第二型檢測放大器工作，且若選擇第二字線，則只有第一型第二檢測放大器和第二型檢測放大器工作。
23.根據(jù)權利要求20的半導體存儲器，其中第一電壓為一電源電壓，且第二電壓為一地電壓。
全文摘要
半導體存儲器及檢測其位線的方法。該半導體存儲器包括一第一存儲單元，其連接在一通過一第一地址存取的第一字線與一反相位線之間；一第二存儲單元，其連接在一通過一第二地址存取的第二字線與一位線之間；一第一型檢測放大器，其串接在該位線與該反相位線之間，如果在一第一啟動信號上施加一第一電壓，使一第一型第一MOS晶體管檢測該反相位線及一第一型第二MOS晶體管檢測該位線、一第二型第一檢測放大器，其串接在該位線與該反相位線之間，其中第二型第一MOS晶體管的檢測能力比第二型第二MOS晶體管好；以及一第二型第二檢測放大器，其串接在該位線與該反相位線之間，其中第二型第四MOS晶體管的檢測能力比第二型第三MOS晶體管好。
文檔編號G11C7/00GK1747063SQ200510089338
公開日2006年3月15日 申請日期2005年8月2日 優(yōu)先權日2004年8月2日
發(fā)明者李炫錫, 崔鐘賢, 千基喆, 李宗彥 申請人:三星電子株式會社