專利名稱：相變存儲器和使用連續(xù)復(fù)位控制編程相變存儲器的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及驅(qū)動器電路和用于存儲器元件的驅(qū)動器電路的控制，尤其涉及用于相變存儲器元件的驅(qū)動器電路和/或方法。
背景技術(shù)：
相變存儲器元件是用于使用在特定相變材料的晶相和非晶相之間的電導(dǎo)率或阻抗差別特征，存儲信息的存儲器元件。相變存儲器元件形成電連接到晶體管元件等的存儲器單元，其在半導(dǎo)體襯底上形成，用于設(shè)備的尋址和讀/寫操作。在該存儲器元件中，使用依據(jù)存儲器層區(qū)域的相變的電導(dǎo)率差別存儲信息。
圖1A和圖1B說明了傳統(tǒng)的相變存儲器單元10。如圖1A所示，相變存儲器單元10包含在頂部電極12和底部電極18之間的相變材料14。為了增加電流密度，以及因此提高相變材料14的加熱效率，底部電極18可以通過與底部電極18相比具有減少的表面積的底部電極觸頭(BEC)16連接到相變材料14。訪問晶體管20可以連接到底部電極18，并且由字線控制。
如圖1A、1B和2所示，相變存儲器單元10進(jìn)行操作，使得流過相變材料14的電流電加熱相變區(qū)域，而且相變材料14的結(jié)構(gòu)可逆地轉(zhuǎn)變?yōu)榫B(tài)(圖1A)或者非晶態(tài)(圖1B)以存儲信息。在圖1B中，相變材料14中的狀態(tài)改變到非晶態(tài)的區(qū)域用緊鄰BEC16的交叉陰影線說明?？梢酝ㄟ^在相變區(qū)域流過相對低的電流并且測量該相變材料的阻抗來讀取存儲的信息。因此，圖2說明了傳統(tǒng)的相變存儲器單元10，其中單元晶體管20由字線WL控制，以控制電流ICELL從位線BL流過由相變材料提供的可變阻抗C。
在設(shè)置相變材料14的區(qū)域?yàn)榫B(tài)或者非晶態(tài)時，可以使用不同的脈沖來控制相變材料14的加熱。如圖3所示，高溫短持續(xù)時間加熱周期35用于把相變材料14復(fù)位到非晶態(tài)，而較長持續(xù)時間較低溫度加熱周期36用于把相變材料14置位到晶態(tài)。特別地，在短持續(xù)時間周期35中，相變材料14被加熱到超過相變材料14熔點(diǎn)Tm的溫度，然后迅速冷卻，例如在幾個納秒內(nèi)，以在相變材料14中創(chuàng)建非晶區(qū)。在較長持續(xù)時間周期36中，相變材料14被加熱到高于相變材料14的晶化點(diǎn)Tx、且低于熔點(diǎn)Tm的溫度，并且在那個溫度保持預(yù)定時間，然后冷卻以創(chuàng)建在相變材料14中的結(jié)晶區(qū)。因此，該溫度保持在高于晶化溫度Tx、且低于熔點(diǎn)溫度Tm的置位窗口內(nèi)。
圖4說明了用于編程相變存儲器的各種電流波形。特別地，如圖4所示，和置位電流相比，復(fù)位電流具有較短持續(xù)時間但是具有更大的振幅。如果多個存儲器單元(例如，超過16位)被同時復(fù)位，則峰值電流可超過電源的能力，這可導(dǎo)致電源輸出的波動。通常，在存儲器單元塊中被同時編程(置位和復(fù)位)的存儲器單元數(shù)量已經(jīng)由對復(fù)位電流的考慮所限制。
例如，在美國專利6,545,907、6,075,719和6,487,113中描述了用于編程相變存儲器的各種技術(shù)。
發(fā)明內(nèi)容
本發(fā)明的某些實(shí)施例提供了包含多個相變存儲器單元和復(fù)位脈沖生成電路的相變存儲器設(shè)備，其中該復(fù)位脈沖生成電路被配置為輸出多個連續(xù)復(fù)位脈沖。每個連續(xù)復(fù)位脈沖都被輸出到多條復(fù)位線中的相應(yīng)一條。多個寫驅(qū)動器電路連接到相應(yīng)的相變存儲器單元以及復(fù)位脈沖生成電路中一條相應(yīng)的復(fù)位線。
在進(jìn)一步的實(shí)施例中，復(fù)位脈沖生成電路包含被配置為生成第一復(fù)位脈沖的第一脈沖生成電路，以及多條延遲線，其中這些延遲線串聯(lián)連接到第一脈沖生成電路，以提供相繼連續(xù)延遲的復(fù)位脈沖。第一脈沖生成電路可以響應(yīng)于地址躍遷檢測信號，生成第一復(fù)位脈沖。在其它實(shí)施例中，第一脈沖生成電路響應(yīng)于數(shù)據(jù)躍遷檢測信號，生成第一復(fù)位脈沖。第一脈沖生成電路可以包含與非(NAND)邏輯門，其具有第一控制信號作為第一輸入，以及第一控制信號的延遲版本作為第二輸入。第一脈沖生成電路可以進(jìn)一步包含延遲線，其接收第一控制信號作為輸入，并且向與非邏輯門的第二輸入輸出第一控制信號的延遲版本。此外，每一條延遲線的延遲可以大于第一復(fù)位脈沖的脈沖寬度。
在本發(fā)明的另外實(shí)施例中，多個寫驅(qū)動器電路中的每個都連接到相變存儲器單元的多條位線。這多條位線可以來自相變存儲器設(shè)備的同一字，或者來自相變存儲器設(shè)備的不同字。
在本發(fā)明的進(jìn)一步實(shí)施例中，多個寫驅(qū)動器電路中的每個都連接到相變存儲器單元的單條位線。
在本發(fā)明的某些實(shí)施例中，多個連續(xù)復(fù)位脈沖中每一個的持續(xù)時間可以小于相變存儲器設(shè)備的置位脈沖的持續(xù)時間。此外，相變存儲器設(shè)備的置位脈沖可以具有從大約100納秒到大約500納秒的持續(xù)時間，而且每個連續(xù)復(fù)位脈沖可以具有從大約10到大約50納秒的持續(xù)時間。連續(xù)復(fù)位脈沖可以彼此間隔大約10納秒。
本發(fā)明的某些實(shí)施例提供了這樣的方法，其通過向共同連接到字線的相變存儲器單元的子集連續(xù)地施加復(fù)位脈沖，編程包含多個相變存儲器單元的存儲器設(shè)備。通過向多個相變存儲器單元施加第一脈沖寬度的信號復(fù)位這些相變存儲器單元、以及通過向這些相變存儲器單元施加第二脈沖寬度的信號進(jìn)行置位，其中每個連續(xù)施加的復(fù)位脈沖的持續(xù)時間對應(yīng)于第一脈沖寬度，而且連續(xù)施加的復(fù)位脈沖的持續(xù)時間總和不大于第二脈沖寬度。相變存儲器單元的子集可以這樣配置，使得向存儲器設(shè)備的每條獨(dú)立位線施加不同的復(fù)位脈沖，或者使得向該存儲器設(shè)備的至少兩條不同位線施加相同的復(fù)位脈沖。這兩條不同的位線可以分別來自于存儲器設(shè)備的不同字。
在本發(fā)明的進(jìn)一步實(shí)施例中，由相應(yīng)的寫驅(qū)動器響應(yīng)于對應(yīng)的復(fù)位控制信號，生成連續(xù)施加的復(fù)位脈沖，而且每一寫驅(qū)動器接收相同的置位控制信號。
在本發(fā)明的特別實(shí)施例中，連續(xù)施加的復(fù)位脈沖不重疊。相變存儲器設(shè)備的置位脈沖可以具有從大約100納秒到大約500納秒的持續(xù)時間，而且每個連續(xù)復(fù)位脈沖可以具有從大約10到大約50納秒的持續(xù)時間。連續(xù)復(fù)位脈沖可以彼此間隔大約10納秒。
本發(fā)明的某些實(shí)施例提供了一種相變存儲器設(shè)備，其包含多個相變存儲器單元和裝置，這些裝置用于向共同連接到字線的相變存儲器單元的子集連續(xù)地施加復(fù)位脈沖。可以通過向多個相變存儲器單元施加第一脈沖寬度的信號來復(fù)位這些相變存儲器單元，以及通過向這些相變存儲器單元施加第二脈沖寬度的信號來進(jìn)行置位。用于連續(xù)施加復(fù)位脈沖的裝置可以包含其中每個連續(xù)施加的復(fù)位脈沖的持續(xù)時間對應(yīng)于第一脈沖寬度、而且連續(xù)施加的復(fù)位脈沖的持續(xù)時間總和實(shí)質(zhì)上不大于第二脈沖寬度的、用于連續(xù)施加復(fù)位脈沖的裝置。
在本發(fā)明的另外實(shí)施例中，這樣配置相變存儲器單元的子集，使得向存儲器設(shè)備的每條獨(dú)立位線施加不同的復(fù)位脈沖。在本發(fā)明的其它實(shí)施例中，這樣配置相變存儲器單元的子集，使得向存儲器設(shè)備的至少兩條不同的位線施加相同的復(fù)位脈沖。這兩條不同的位線可以分別來自于存儲器設(shè)備的不同字。
本發(fā)明的進(jìn)一步實(shí)施例包含這樣的裝置，其向共同連接到字線的相變存儲器單元的子集施加共用的置位脈沖。
本發(fā)明的某些實(shí)施例提供了一種相變存儲器設(shè)備，其包含多個相變存儲器單元，以及多個連接到這些相變存儲器單元的寫驅(qū)動器電路。多個寫驅(qū)動器電路中的每一個接收不同的、不相重疊的復(fù)位控制信號。每個寫驅(qū)動器電路還可以接收相同的置位控制信號。在某些實(shí)施例中，不同復(fù)位控制信號的持續(xù)時間總和不大于置位控制信號的持續(xù)時間。
本發(fā)明的某些實(shí)施例提供了一種控制相變存儲器設(shè)備中的寫驅(qū)動器電路的方法，其通過向相變存儲器設(shè)備的多個寫驅(qū)動器電路中的每一個提供不同的、不相重疊的復(fù)位控制信號來進(jìn)行控制。可以向多個寫驅(qū)動器電路中的每一個提供相同的置位控制信號。在某些實(shí)施例中，不同復(fù)位控制信號的持續(xù)時間總和不大于置位控制信號的持續(xù)時間。
通過參考附圖對示例實(shí)施例進(jìn)行詳細(xì)的描述，本發(fā)明的上述及其它特征和優(yōu)點(diǎn)將變成更加明顯，其中圖1A和1B是相變存儲器單元的圖。
圖2為相變存儲器單元的示意圖。
圖3為圖表，說明了作為時間和溫度函數(shù)的相變材料的狀態(tài)改變。
圖4為說明用于相變存儲器的不同置位和復(fù)位脈沖的圖。
圖5為依據(jù)本發(fā)明某些實(shí)施例的相變存儲器的一部分的框圖。
圖6為時序圖，說明了依據(jù)本發(fā)明的某些實(shí)施例，圖5中的相變存儲器的置位和復(fù)位信號的時序。
圖7為依據(jù)本發(fā)明某些實(shí)施例的寫驅(qū)動器電路的框圖。
圖8為依據(jù)本發(fā)明某些實(shí)施例，圖7中的寫驅(qū)動器的示意電路圖。
圖9為依據(jù)本發(fā)明某些實(shí)施例的復(fù)位控制信號發(fā)生器的電路圖。
圖10為依據(jù)本發(fā)明進(jìn)一步實(shí)施例的相變存儲器的一部分的框圖。
圖11為時序圖，說明了依據(jù)本發(fā)明的某些實(shí)施例，圖10中的相變存儲器的置位和復(fù)位信號的時序。
具體實(shí)施例方式
現(xiàn)在將參考其中顯示了本發(fā)明實(shí)施例的附圖，在下文中更充分地描述本發(fā)明。然而，這個發(fā)明將不認(rèn)為是限于此處闡述的實(shí)施例。相反，提供這些實(shí)施例以便使這個公開變得徹底和完整，并且向本領(lǐng)域技術(shù)人員完全地傳達(dá)本發(fā)明的范圍。在附圖中，為了清晰起見，夸大了層和區(qū)域的厚度。相同的數(shù)字一直表示相同的元件。此處使用的術(shù)語“和/或”包含一個或多個相關(guān)列出項(xiàng)目的任意和所有組合。
此處使用的術(shù)語僅僅是用于描述特定實(shí)施例的目的，而不是用來限制本發(fā)明。除非上下文另外清楚地指出，否則此處使用的單數(shù)形式“一”和“該”同樣用于包含復(fù)數(shù)形式。進(jìn)一步需要理解當(dāng)在這個說明書中使用術(shù)語“包含”和/或“包括”時，其指定所陳述特征、整數(shù)、步驟、操作、元件、和/或部件的存在，但是沒有排除一個或者多個其它特征、整數(shù)、步驟、操作、元件、部件、和/或它們的組的存在或者加入。
將要理解當(dāng)諸如層、區(qū)域或者襯底之類的元件被稱為是“在”或者延伸“到”另一個元件上時，它能夠直接在該另一個元件上或者直接延伸到另一個元件上，或者也可能存在介于其間的元件。相反，當(dāng)元件被稱為是“直接在”另一個元件上，或者“直接”延伸到另一個元件上時，不存在介于其間的元件。同時也應(yīng)當(dāng)理解當(dāng)一個元件被稱為“連接”或者“耦合”到另一個元件時，它能夠直接連接或耦合到另一個元件，或者可以存在介于其間的元件。相反，當(dāng)元件被稱為是“直接連接”或者“直接耦合”到另一個元件上時，不存在介于其間的元件。自始至終在該說明書中，相同的數(shù)字表示相同的元件。
應(yīng)當(dāng)理解雖然此處可以使用術(shù)語第一、第二等來描述各種元件、部件、區(qū)域、層和/或部分，但是這些元件、部件、區(qū)域、層和/或部分將不會由這些術(shù)語限制。這些術(shù)語僅僅用于把一個元件、部件、區(qū)域、層或者部分和其它的區(qū)分出來。因此，下面描述的第一元件、部件、區(qū)域、層或者部分，可以稱為第二元件、部件、區(qū)域、層或者部分，而沒有背離本發(fā)明的教導(dǎo)。
此外，此處可以使用諸如“下面”或者“底部”以及“上面”或者“頂端”之類的相對術(shù)語，來描述如在圖中說明的那樣，一個元件與另一個元件的關(guān)系。應(yīng)當(dāng)理解除在附圖中描述的定位之外，相對術(shù)語用于包含設(shè)備不同的定位。例如，如果在附圖中的設(shè)備倒轉(zhuǎn)過來，則被描述為在其它元件“下”邊的元件于是將位于該其它元件的“上”邊。示例術(shù)語“下面”因此能夠取決于圖形的特定方向而包含“下”和“上”方向。類似地，如果在一個附圖中的設(shè)備被倒轉(zhuǎn)過來，則被描述為“低于”其它元件或者在其它元件“下面”的元件將高于其它元件。因此示例術(shù)語“低于”或者“在…之下”，可以包含高于和低于的方位。
除非另外定義了，否則此處使用的所有術(shù)語(包括技術(shù)和科學(xué)術(shù)語)具有和本發(fā)明所屬領(lǐng)域的技術(shù)人員所理解相同的意思。進(jìn)一步將要理解術(shù)語，諸如在通常使用的詞典中定義的那些，應(yīng)當(dāng)被解釋為它們具有與它們在相關(guān)技術(shù)領(lǐng)域和本說明書的上下文中的意思一致的意思，而且除非在此處明確地這樣定義了，否則不以理想化或者過度形式化的意思來加以解釋。
本發(fā)明的某些實(shí)施例用于連續(xù)地向相變存儲器單元提供復(fù)位脈沖，以便和如果存儲器單元被同時復(fù)位時所需要的峰值電流相比，減少了編程存儲器單元所需的峰值電流。
圖5是依據(jù)本發(fā)明的某些實(shí)施例，被配置為提供連續(xù)復(fù)位脈沖的相變存儲器設(shè)備100的示意圖。如圖5所示，相變存儲器設(shè)備100包含多個相變存儲器單元MC，其包括訪問晶體管AT和包含相變材料的可變電阻GST。訪問晶體管AT連接到相應(yīng)的字線WL0到WLm以控制接通和關(guān)斷訪問晶體管AT。存儲器單元還連接到相應(yīng)的位線BLi_0…BLi_n、BLj_0…BLj_n以及BLk_0…BLk_n。還提供了相應(yīng)的選擇晶體管ST1、ST2、ST3、ST4、ST5和ST6，用于有選擇地把位線連接到多個寫驅(qū)動器電路120、122和124中的相應(yīng)一個。
字線可以響應(yīng)于行地址譯碼器(未顯示)，而且位線可以響應(yīng)于列地址譯碼器(未顯示)而被選擇。這樣的行和列地址譯碼器在本領(lǐng)域是眾所周知的，因此不必在此處進(jìn)行進(jìn)一步的描述。此處使用的數(shù)據(jù)字是指，被選擇用于行地址譯碼器和列地址譯碼器的給定輸出的位數(shù)量(即，當(dāng)字線有效，而且相應(yīng)的列選擇信號有效時)。在本發(fā)明的某些實(shí)施例中，字包含16個數(shù)據(jù)位。
此外，如圖5所示，寫驅(qū)動器可以與多條位線連接。多條位線可以來自不同的數(shù)據(jù)字。在其它實(shí)施例中，連接到寫驅(qū)動器的某些或者全部位線可以來自相同的數(shù)據(jù)字。然而，如圖5所示，連接到相應(yīng)寫驅(qū)動器120、122和124的位線來自不同的數(shù)據(jù)字。因此，在圖5所示的實(shí)施例中，位線BLi_0到BLi_n表示n個數(shù)據(jù)字的第i位。在本發(fā)明的某些實(shí)施例中，四條位線和寫驅(qū)動器120、122和124中的每個相連。
如圖5中進(jìn)一步所示，多個寫驅(qū)動器120、122和124中的每個接收共用的置位信號和獨(dú)立的復(fù)位信號RESET(復(fù)位)i、RESET(復(fù)位)j和RESET(復(fù)位)k。如圖6所示，置位信號Set可以是具有相對長持續(xù)時間的信號，而且相應(yīng)的復(fù)位信號RESETi、RESETj和RESETk每個具有較短的持續(xù)時間并且是按時間連續(xù)的。作為由復(fù)位信號發(fā)生器生成的連續(xù)復(fù)位脈沖，提供復(fù)位信號RESETi、RESETj和RESETk。在下面會進(jìn)一步詳細(xì)論述復(fù)位信號發(fā)生器的示例。因此，復(fù)位信號RESETi、RESETj和RESETk可以連續(xù)地施加到寫驅(qū)動器120、122和124，使得不是全部用于數(shù)據(jù)字的寫驅(qū)動器同時有效的，這可以減少當(dāng)復(fù)位存儲器單元時所需要的峰值電流。
在本發(fā)明的某些實(shí)施例中，置位信號Set具有從大約100納秒到大約500納秒(ns)的持續(xù)時間，且連續(xù)的復(fù)位信號RESETi、RESETj和RESETk每個具有大約10納秒到大約50納秒的持續(xù)時間。連續(xù)的復(fù)位信號是不相重疊的，而且在實(shí)施例中，可以彼此間隔大約10納秒。在本發(fā)明的某些實(shí)施例中，連續(xù)復(fù)位信號的持續(xù)時間總和小于置位信號的持續(xù)時間。通過使復(fù)位信號的持續(xù)時間總和不大于置位信號的持續(xù)時間，可以減少峰值復(fù)位電流，而不用延長為編程相變存儲器設(shè)備的數(shù)據(jù)字所需花費(fèi)的時間。此外雖然在圖5和6中說明了三個復(fù)位信號，但是可以提供更少或者更多數(shù)量的復(fù)位信號。在本發(fā)明的某些實(shí)施例中，復(fù)位信號的數(shù)量受限于不讓復(fù)位信號持續(xù)時間的總和超過置位信號持續(xù)時間而提供的復(fù)位信號數(shù)量。
雖然圖5中說明的實(shí)施例示出了三個寫驅(qū)動器120、122和124，但是這樣一個說明僅僅是相變存儲器設(shè)備一部分的示例結(jié)構(gòu)，而且可以提供更少或者更多數(shù)量的寫驅(qū)動器。此外，雖然圖5說明了每個具有單獨(dú)復(fù)位信號的獨(dú)立寫驅(qū)動器，但是依據(jù)本發(fā)明的某些實(shí)施例，只要寫驅(qū)動器組包含少于全部用于數(shù)據(jù)字的寫驅(qū)動器，則這些組可以接收相同的信號。因此，例如相同數(shù)據(jù)字中的兩個或更多寫驅(qū)動器可以每個接收相同的復(fù)位信號。接收相同復(fù)位信號的寫驅(qū)動器組可以是數(shù)量相同或者不相同的。例如，在本發(fā)明的某些實(shí)施例中，可以提供四個連續(xù)復(fù)位信號，每個都提供給四個寫驅(qū)動器，以便在四組寫驅(qū)動器中劃分16位數(shù)據(jù)字。
圖7為依據(jù)本發(fā)明某些實(shí)施例的寫驅(qū)動器電路的框圖，該寫驅(qū)動器電路可適合于用作寫驅(qū)動器120、122和/或124。如圖7所示，依據(jù)本發(fā)明某些實(shí)施例的寫驅(qū)動器電路包含電流控制電路200、電流驅(qū)動器電路202和脈沖選擇電路204。向電流控制電路200提供偏壓DC_BIAS。電流控制電路200響應(yīng)于脈沖選擇電路204，并且控制電流驅(qū)動器202輸出置位或者復(fù)位脈沖。脈沖選擇電路204接收圖6所示的連續(xù)復(fù)位脈沖中的一個和置位脈沖，以及要在相變存儲器單元中編程的數(shù)據(jù)，并且使用該數(shù)據(jù)，以選擇置位脈沖和連續(xù)復(fù)位脈沖中的一個。置位脈沖和連續(xù)復(fù)位脈沖中被選定的一個控制電流控制電路和電流驅(qū)動器，以在那時、和在實(shí)質(zhì)上對應(yīng)于該置位脈沖和連續(xù)復(fù)位脈沖中的選定一個的時序的持續(xù)時間內(nèi)驅(qū)動位線。
圖8為依據(jù)本發(fā)明的某些實(shí)施例、圖7中的寫驅(qū)動器電路的更詳細(xì)示意圖。如圖8所示，DATA(數(shù)據(jù))輸入在SET和RESETi輸入之間進(jìn)行選擇，并且向電流控制電路200提供對應(yīng)于SET和RESETi輸入中被選擇那個的信號。電流控制電路200通過控制驅(qū)動晶體管PM3，來控制由電流驅(qū)動器電路202提供的電流。
輸出脈沖I_SET/I_RESETi的持續(xù)時間由反相器IN4的輸出控制，使得當(dāng)反相器IN4的輸出處于高電平時，關(guān)斷晶體管NM6和PM2，而且驅(qū)動晶體管PM3的控制是基于電流控制電路200的節(jié)點(diǎn)ND1的電壓的。當(dāng)反相器IN4的輸出處于低電平時，接通晶體管PM2，其關(guān)斷驅(qū)動晶體管PM3。當(dāng)反相器IN4的輸出為低電平時，反相器IN5的輸出處于高電平，其接通晶體管NM6并且終止處于高電平的置位/復(fù)位脈沖I_SET/I_RESETi。反相器IN4的輸出由SET和RESETi輸入中的選定一個通過反相器IN3進(jìn)行控制。因此，由寫驅(qū)動器電路施加到位線的置位/復(fù)位脈沖I_SET/I_RESETi的持續(xù)時間可以由SET和RESETi輸入中的選定一個的脈沖持續(xù)時間控制。
當(dāng)DATA輸入處于高電平、以便選擇RESETi輸入通過通過門PG2時，反相器IN1的輸出為低，而且反相器IN2的輸出為高。因此接通晶體管NM3和NM4。作為由DC_BIAS輸入控制的結(jié)果，晶體管NM1和NM2總是接通。當(dāng)RESETi信號處于高電平時，反相器IN4的輸出處于高電平，其接通晶體管NM5并且關(guān)斷晶體管PM2。流過晶體管NM1與NM2的電流i1和流過晶體管NM3與NM4的電流i2被鏡像，使得在輸出節(jié)點(diǎn)ND2提供復(fù)位電流i1+i2。當(dāng)復(fù)位信號RESETi返回到低電平時，關(guān)斷晶體管PM3并且接通晶體管NM6，以終止如上所述的復(fù)位脈沖。
當(dāng)DATA輸入處于低電平、以便選擇SET輸入通過通過門PG1時，反相器IN1的輸出為高，而且反相器IN2的輸出為低。因此，關(guān)斷晶體管NM3和NM4。作為由DC_BIAS輸入控制的結(jié)果，晶體管NM1和NM2總是接通。當(dāng)SET信號處于高電平時，反相器IN4的輸出處于高電平，其接通晶體管NM5并且關(guān)斷晶體管PM2。僅僅流過晶體管NM1與NM2的電流i1鏡像，使得在輸出節(jié)點(diǎn)ND2提供置位電流i1。當(dāng)置位信號SET返回到低電平時，關(guān)斷晶體管PM3并且接通晶體管NM6，以終止如上所述的置位脈沖。
圖9為依據(jù)本發(fā)明某些實(shí)施例的復(fù)位信號生成電路的示意圖。如圖9所示，可以響應(yīng)于地址躍遷檢測信號(ATD)生成復(fù)位脈沖。在本發(fā)明的其它實(shí)施例中，可以響應(yīng)于數(shù)據(jù)躍遷檢測信號(DTD)生成復(fù)位脈沖。ATD信號提供給起反相器作用的或非(NOR)門NOR1，使得當(dāng)ATD信號為高時，或非門NOR1的輸出為低，而且當(dāng)ATD信號為低時，或非門NOR1的輸出為高?；蚍情TNOR1的輸出連接到與非(NAND)門NAN1的輸入和延遲元件D1。延遲元件D1可以用來控制連續(xù)復(fù)位脈沖的持續(xù)時間。因此，在本發(fā)明的某些實(shí)施例中，延遲元件D1提供了從大約10納秒到大約50納秒的脈沖。與非門NAN1的輸出提供給多個串聯(lián)連接的延遲元件D2、D3和D4，其中這些延遲元件的輸出被提供作為多個連續(xù)復(fù)位脈沖的后續(xù)一個。在本發(fā)明的某些實(shí)施例中，延遲元件D2、D3和D4具有大于由與非門NAN1輸出的脈沖的持續(xù)時間的延遲，以便提供不相重疊的連續(xù)脈沖。在某些實(shí)施例中，延遲元件D2、D3和D4的延遲，大于由與非門NAN1輸出的脈沖的持續(xù)時間大約10納秒。
圖10為依據(jù)本發(fā)明進(jìn)一步實(shí)施例的相變存儲器設(shè)備300的一部分的示意圖。如圖10所示，可以如上參考圖5所述提供相變存儲器單元。然而，寫驅(qū)動器電路320、322、324和326每個都連接到單條位線。在這種情況下，復(fù)位RESET1…RESETn和置位Set信號可以如圖11所示提供。寫驅(qū)動器電路320、322、324和326可以如上參考圖7和8所述提供。此外，可以利用圖9中的復(fù)位脈沖生成電路來向每個單獨(dú)連接的寫驅(qū)動器電路320、322、324和326提供連續(xù)復(fù)位脈沖。復(fù)位脈沖和置位脈沖的持續(xù)時間和關(guān)系可以如同上面參考圖5和6所述。
操作中，圖10的相變存儲器設(shè)備300可以向相應(yīng)的寫驅(qū)動器電路320、322、324和326提供連續(xù)復(fù)位脈沖。因?yàn)閺?fù)位脈沖被連續(xù)地施加到寫驅(qū)動器電路320、322、324和326，由于可以減少同時驅(qū)動位線的寫驅(qū)動器電路320、322、324和326的數(shù)量，可以減少復(fù)位相變存儲器單元所需要的峰值電流。
如上所述，本發(fā)明的某些實(shí)施例可以提供相變存儲器設(shè)備，其包含多個相變存儲器單元和裝置，這些裝置用于向共同連接到字線的相變存儲器單元的子集連續(xù)地施加復(fù)位脈沖。用于連續(xù)施加復(fù)位脈沖的裝置可以例如由寫驅(qū)動器電路120、122和124和/或320、322、324和326、圖9中的脈沖生成電路、以及如上參考圖5和/或10所述連接寫驅(qū)動器電路到相變存儲器單元的互連所提供。在本發(fā)明的特定實(shí)施例中，可以通過向多個相變存儲器單元施加第一脈沖寬度的信號來復(fù)位這些相變存儲器單元，以及通過向這些相變存儲器單元施加第二脈沖寬度的信號來進(jìn)行置位。在這種情況下，用于連續(xù)施加復(fù)位脈沖的裝置可以包含以下這種用于連續(xù)施加復(fù)位脈沖的裝置，其中，每一個連續(xù)施加的復(fù)位脈沖的持續(xù)時間對應(yīng)于第一脈沖寬度，而且連續(xù)施加的復(fù)位脈沖的持續(xù)時間總和實(shí)質(zhì)上不大于第二脈沖寬度。因此，可以減少峰值電流而沒有增加用于寫入數(shù)據(jù)字的編程時間。這樣用于連續(xù)地施加復(fù)位脈沖的裝置可以由延遲線結(jié)構(gòu)、或者提供適當(dāng)時序關(guān)系的其它這種脈沖生成電路所提供。
此外，本發(fā)明的某些實(shí)施例可以提供這樣的裝置，其向共同連接到字線的相變存儲器單元的子集施加共用的置位脈沖。這樣的裝置可以例如由如上所述的置位脈沖生成電路到寫驅(qū)動器電路的互連所提供。
雖然已經(jīng)參考特定示例寫驅(qū)動器電路和/或復(fù)位脈沖生成電路描述了本發(fā)明的實(shí)施例，但是可以利用其它用于提供連續(xù)施加的復(fù)位脈沖的技術(shù)和/或電路。例如，可以利用不使用延遲線的脈沖生成電路，或者任何提供了具有適當(dāng)時序關(guān)系的期望連續(xù)脈沖的電路。此外，復(fù)位脈沖到位線的脈沖寬度和連續(xù)施加可以，例如通過在向?qū)戲?qū)動器電路提供共用復(fù)位信號時連續(xù)激活訪問晶體管ST1、ST3和ST5，以及通過控制訪問晶體管有效的持續(xù)時間來控制復(fù)位脈沖持續(xù)時間，在寫驅(qū)動器電路外部完成。
本發(fā)明的實(shí)施例已經(jīng)參考例如在寫驅(qū)動器電路和脈沖生成電路之間的功能特定劃分、或者在該寫驅(qū)動器電路內(nèi)的功能進(jìn)行了描述。然而，可以對在框圖中的塊進(jìn)行組合或者重新布置，但是其仍然在本發(fā)明的范圍之內(nèi)。因此，本發(fā)明的實(shí)施例不局限于上述的特定說明示例，而是可以包含能夠執(zhí)行此處描述的功能或者操作、用于連續(xù)地向相變存儲器單元提供復(fù)位脈沖的任何電路。
雖然已經(jīng)參考本發(fā)明的說明性實(shí)施例具體示出和描述了本發(fā)明，但是本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，可以在其中進(jìn)行各種形式和細(xì)節(jié)改變而不背離由權(quán)利要求所定義的本發(fā)明的精神和范圍。
相關(guān)申請和優(yōu)先權(quán)聲明本申請涉及于2004年7月9日在韓國知識產(chǎn)權(quán)局提出的韓國專利申請2004-0053346，并要求它的優(yōu)先權(quán)，而且它的公開內(nèi)容通過引用全部包含在此。
權(quán)利要求
1.一種相變存儲器設(shè)備，包含多個相變存儲器單元；被配置為輸出多個連續(xù)復(fù)位脈沖的復(fù)位脈沖生成電路，每個連續(xù)復(fù)位脈沖輸出到多條復(fù)位線中的相應(yīng)一條；以及多個寫驅(qū)動器電路，連接到相應(yīng)的相變存儲器單元以及復(fù)位脈沖生成電路中相應(yīng)的一條復(fù)位線。
2.如權(quán)利要求1所述的相變存儲器設(shè)備，其中，所述多個寫驅(qū)動器電路連接到對應(yīng)于數(shù)據(jù)字的相應(yīng)相變存儲器單元。
3.如權(quán)利要求1所述的相變存儲器設(shè)備，其中，復(fù)位脈沖生成電路包含第一脈沖生成電路，被配置為生成第一復(fù)位脈沖；以及多條串聯(lián)連接到所述第一脈沖生成電路的延遲線，以提供相繼連續(xù)延遲的復(fù)位脈沖。
4.如權(quán)利要求3所述的相變存儲器設(shè)備，其中，所述第一脈沖生成電路響應(yīng)于地址躍遷檢測信號，生成第一復(fù)位脈沖。
5.如權(quán)利要求3所述的相變存儲器設(shè)備，其中，所述第一脈沖生成電路響應(yīng)于數(shù)據(jù)躍遷檢測信號，生成第一復(fù)位脈沖。
6.如權(quán)利要求3所述的相變存儲器設(shè)備，其中，第一脈沖生成電路包含與非(NAND)邏輯門，其具有第一控制信號作為第一輸入，以及所述第一控制信號的延遲版本作為第二輸入。
7.如權(quán)利要求6所述的相變存儲器設(shè)備，其中，第一脈沖生成電路進(jìn)一步包含延遲線，其接收第一控制信號作為輸入，并且向與非邏輯門的第二輸入輸出第一控制信號的延遲版本。
8.如權(quán)利要求3所述的相變存儲器設(shè)備，其中，每一條延遲線的延遲大于第一復(fù)位脈沖的脈沖寬度。
9.如權(quán)利要求1所述的相變存儲器設(shè)備，其中，所述多個寫驅(qū)動器電路每個都連接到相變存儲器單元的多條位線。
10.如權(quán)利要求9所述的相變存儲器設(shè)備，其中，所述多條位線來自于相變存儲器設(shè)備的相同字。
11.如權(quán)利要求9所述的相變存儲器設(shè)備，其中，所述多條位線來自于相變存儲器設(shè)備的不同字。
12.如權(quán)利要求1所述的相變存儲器設(shè)備，其中，所述多個寫驅(qū)動器電路中的每個都連接到相變存儲器單元的單條位線。
13.如權(quán)利要求1所述的相變存儲器設(shè)備，其中，多個連續(xù)復(fù)位脈沖中每個的持續(xù)時間的總和小于相變存儲器設(shè)備的置位脈沖的持續(xù)時間。
14.如權(quán)利要求1所述的相變存儲器設(shè)備，其中，相變存儲器設(shè)備的置位脈沖具有從大約100納秒到大約500納秒的持續(xù)時間，而且每個連續(xù)復(fù)位脈沖具有從大約10納秒到大約50納秒的持續(xù)時間。
15.如權(quán)利要求1所述的相變存儲器設(shè)備，其中，連續(xù)復(fù)位脈沖彼此間隔大約10納秒。
16.一種用于編程包含多個相變存儲器單元的存儲器設(shè)備的方法，包含連續(xù)地向共同連接到字線的相變存儲器單元的子集施加復(fù)位脈沖。
17.如權(quán)利要求16所述的方法，其中，通過向多個相變存儲器單元施加第一脈沖寬度的信號來復(fù)位這些相變存儲器單元、以及通過向這些相變存儲器單元施加第二脈沖寬度的信號進(jìn)行置位，其中每個連續(xù)施加的復(fù)位脈沖的持續(xù)時間對應(yīng)于第一脈沖寬度，而且連續(xù)施加的復(fù)位脈沖的持續(xù)時間總和不大于第二脈沖寬度。
18.如權(quán)利要求16所述的方法，其中，這樣配置相變存儲器單元的子集，使得向存儲器設(shè)備的每條獨(dú)立位線施加不同的復(fù)位脈沖。
19.如權(quán)利要求16所述的方法，其中，這樣配置相變存儲器單元的子集，使得向存儲器設(shè)備的至少兩條不同的位線施加相同的復(fù)位脈沖。
20.如權(quán)利要求19所述的方法，其中，所述至少兩條不同的位線分別來自于存儲器設(shè)備的不同字。
21.如權(quán)利要求16所述的方法，其中，連續(xù)施加的復(fù)位脈沖不相重疊。
22.如權(quán)利要求16所述的方法，其中，由相應(yīng)的寫驅(qū)動器響應(yīng)于對應(yīng)的復(fù)位控制信號，生成連續(xù)施加的復(fù)位脈沖，而且其中每個寫驅(qū)動器接收相同的置位控制信號。
23.如權(quán)利要求16所述的方法，其中，相變存儲器設(shè)備的置位脈沖具有從大約100納秒到大約500納秒的持續(xù)時間，而且每個連續(xù)復(fù)位脈沖具有從大約10納秒到大約50納秒的持續(xù)時間。
24.如權(quán)利要求16所述的方法，其中，連續(xù)復(fù)位脈沖彼此間隔大約10納秒。
25.一種相變存儲器設(shè)備，包含多個相變存儲器單元；以及用于向共同連接到字線的相變存儲器單元的子集連續(xù)施加復(fù)位脈沖的裝置。
26.如權(quán)利要求25所述的相變存儲器設(shè)備，其中，通過向多個相變存儲器單元施加第一脈沖寬度的信號來復(fù)位這些相變存儲器單元、以及通過向這些相變存儲器單元施加第二脈沖寬度的信號進(jìn)行置位，而且其中用于連續(xù)施加復(fù)位脈沖的裝置包含其中每個連續(xù)施加的復(fù)位脈沖的持續(xù)時間對應(yīng)于第一脈沖寬度、而且連續(xù)施加的復(fù)位脈沖的持續(xù)時間總和實(shí)質(zhì)上不大于第二脈沖寬度的、用于連續(xù)施加復(fù)位脈沖的裝置。
27.如權(quán)利要求25所述的相變存儲器設(shè)備，其中，這樣配置相變存儲器單元的子集，使得向存儲器設(shè)備的每條獨(dú)立位線施加不同的復(fù)位脈沖。
28.如權(quán)利要求25所述的相變存儲器設(shè)備，其中，這樣配置相變存儲器單元的子集，使得向存儲器設(shè)備的至少兩條不同的位線施加相同的復(fù)位脈沖。
29.如權(quán)利要求28所述的相變存儲器設(shè)備，其中，所述至少兩條不同的位線分別來自于存儲器設(shè)備的不同字。
30.如權(quán)利要求25所述的相變存儲器設(shè)備，進(jìn)一步包含用于向共同連接到字線的相變存儲器單元的子集施加共用置位脈沖的裝置。
31.一種相變存儲器設(shè)備，包含多個相變存儲器單元；以及與相變存儲器單元連接的多個寫驅(qū)動器電路，其中多個寫驅(qū)動器電路中的每個接收不同的、不相重疊的復(fù)位控制信號。
32.如權(quán)利要求31所述的相變存儲器設(shè)備，其中，每個寫驅(qū)動器電路還接收相同的置位控制信號。
33.如權(quán)利要求32所述的相變存儲器設(shè)備，其中，不同復(fù)位控制信號的持續(xù)時間的總和不大于置位控制信號的持續(xù)時間。
34.一種控制相變存儲器設(shè)備的寫驅(qū)動器電路的方法，包含向相變存儲器設(shè)備中的多個寫驅(qū)動器電路中的每一個提供不同的、不相重疊的復(fù)位控制信號。
35.如權(quán)利要求34所述的方法，進(jìn)一步包含向多個寫驅(qū)動器電路中的每一個提供相同的置位控制信號。
36.如權(quán)利要求34所述的方法，其中，不同復(fù)位控制信號的持續(xù)時間的總和不大于置位控制信號的持續(xù)時間。
全文摘要
本發(fā)明提供了一種相變存儲器設(shè)備，其包含多個相變存儲器單元和被配置為輸出多個連續(xù)復(fù)位脈沖的復(fù)位脈沖生成電路。每個連續(xù)復(fù)位脈沖被輸出到多條復(fù)位線中的相應(yīng)一條。多個寫驅(qū)動器電路連接到相應(yīng)的相變存儲器單元以及復(fù)位脈沖生成電路中的一條相應(yīng)復(fù)位線。本發(fā)明還提供了一種使用連續(xù)復(fù)位控制信號編程相變存儲器設(shè)備的方法。
文檔編號G11C11/419GK1734671SQ200510077929
公開日2006年2月15日 申請日期2005年6月15日 優(yōu)先權(quán)日2004年7月9日
發(fā)明者趙栢衡, 金杜應(yīng), 趙佑塋 申請人:三星電子株式會社