專利名稱：半導(dǎo)體存儲(chǔ)器件和半導(dǎo)體存儲(chǔ)器件的測試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲(chǔ)器件和對(duì)半導(dǎo)體存儲(chǔ)器件內(nèi)的多個(gè)存儲(chǔ)塊的測試方法，特別是涉及對(duì)非易失性半導(dǎo)體存儲(chǔ)器件的多個(gè)存儲(chǔ)塊的測試方法。
背景技術(shù)：
在半導(dǎo)體存儲(chǔ)器件的測試中，除了存儲(chǔ)單元單位的通常的工作測試外，為了確?？煽啃?，還有以全部存儲(chǔ)單元為對(duì)象施加電應(yīng)力的應(yīng)力施加試驗(yàn)。
特別是，在非易失性半導(dǎo)體存儲(chǔ)器件中，有必要保證全部存儲(chǔ)單元的寫入和擦除，以及數(shù)據(jù)保持的特性正常。例如，有借助于應(yīng)力施加試驗(yàn)，通過在恒定時(shí)間(應(yīng)力施加時(shí)間)內(nèi)對(duì)全部存儲(chǔ)單元施加電應(yīng)力(過電壓或過電流)，并對(duì)施加應(yīng)力前后的上述特性進(jìn)行比較，以實(shí)現(xiàn)該種保證的方法。
在應(yīng)力施加試驗(yàn)中，有必要使全部存儲(chǔ)單元成為應(yīng)力施加狀態(tài)(由于對(duì)存儲(chǔ)單元施加電應(yīng)力，使存儲(chǔ)單元的各端子電位為所設(shè)定的電位的狀態(tài))，并使該應(yīng)力施加狀態(tài)保持恒定時(shí)間。在該應(yīng)力施加試驗(yàn)中，一旦使多個(gè)存儲(chǔ)單元成為應(yīng)力施加狀態(tài)，則通過抑制總的應(yīng)力施加時(shí)間，可降低制造成本(在此處，特別是制造后試驗(yàn)所需的成本)。
另一方面，在半導(dǎo)體存儲(chǔ)器件中，由于在半導(dǎo)體襯底內(nèi)存在缺陷，在制造工序過程中存在粒子，所以存在一部分存儲(chǔ)單元不能正常工作的缺陷存儲(chǔ)單元。從而，如果僅僅將全部存儲(chǔ)單元都能正常工作的完全合格品作為合格品，則制造成品率降低，故一般采取在測試時(shí)對(duì)缺陷存儲(chǔ)單元進(jìn)行冗余補(bǔ)救的方法。
作為通常采用的冗余補(bǔ)救技術(shù)，是在存儲(chǔ)單元陣列內(nèi)的包含缺陷存儲(chǔ)單元的缺陷行或缺陷列中，或者在全部行或列中，將其中有缺陷的缺陷行或缺陷列置換成在存儲(chǔ)單元陣列的周邊部預(yù)先準(zhǔn)備好規(guī)定條數(shù)的冗余行或冗余列的方法。此時(shí)，將缺陷行地址和缺陷列地址存儲(chǔ)在缺陷地址存儲(chǔ)裝置中，并與存儲(chǔ)了從外部輸入的地址中的該地址部分的缺陷行地址和缺陷列地址進(jìn)行比較，當(dāng)二者一致時(shí)，便自動(dòng)地選擇冗余行或冗余列。
行或列的補(bǔ)救是對(duì)存儲(chǔ)單元單位或沿行方向或列方向發(fā)生的缺陷模式有效的補(bǔ)救方法，但可補(bǔ)救的行或列受冗余行或冗余列的條數(shù)限制，伴隨制造工藝的微細(xì)化，對(duì)發(fā)生頻度增高的起因于粒子的多位連續(xù)缺陷(多個(gè)缺陷存儲(chǔ)單元形成連續(xù)的塊而成為缺陷)等，這并非有效的補(bǔ)救方法。
因此，有一種將由一定單位的多個(gè)存儲(chǔ)單元構(gòu)成的存儲(chǔ)塊作為補(bǔ)救單位而總括地補(bǔ)救該存儲(chǔ)塊的塊冗余補(bǔ)救方式。如果是該塊冗余補(bǔ)救方式，則可有效地補(bǔ)救起因于上述粒子的多位連續(xù)缺陷等，可提高制造成品率。
可是，在對(duì)于經(jīng)過了該塊冗余補(bǔ)救的補(bǔ)救合格品進(jìn)行上述應(yīng)力施加時(shí)，由于經(jīng)過了補(bǔ)救的缺陷存儲(chǔ)塊并未治愈缺陷原因，而只是來自外部的不能供利用者，當(dāng)作為缺陷原因存在布線的深短路時(shí)，就出現(xiàn)了由于該缺陷原因而施加的電應(yīng)力并沒有被正常地施加，同時(shí)施加相同的電應(yīng)力的其它的正常存儲(chǔ)塊也沒有正常地經(jīng)受試驗(yàn)的不良現(xiàn)象。
另外，在閃速存儲(chǔ)器等非易失性半導(dǎo)體存儲(chǔ)器件中，測試時(shí)有使全部存儲(chǔ)單元一度形成擦除狀態(tài)的處理，但對(duì)全部存儲(chǔ)單元一起進(jìn)行該擦除工作時(shí)，會(huì)發(fā)生同樣的問題。也就是說，在對(duì)缺陷存儲(chǔ)塊施加擦除電壓時(shí)，發(fā)生了因布線的短路等而擦除電壓的電壓電平降低，而其它正常的存儲(chǔ)塊卻得不到正常擦除的問題。除此之外，在對(duì)多個(gè)存儲(chǔ)塊進(jìn)行同樣的電壓施加時(shí)，發(fā)生了與該多個(gè)存儲(chǔ)塊中包含缺陷存儲(chǔ)塊同樣的問題。
為了消除這些問題，一般采取以下方法以往對(duì)不含缺陷塊的合格品選擇全部存儲(chǔ)塊，進(jìn)行規(guī)定的電應(yīng)力的施加；對(duì)含缺陷塊的合格品不進(jìn)行全部存儲(chǔ)塊的同時(shí)選擇，而是逐一地進(jìn)行選擇，對(duì)每個(gè)存儲(chǔ)塊進(jìn)行上述電應(yīng)力的施加。
另外，在特開平8-106796號(hào)公報(bào)的半導(dǎo)體存儲(chǔ)器件中，對(duì)測試用的全部存儲(chǔ)塊采取一起寫入/一起擦除模式時(shí)，公布了使切換為冗余塊的缺陷塊為非選擇的結(jié)構(gòu)。
在對(duì)含缺陷塊的合格品的現(xiàn)有的應(yīng)力施加試驗(yàn)和一起寫入/一起擦除處理中，存在以下問題。即，在對(duì)含缺陷塊的合格品以存儲(chǔ)塊為單位進(jìn)行處理時(shí)，處理時(shí)間按存儲(chǔ)塊的數(shù)目增加，成為制造成本居高不下的主要原因。特別是，由于隨著大容量化和制造工藝的微細(xì)化，有存儲(chǔ)塊數(shù)目增加、含缺陷塊的合格品的比例增加的趨勢，制造成本居高不下變得顯著。
另外，在特開平8-106796號(hào)公報(bào)的半導(dǎo)體存儲(chǔ)器件的上述結(jié)構(gòu)中，作為使切換為冗余塊的缺陷塊為非選擇用的機(jī)構(gòu)，存在必須存儲(chǔ)該缺陷塊的地址，識(shí)別缺陷塊，無法應(yīng)用于塊冗余補(bǔ)救處理前的測試及應(yīng)力施加試驗(yàn)的問題。另外，特開平8-106796號(hào)公報(bào)的上述結(jié)構(gòu)不特意以應(yīng)力施加試驗(yàn)中的缺陷塊的問題為前提。

發(fā)明內(nèi)容
本發(fā)明是鑒于上述問題而進(jìn)行的，其目的在于提供消除上述問題，在多個(gè)存儲(chǔ)塊中包含缺陷塊時(shí)，僅僅使該缺陷塊簡單地成為非選擇，對(duì)多個(gè)存儲(chǔ)塊可執(zhí)行規(guī)定的測試工作的半導(dǎo)體存儲(chǔ)器件和半導(dǎo)體存儲(chǔ)器件的測試方法。
為達(dá)到上述目的的本發(fā)明的半導(dǎo)體存儲(chǔ)器件是將多個(gè)存儲(chǔ)單元排列成陣列狀，形成存儲(chǔ)塊，配備1個(gè)或多個(gè)存儲(chǔ)板而成的半導(dǎo)體存儲(chǔ)器件，其中，存儲(chǔ)板系將多個(gè)上述存儲(chǔ)塊排列而成，其第1特征在于包括對(duì)從上述存儲(chǔ)板內(nèi)選擇上述存儲(chǔ)塊用的塊地址信號(hào)進(jìn)行譯碼，輸出獨(dú)立地選擇上述存儲(chǔ)塊的塊選擇信號(hào)，同時(shí)在規(guī)定的測試模式中，使上述塊選擇信號(hào)全部為選擇狀態(tài)或非選擇狀態(tài)并可輸出的塊譯碼電路和使上述塊選擇信號(hào)的信號(hào)電平反轉(zhuǎn)或非反轉(zhuǎn)的塊選擇信號(hào)反轉(zhuǎn)電路。
本發(fā)明的半導(dǎo)體存儲(chǔ)器件除上述第1特征外，其第2特征在于包括在上述規(guī)定的測試模式中，在上述存儲(chǔ)板內(nèi)存在缺陷塊時(shí)，對(duì)上述塊譯碼電路輸入上述缺陷塊的塊地址，使之進(jìn)行通常的譯碼處理，對(duì)上述塊選擇信號(hào)反轉(zhuǎn)電路進(jìn)行使之作上述反轉(zhuǎn)處理的控制，在上述存儲(chǔ)板內(nèi)不存在缺陷塊時(shí)，進(jìn)行選擇該存儲(chǔ)板內(nèi)的全部上述存儲(chǔ)塊的控制的板控制電路。
此外，本發(fā)明的半導(dǎo)體存儲(chǔ)器件除上述第2特征外，其第3特征在于在上述存儲(chǔ)板內(nèi)不存在缺陷塊時(shí)，上述板控制電路對(duì)上述塊譯碼電路輸出上述塊選擇信號(hào)，使之全部成為選擇狀態(tài)，對(duì)上述塊選擇信號(hào)反轉(zhuǎn)電路使之作上述非反轉(zhuǎn)處理，或者，對(duì)上述塊譯碼電路輸出上述塊選擇信號(hào)，使之全部成為非選擇狀態(tài)，對(duì)上述塊選擇信號(hào)反轉(zhuǎn)電路進(jìn)行使之作上述反轉(zhuǎn)處理的控制。
按照具備了上述某種特征的本發(fā)明的半導(dǎo)體存儲(chǔ)器件，例如，在應(yīng)力施加試驗(yàn)等規(guī)定的測試模式中，在存儲(chǔ)板內(nèi)包含缺陷塊時(shí)，通過對(duì)塊譯碼電路輸入缺陷塊的塊地址，使之進(jìn)行通常的譯碼處理，對(duì)塊選擇信號(hào)反轉(zhuǎn)電路進(jìn)行使塊選擇信號(hào)的信號(hào)電平反轉(zhuǎn)的控制，對(duì)包含缺陷塊的存儲(chǔ)板而言，對(duì)缺陷塊的塊選擇信號(hào)成為非選擇狀態(tài)，對(duì)其它存儲(chǔ)塊的塊選擇信號(hào)成為選擇狀態(tài)，從而只有缺陷塊成為非選擇狀態(tài)。此時(shí)，由于僅可將缺陷塊地址輸入到塊譯碼電路中，即使未對(duì)缺陷塊作冗余補(bǔ)救處理，也使選擇除缺陷塊以外的多個(gè)存儲(chǔ)塊的處理成為可能。其結(jié)果是，可簡單地消除對(duì)多個(gè)存儲(chǔ)塊的應(yīng)力施加試驗(yàn)中的缺陷塊的問題，而且不拘對(duì)缺陷塊的冗余補(bǔ)救的處理狀態(tài)，均可實(shí)施多個(gè)存儲(chǔ)塊選擇處理。另外，當(dāng)存儲(chǔ)板內(nèi)不含缺陷塊時(shí)，與以往一樣，可選擇全部的存儲(chǔ)塊。
本發(fā)明的半導(dǎo)體存儲(chǔ)器件除上述第2或第3特征外，其第4特征在于包括將多個(gè)上述存儲(chǔ)板排列而成的存儲(chǔ)器陣列，以及對(duì)從上述存儲(chǔ)器陣列內(nèi)選擇上述存儲(chǔ)板用的板地址信號(hào)進(jìn)行譯碼，輸出獨(dú)立地選擇上述存儲(chǔ)板的板選擇信號(hào)的板譯碼電路，上述板控制電路在上述規(guī)定的測試模式中對(duì)利用上述板選擇信號(hào)成為非選擇的上述存儲(chǔ)板，進(jìn)行選擇該存儲(chǔ)板內(nèi)的全部上述存儲(chǔ)塊的控制。
按照具備了上述第4特征的本發(fā)明的半導(dǎo)體存儲(chǔ)器件，對(duì)于用多個(gè)存儲(chǔ)板構(gòu)成的半導(dǎo)體存儲(chǔ)器件，選擇與上述第1至第3特征同樣的多個(gè)存儲(chǔ)塊的處理成為可能。
本發(fā)明的半導(dǎo)體存儲(chǔ)器件除上述某種特征外，其第5特征在于包括采用與上述存儲(chǔ)塊中的1個(gè)相同的存儲(chǔ)單元數(shù)構(gòu)成的相同結(jié)構(gòu)的冗余塊；以及當(dāng)上述存儲(chǔ)板內(nèi)的1個(gè)上述存儲(chǔ)塊是缺陷塊時(shí)，為了將上述缺陷塊置換為上述冗余塊，進(jìn)行至少將上述缺陷塊地址置換為上述冗余塊的冗余塊地址那樣的內(nèi)部地址置換操作的地址變換電路，上述塊譯碼電路接受用上述地址變換電路變換后的塊地址作為輸入。
另外，按照具備了上述第5特征的本發(fā)明的半導(dǎo)體存儲(chǔ)器件，通過用冗余塊置換缺陷塊，缺陷塊的冗余補(bǔ)救成為可能。另外，對(duì)于塊冗余補(bǔ)救后的半導(dǎo)體存儲(chǔ)器件，如果將冗余塊地址輸入到地址變換電路，則由于缺陷塊地址被輸入到塊譯碼電路，從而選擇與上述第1至第3特征同樣的多個(gè)存儲(chǔ)塊的處理成為可能。
為達(dá)到上述目的的本發(fā)明的半導(dǎo)體存儲(chǔ)器件的測試方法是將多個(gè)存儲(chǔ)單元排列成陣列狀，形成存儲(chǔ)塊，配備1個(gè)或多個(gè)存儲(chǔ)板而成的半導(dǎo)體存儲(chǔ)器件的測試方法，其中，存儲(chǔ)板系將多個(gè)上述存儲(chǔ)塊排列而成，其第1特征在于具有下述工序判定上述存儲(chǔ)板內(nèi)是否有缺陷存儲(chǔ)塊的判定工序；在上述判定工序中，當(dāng)判定為存在上述缺陷存儲(chǔ)塊時(shí)，輸入上述缺陷存儲(chǔ)塊的缺陷塊地址作為從上述存儲(chǔ)板內(nèi)選擇上述存儲(chǔ)塊的塊地址，對(duì)于包含上述缺陷存儲(chǔ)塊的上述存儲(chǔ)板，使上述缺陷塊地址的全部譯碼信號(hào)反轉(zhuǎn)并供給，選擇上述缺陷存儲(chǔ)塊以外的全部上述存儲(chǔ)塊的第1塊選擇工序；以及對(duì)于上述存儲(chǔ)板內(nèi)的被選擇的全部上述存儲(chǔ)塊，同時(shí)施加規(guī)定的應(yīng)力或電壓的施加工序。
本發(fā)明的半導(dǎo)體存儲(chǔ)器件的測試方法除上述第1特征外，其第2特征在于具有在上述判定工序中，當(dāng)判定為不存在上述缺陷存儲(chǔ)塊時(shí)，對(duì)于上述存儲(chǔ)板，使上述塊地址的全部譯碼信號(hào)成為選擇狀態(tài)并供給，選擇全部上述存儲(chǔ)塊的第2塊選擇工序。
按照具備了上述第1或第2特征的本發(fā)明的半導(dǎo)體存儲(chǔ)器件的測試方法，例如，在應(yīng)力施加試驗(yàn)等規(guī)定的測試模式中，在存儲(chǔ)板內(nèi)包含缺陷塊時(shí)，通過輸入缺陷塊的塊地址，進(jìn)行使經(jīng)過了譯碼處理的譯碼信號(hào)的信號(hào)電平反轉(zhuǎn)的控制，對(duì)包含缺陷塊的存儲(chǔ)板而言，對(duì)缺陷塊的譯碼信號(hào)成為非選擇狀態(tài)，對(duì)其它存儲(chǔ)塊的譯碼信號(hào)成為選擇狀態(tài)，從而只有缺陷塊成為非選擇狀態(tài)。此時(shí)，由于為了進(jìn)行譯碼處理僅可輸入缺陷塊地址，即使未對(duì)缺陷塊作冗余補(bǔ)救處理，也使選擇除缺陷塊以外的多個(gè)存儲(chǔ)塊、施加規(guī)定的應(yīng)力或電壓的處理成為可能。其結(jié)果是，可簡單地消除對(duì)多個(gè)存儲(chǔ)塊的應(yīng)力施加試驗(yàn)中的缺陷塊的問題，而且不拘對(duì)缺陷塊的冗余補(bǔ)救的處理狀態(tài)，均可實(shí)施除缺陷塊以外的多個(gè)存儲(chǔ)塊選擇處理和施加處理。另外，當(dāng)存儲(chǔ)板內(nèi)不含缺陷塊時(shí)，與以往一樣，可進(jìn)行選擇了全部的存儲(chǔ)塊的施加處理。
為達(dá)到上述目的的本發(fā)明的半導(dǎo)體存儲(chǔ)器件的測試方法是將多個(gè)存儲(chǔ)單元排列成陣列狀，形成存儲(chǔ)塊，配備多個(gè)存儲(chǔ)板而成的半導(dǎo)體存儲(chǔ)器件的測試方法，其中，存儲(chǔ)板系將多個(gè)上述存儲(chǔ)塊排列而成，其第3特征在于具有下述工序判定上述多個(gè)存儲(chǔ)板內(nèi)是否有缺陷存儲(chǔ)塊的判定工序；在上述判定工序中，當(dāng)判定為存在上述缺陷存儲(chǔ)塊時(shí)，輸入包含上述缺陷存儲(chǔ)塊的上述存儲(chǔ)板的缺陷板地址作為選擇上述存儲(chǔ)板的板地址，使包含上述缺陷存儲(chǔ)塊的上述存儲(chǔ)板成為選擇狀態(tài)，使其它的上述存儲(chǔ)板成為非選擇狀態(tài)的第1板選擇工序；在上述判定工序中，當(dāng)判定為存在上述缺陷存儲(chǔ)塊時(shí)，輸入上述缺陷存儲(chǔ)塊的缺陷塊地址作為從上述存儲(chǔ)板內(nèi)選擇上述存儲(chǔ)塊的塊地址，對(duì)于用上述板選擇工序所選擇的上述存儲(chǔ)板，使上述缺陷塊地址的全部譯碼信號(hào)反轉(zhuǎn)并供給，選擇上述缺陷存儲(chǔ)塊以外的全部上述存儲(chǔ)塊，同時(shí)對(duì)于沒有用上述板選擇工序選擇的上述存儲(chǔ)板，選擇該存儲(chǔ)板內(nèi)的全部上述存儲(chǔ)塊的第3塊選擇工序；以及對(duì)于上述多個(gè)存儲(chǔ)板內(nèi)的被選擇的全部上述存儲(chǔ)塊，同時(shí)施加規(guī)定的應(yīng)力或電壓的施加工序。
本發(fā)明的半導(dǎo)體存儲(chǔ)器件的測試方法除上述第3特征外，其第4特征在于具有下述工序在上述判定工序中，當(dāng)判定為不存在上述缺陷存儲(chǔ)塊時(shí)，輸入任意的板地址作為選擇上述存儲(chǔ)板的板地址，使上述多個(gè)存儲(chǔ)板中的1個(gè)成為選擇狀態(tài)，使其它的上述存儲(chǔ)板成為非選擇狀態(tài)的第2板選擇工序；以及在上述判定工序中，當(dāng)判定為不存在上述缺陷存儲(chǔ)塊時(shí)，對(duì)于用上述板選擇工序所選擇的上述存儲(chǔ)板，使上述塊地址的全部譯碼信號(hào)成為選擇狀態(tài)并供給，選擇全部上述存儲(chǔ)塊，同時(shí)對(duì)于沒有用上述板選擇工序選擇的上述存儲(chǔ)板，選擇該存儲(chǔ)板內(nèi)的全部上述存儲(chǔ)塊的第4塊選擇工序。
按照具備了上述第3或第4特征的本發(fā)明的半導(dǎo)體存儲(chǔ)器件的測試方法，對(duì)于用多個(gè)存儲(chǔ)板構(gòu)成的半導(dǎo)體存儲(chǔ)器件，選擇與上述第1或第2特征同樣的多個(gè)存儲(chǔ)塊的處理和施加處理成為可能。


圖1是示意性地表示本發(fā)明的非易失性半導(dǎo)體存儲(chǔ)器件的一個(gè)實(shí)施例中的存儲(chǔ)器陣列結(jié)構(gòu)的方框圖。
圖2是示意性地表示本發(fā)明的非易失性半導(dǎo)體存儲(chǔ)器件的一個(gè)實(shí)施例中的存儲(chǔ)器陣列結(jié)構(gòu)的另一方框圖。
圖3是表示本發(fā)明的非易失性半導(dǎo)體存儲(chǔ)器件的一個(gè)實(shí)施例中的與多個(gè)塊選擇處理和塊置換處理相關(guān)聯(lián)的電路結(jié)構(gòu)的方框圖。
圖4是表示本發(fā)明的非易失性半導(dǎo)體存儲(chǔ)器件的一個(gè)實(shí)施例中的與多個(gè)塊選擇處理相關(guān)聯(lián)的板選擇電路的電路結(jié)構(gòu)的邏輯電路圖。
圖5是表示本發(fā)明的非易失性半導(dǎo)體存儲(chǔ)器件的一個(gè)實(shí)施例中的地址變換電路的邏輯電路圖。
圖6是表示本發(fā)明的非易失性半導(dǎo)體存儲(chǔ)器件的一個(gè)實(shí)施例中的地址變換處理的具體例的地址變換表。
圖7是表示本發(fā)明的非易失性半導(dǎo)體存儲(chǔ)器件的一個(gè)實(shí)施例中的地址變換處理的具體例的地址圖。
圖8是示意性地表示圖1所示的存儲(chǔ)器陣列結(jié)構(gòu)中的缺陷塊的位置的一例的方框圖。
圖9是表示本發(fā)明的非易失性半導(dǎo)體存儲(chǔ)器件的一個(gè)實(shí)施例中的引導(dǎo)塊檢測電路的一例的邏輯電路圖。
圖10是表示本發(fā)明的非易失性半導(dǎo)體存儲(chǔ)器件的另一實(shí)施例中的與多個(gè)塊選擇處理相關(guān)聯(lián)的板選擇電路的電路結(jié)構(gòu)的邏輯電路圖。
具體實(shí)施例方式
現(xiàn)根據(jù)附圖，說明本發(fā)明的半導(dǎo)體存儲(chǔ)器件及其測試方法(以下，適當(dāng)?shù)胤Q為“本發(fā)明器件”和“本發(fā)明方法”)。以下，設(shè)想本發(fā)明器件是引導(dǎo)塊型的閃速存儲(chǔ)器的情形而加以說明。
在本發(fā)明器件中，整個(gè)器件中的通常工作模式中的功能塊結(jié)構(gòu)與現(xiàn)有的一般的引導(dǎo)塊型的閃速存儲(chǔ)器相同，關(guān)于各功能塊(例如，地址輸入電路、地址譯碼電路、數(shù)據(jù)輸入輸出電路、數(shù)據(jù)寫入·擦除電路、進(jìn)行與數(shù)據(jù)的讀出和寫入有關(guān)的控制的控制電路等的周邊電路部)的逐一的詳細(xì)說明從略，僅就本發(fā)明器件和本發(fā)明方法的特征電路結(jié)構(gòu)和方法進(jìn)行說明。
在圖1中，示意性地示出了本發(fā)明器件的存儲(chǔ)器陣列結(jié)構(gòu)。在本實(shí)施例中，將存儲(chǔ)器陣列1分離成存儲(chǔ)器陣列主體部2和引導(dǎo)塊部3。存儲(chǔ)器陣列主體部2又被均等地分割成多個(gè)存儲(chǔ)板4(在圖1的例子中，為8個(gè)存儲(chǔ)板)，而各存儲(chǔ)板4又被均等地分割成4個(gè)存儲(chǔ)塊5。各存儲(chǔ)塊5系將多個(gè)存儲(chǔ)單元排列成陣列狀而被構(gòu)成。在本實(shí)施例中，設(shè)想包括浮置柵結(jié)構(gòu)的閃速存儲(chǔ)晶體管而被構(gòu)成的閃速存儲(chǔ)單元，各存儲(chǔ)塊5為數(shù)據(jù)擦除單位。
在圖1所示的塊結(jié)構(gòu)例中，由于存儲(chǔ)器陣列主體部2內(nèi)的總存儲(chǔ)塊數(shù)為32，從存儲(chǔ)器陣列主體部2中選擇1個(gè)存儲(chǔ)塊所需的塊地址數(shù)為5位。在該地址位內(nèi)，將高位的3位作為存儲(chǔ)板選擇用的板地址，將低位的2位規(guī)定為選擇各存儲(chǔ)板4內(nèi)的4個(gè)存儲(chǔ)塊5中的1個(gè)的塊地址。以下，除非特別說明，就將低位的2位的塊地址僅稱為塊地址。再有，存儲(chǔ)器陣列主體部2的存儲(chǔ)板分割數(shù)和各存儲(chǔ)板4內(nèi)的塊分割數(shù)僅僅是一個(gè)例子，不必限定于本實(shí)施例。
在本實(shí)施例中，以最高位(11111)的塊地址作為特定塊地址，將與該特定塊地址對(duì)應(yīng)的存儲(chǔ)塊設(shè)定為冗余塊6。另外，將與存儲(chǔ)器陣列主體部2分離而設(shè)置的引導(dǎo)塊部3(相當(dāng)于特定存儲(chǔ)塊)分配給同一特定塊地址。如后面將要述及的，當(dāng)該特定塊地址“11111”從外部輸入時(shí)，并不是選擇冗余塊6，而是選擇引導(dǎo)塊部3來構(gòu)成該特定塊地址。也就是說，在物理上包含冗余塊的存儲(chǔ)板在邏輯上形成包含引導(dǎo)塊的結(jié)構(gòu)。后面將述及詳細(xì)的電路結(jié)構(gòu)。
在引導(dǎo)塊部3中，總存儲(chǔ)單元數(shù)與存儲(chǔ)器陣列主體部2中的1個(gè)存儲(chǔ)塊5相同，但引導(dǎo)塊部3又被分割成多個(gè)小存儲(chǔ)塊7，被構(gòu)成為能以各小存儲(chǔ)塊為單位而一起擦除。引導(dǎo)塊部3由于需要將各小存儲(chǔ)塊7相互分離的結(jié)構(gòu)，與存儲(chǔ)器陣列主體部2中的1個(gè)存儲(chǔ)塊5相比，在面積方面增大了。因此，在存儲(chǔ)器陣列主體部2內(nèi)，如果要容納引導(dǎo)塊部3，則得到了在存儲(chǔ)器陣列主體部2中產(chǎn)生多余的空間的結(jié)果，但在本實(shí)施例中，恰當(dāng)?shù)乇苊饬诉@種不良情況。
在圖1中，存儲(chǔ)器陣列主體部2在左右各配置4個(gè)存儲(chǔ)板4，在其中央則布設(shè)了為存儲(chǔ)器工作(數(shù)據(jù)的讀出、寫入、擦除等)所需的信號(hào)線(例如，地址信號(hào)、數(shù)據(jù)信號(hào)、各種控制信號(hào))。在圖1中，在各存儲(chǔ)板4的中央側(cè)，對(duì)每一存儲(chǔ)板都配置了存儲(chǔ)板4的選擇電路和為存儲(chǔ)器工作所需的控制電路(各種譯碼電路、讀出電路、寫入·擦除電路等)。具體地說，如圖2所示那樣構(gòu)成。在圖2中，在左右橫截多個(gè)存儲(chǔ)塊，配置全局位線，在各存儲(chǔ)塊內(nèi)，在列方向(圖2中的左右方向)設(shè)置局部位線，各存儲(chǔ)塊內(nèi)的同一列的閃速存儲(chǔ)單元的漏電極與共同的局部位線連接，局部位線形成為經(jīng)規(guī)定的位線選擇晶體管與全局位線連接的分層次的位線結(jié)構(gòu)。利用這種結(jié)構(gòu)，來自控制電路17的各種存儲(chǔ)器工作可通過各位線對(duì)所選擇的存儲(chǔ)單元執(zhí)行。另外，雖然未圖示，但在行方向(圖2中的上下方向)設(shè)置字線，各存儲(chǔ)塊內(nèi)的同一行的閃速存儲(chǔ)單元的柵電極與共同的字線連接，被構(gòu)成為可借助于所選擇的字線在行方向選擇存儲(chǔ)單元。引導(dǎo)塊部3基本上也形成為與各存儲(chǔ)板4類似的結(jié)構(gòu)，設(shè)置與各存儲(chǔ)板4同樣的存儲(chǔ)器工作所需的控制電路18。
接著，當(dāng)存儲(chǔ)器陣列主體部2內(nèi)的存儲(chǔ)塊5(塊地址“00000”～“11110”)中的1個(gè)是需要進(jìn)行冗余補(bǔ)救的缺陷塊時(shí)，對(duì)置換為冗余塊地址“11111”的冗余塊6的本發(fā)明方法的置換處理進(jìn)行說明。
首先，說明與塊置換處理相關(guān)聯(lián)的電路結(jié)構(gòu)。如圖3所示，從外部輸入的外部塊地址輸入到地址變換電路10和引導(dǎo)塊檢測電路11(相當(dāng)于特定塊地址檢測電路)中。在引導(dǎo)塊檢測電路11中，當(dāng)外部塊地址為最高位地址“11111”的特定塊地址時(shí)，輸出規(guī)定的信號(hào)電平(例如高電平)的引導(dǎo)塊選擇信號(hào)Sbb。
地址變換電路10對(duì)于從存儲(chǔ)了缺陷塊地址的各地址位的狀態(tài)(1或0)的缺陷塊地址存儲(chǔ)電路12輸出的5位的缺陷塊地址與冗余塊地址(11111)的不一致部分通過對(duì)所輸入的外部塊地址的該地址位進(jìn)行反轉(zhuǎn)處理，變換為內(nèi)部塊地址輸出。
用地址變換電路10變換后的內(nèi)部塊地址的高位3位的板地址輸入到板譯碼電路13中，并從該電路輸出8個(gè)板選擇信號(hào)PSEL0～7。板選擇信號(hào)PSEL0～7之一依據(jù)板地址的值輸出規(guī)定的選擇電平(例如高電平)，其它7個(gè)板選擇信號(hào)輸出非選擇電平(例如低電平)。內(nèi)部塊地址的低位2位的塊地址輸入到塊譯碼電路14中，并從該電路輸出4個(gè)塊選擇信號(hào)BSEL0～3。
如圖2所示，用引導(dǎo)塊檢測電路11生成的引導(dǎo)塊選擇信號(hào)Sbb、用板譯碼電路13生成的板選擇信號(hào)PSEL0～7、用塊譯碼電路14生成的塊選擇信號(hào)BSEL0～3輸入到各存儲(chǔ)板的板選擇電路15和引導(dǎo)塊選擇電路16中。再有，板選擇信號(hào)PSEL0～7中只有對(duì)應(yīng)的1個(gè)輸入到板選擇電路15中。當(dāng)引導(dǎo)塊選擇信號(hào)Sbb為高電平時(shí)，不拘板選擇信號(hào)PSEL0～7的狀態(tài)，全部的板選擇電路15成為非選擇狀態(tài)，引導(dǎo)塊選擇信號(hào)Sbb被激活，成為選擇狀態(tài)。
接著，利用本發(fā)明方法，說明在某1個(gè)存儲(chǔ)板內(nèi)包含缺陷塊，選擇該缺陷塊以外的全部存儲(chǔ)塊5和引導(dǎo)塊部3用的電路結(jié)構(gòu)。
如圖3所示，塊譯碼電路14除了塊地址外，在規(guī)定的測試模式中，在選擇多個(gè)存儲(chǔ)塊5時(shí)，輸入轉(zhuǎn)變?yōu)橐?guī)定的信號(hào)電平(例如高電平)的第1多個(gè)塊選擇信號(hào)Smb1。當(dāng)?shù)?多個(gè)塊選擇信號(hào)Smb1轉(zhuǎn)變?yōu)樯鲜鲆?guī)定的信號(hào)電平(高電平)時(shí)，不拘塊地址的狀態(tài)，塊譯碼電路14使塊選擇信號(hào)BSEL0～3的全部信號(hào)電平成為非選擇狀態(tài)(低電平)。
另外，當(dāng)輸入第2多個(gè)塊選擇信號(hào)Smb2，并且第2多個(gè)塊選擇信號(hào)Smb2轉(zhuǎn)變?yōu)橐?guī)定的信號(hào)電平(例如高電平)時(shí)，即使在特定塊地址輸入時(shí)，引導(dǎo)塊檢測電路11也使引導(dǎo)塊選擇信號(hào)Sbb成為特定塊地址非檢測狀態(tài)(例如低電平)并輸出。由此，在特定塊地址輸入時(shí)，可解除使存儲(chǔ)器陣列主體部2成為非選擇狀態(tài)的控制。
如圖2所示，除了引導(dǎo)塊選擇信號(hào)Sbb、板選擇信號(hào)PSEL0～7、塊選擇信號(hào)BSEL0～3外，輸入到引導(dǎo)塊檢測電路11中的第2多個(gè)塊選擇信號(hào)Smb2被輸入到各存儲(chǔ)板的板選擇電路15和引導(dǎo)塊選擇電路16中。
在板選擇電路15中，如圖4所示，當(dāng)?shù)?多個(gè)塊選擇信號(hào)Smb2為上述規(guī)定的信號(hào)電平(高電平)時(shí)，設(shè)置使所輸入的塊選擇信號(hào)BSEL0～3的全部在內(nèi)部反轉(zhuǎn)的塊選擇信號(hào)反轉(zhuǎn)電路20。再有，在圖4所示的實(shí)施例中，塊選擇信號(hào)反轉(zhuǎn)電路20由“異”電路21(“異-或”電路)構(gòu)成。此外，如圖4所示，板選擇電路15在通常的存儲(chǔ)器工作中，當(dāng)所輸入的板選擇信號(hào)PSEL0～7為非選擇狀態(tài)(低電平)時(shí)，被構(gòu)成為使所輸入的塊選擇信號(hào)BSEL0～3的全部在內(nèi)部成為非選擇狀態(tài)(低電平)，不選擇非選擇的存儲(chǔ)板內(nèi)的存儲(chǔ)塊，而當(dāng)?shù)?多個(gè)塊選擇信號(hào)Smb2為上述規(guī)定的信號(hào)電平(高電平)時(shí)，利用塊選擇信號(hào)反轉(zhuǎn)電路20，使所輸入的塊選擇信號(hào)BSEL0～3的全部在內(nèi)部成為選擇狀態(tài)(高電平)。存儲(chǔ)板內(nèi)的各存儲(chǔ)塊用塊選擇信號(hào)反轉(zhuǎn)電路20的輸出信號(hào)BSEL’0～3決定選擇·非選擇。
另外，當(dāng)輸入引導(dǎo)塊選擇信號(hào)Sbb和第2多個(gè)塊選擇信號(hào)Smb2，并且第2多個(gè)塊選擇信號(hào)Smb2為高電平時(shí)，引導(dǎo)塊部3的引導(dǎo)塊選擇電路16被構(gòu)成為引導(dǎo)塊部3內(nèi)的全部小存儲(chǔ)塊成為選擇狀態(tài)。
接著，用塊譯碼電路14和板選擇電路15等的上述電路結(jié)構(gòu)來說明同時(shí)選擇多個(gè)存儲(chǔ)塊的順序。
例如，在應(yīng)力施加試驗(yàn)及全部塊一起擦除模式等中，當(dāng)有必要同時(shí)選擇多個(gè)存儲(chǔ)塊時(shí)，與本發(fā)明器件連接的測試器判定在某個(gè)存儲(chǔ)板內(nèi)是否存在缺陷塊。該判定例如可以調(diào)查已經(jīng)執(zhí)行了的工作測試的內(nèi)容，另外，在進(jìn)行后述的塊冗余補(bǔ)救時(shí)，調(diào)研并判斷塊補(bǔ)救的有無。
當(dāng)存在缺陷塊時(shí)，第1多個(gè)塊選擇信號(hào)Smb1成為低電平，使塊譯碼電路14成為可進(jìn)行通常的譯碼處理的狀態(tài)，將第2多個(gè)塊選擇信號(hào)Smb2設(shè)定為高電平。而且，從外部輸入分別與缺陷塊對(duì)應(yīng)的的地址作為板地址和塊地址。此處，假定后述的塊冗余補(bǔ)救用的處理為未處理，地址變換電路10不將所輸入的板地址和塊地址進(jìn)行變換處理而原樣輸出。
從而，從外部輸入的缺陷塊的板地址和塊地址被原樣輸入到板譯碼電路13和塊譯碼電路14中。各譯碼電路13、14與通常的存儲(chǔ)器工作時(shí)同樣地，對(duì)所輸入的地址進(jìn)行譯碼處理，輸出板選擇信號(hào)PSEL0～7和塊選擇信號(hào)BSEL0～3。此處，與缺陷塊對(duì)應(yīng)的板選擇信號(hào)PSEL0～7之一和塊選擇信號(hào)BSEL0～3之一分別為高電平，其余則為低電平，被輸入到各板選擇電路15中。
由于含缺陷塊的存儲(chǔ)板的板選擇信號(hào)PSELi(i為含缺陷塊的板編號(hào))為高電平，引導(dǎo)塊選擇信號(hào)Sbb為低電平，所以塊選擇信號(hào)BSEL0～3原樣輸入到塊選擇信號(hào)反轉(zhuǎn)電路20中。此處，由于第2多個(gè)塊選擇信號(hào)Smb2為高電平，所以塊選擇信號(hào)反轉(zhuǎn)電路20將所輸入的塊選擇信號(hào)BSEL0～3反轉(zhuǎn)，輸出反轉(zhuǎn)塊選擇信號(hào)BSEL’0～3。從而，與缺陷塊對(duì)應(yīng)的反轉(zhuǎn)塊選擇信號(hào)BSEL’j(j為缺陷塊編號(hào))成為低電平，其它的反轉(zhuǎn)塊選擇信號(hào)BSEL’成為高電平，選擇缺陷塊以外的全部存儲(chǔ)塊。
另一方面，由于不含缺陷塊的存儲(chǔ)板的板選擇信號(hào)PSELk(k為不含缺陷塊的板編號(hào)，k≠i)為低電平，引導(dǎo)塊選擇信號(hào)Sbb為低電平，所以塊選擇信號(hào)BSEL0～3全部為低電平，被輸入到塊選擇信號(hào)反轉(zhuǎn)電路20中。此處，由于第2多個(gè)塊選擇信號(hào)Smb2為高電平，所以塊選擇信號(hào)反轉(zhuǎn)電路20將所輸入的塊選擇信號(hào)BSEL0～3反轉(zhuǎn)，輸出反轉(zhuǎn)塊選擇信號(hào)BSEL’0～3。從而，全部反轉(zhuǎn)塊選擇信號(hào)BSEL’0～3成為高電平，選擇全部存儲(chǔ)塊。
另外，由于輸入到引導(dǎo)塊選擇電路16中的第2多個(gè)塊選擇信號(hào)Smb2為高電平，所以引導(dǎo)塊部3內(nèi)的全部小存儲(chǔ)塊成為選擇狀態(tài)。
按以上的要領(lǐng)選擇含引導(dǎo)塊部3的缺陷塊以外的全部存儲(chǔ)塊。而且，可對(duì)所選擇的全部存儲(chǔ)塊施加規(guī)定的電應(yīng)力或電壓，對(duì)所選擇的全部存儲(chǔ)塊同時(shí)執(zhí)行所希望的測試。
接著，當(dāng)在某個(gè)存儲(chǔ)板內(nèi)是否存在缺陷塊的判定中判定為不存在缺陷塊時(shí)，使第1多個(gè)塊選擇信號(hào)Smb1成為高電平，使塊譯碼電路14的全部塊選擇信號(hào)BSEL0～3的信號(hào)電平成為非選擇狀態(tài)(低電平)。此時(shí)，輸入到地址變換電路10中的板地址和塊地址可以是任意的地址。從外部輸入的板地址和塊地址被原樣輸入到板譯碼電路13和塊譯碼電路14中。板譯碼電路13與通常的存儲(chǔ)器工作時(shí)同樣地，對(duì)所輸入的地址進(jìn)行譯碼處理，輸出板選擇信號(hào)PSEL0～7。另一方面，塊譯碼電路14輸出全部非選擇狀態(tài)的(低電平)塊選擇信號(hào)BSEL0～3。從而，由于全部非選擇狀態(tài)(低電平)的塊選擇信號(hào)BSEL0～3輸入到全部的存儲(chǔ)板的各板選擇電路15中，所以不拘板選擇信號(hào)PSEL0～7和引導(dǎo)塊選擇信號(hào)Sbb的信號(hào)電平，全部低電平的塊選擇信號(hào)BSEL0～3輸入到塊選擇信號(hào)反轉(zhuǎn)電路20中。此處，由于第2多個(gè)塊選擇信號(hào)Smb2為高電平，所以塊選擇信號(hào)反轉(zhuǎn)電路20將所輸入的塊選擇信號(hào)BSEL0～3反轉(zhuǎn)，輸出反轉(zhuǎn)塊選擇信號(hào)BSEL’0～3。從而，在全部的存儲(chǔ)板中，反轉(zhuǎn)塊選擇信號(hào)BSEL’成為高電平，選擇全部存儲(chǔ)塊。另外，由于輸入到引導(dǎo)塊選擇電路16中的第2多個(gè)塊選擇信號(hào)Smb2為高電平，所以引導(dǎo)塊部3內(nèi)的全部小存儲(chǔ)塊成為選擇狀態(tài)。
按以上的要領(lǐng)選擇含引導(dǎo)塊部3的全部存儲(chǔ)塊。而且，可對(duì)所選擇的全部存儲(chǔ)塊施加規(guī)定的電應(yīng)力或電壓，對(duì)所選擇的全部存儲(chǔ)塊同時(shí)執(zhí)行所希望的測試。
接著，說明地址變換電路10的電路結(jié)構(gòu)以及地址變換處理的算法和地址變換處理后的存儲(chǔ)塊選擇方法。
如圖5所示，地址變換電路10在邏輯上用5個(gè)2輸入“異-或非”電路(“同”電路)19構(gòu)成。外部塊地址的與各地址位對(duì)應(yīng)的缺陷塊地址的各地址位分別以各1位輸入到各“同”電路19中?！巴碧幚碓?個(gè)輸入值(0或1)一致時(shí)輸出1，在不一致時(shí)輸出0。在本實(shí)施例中，由于冗余塊地址為“11111”，所以缺陷塊地址的地址位為0的場所相當(dāng)于與冗余塊地址不一致的場所。從而，利用上述“同”處理，在外部塊地址的各地址位中，對(duì)缺陷塊地址的地址位為0的場所進(jìn)行反轉(zhuǎn)處理，變換為內(nèi)部塊地址。也就是說，如果外部塊地址的地址位為1則輸出0，如果為0則輸出1。反之，就不對(duì)缺陷塊地址的地址位為1的場所進(jìn)行反轉(zhuǎn)處理，外部塊地址的該地址位作為內(nèi)部塊地址的該地址位被原樣輸出。
例如，當(dāng)以缺陷塊地址為“01001”的情形作為例子進(jìn)行說明時(shí)，從缺陷塊地址的最低位算起對(duì)第2、第3和第5位進(jìn)行反轉(zhuǎn)處理，內(nèi)部塊地址成為“11111”。從而，當(dāng)該缺陷塊地址“01001”作為外部塊地址輸入到地址變換電路10中時(shí)，輸出內(nèi)部塊地址“11111”。而且，內(nèi)部塊地址“11111”輸入到板譯碼電路13和塊譯碼電路14中，選擇存儲(chǔ)板7的塊3的冗余塊。
接著，驗(yàn)證關(guān)于全部塊地址的上述“同”處理的地址變換處理?，F(xiàn)分開考慮塊地址的高位3位的板地址和低位2位的塊地址。
如圖6的變換表所示，對(duì)8個(gè)的全部存儲(chǔ)板，以各2個(gè)存儲(chǔ)板為一對(duì)，在各對(duì)中進(jìn)行相互變換。同樣地，對(duì)各存儲(chǔ)板4內(nèi)的4個(gè)的全部塊，也以各2個(gè)塊為一對(duì)，在各對(duì)中進(jìn)行相互變換。以哪個(gè)存儲(chǔ)板成對(duì)，還是以哪個(gè)存儲(chǔ)塊成對(duì)，均由缺陷塊地址決定。在本實(shí)施例中，當(dāng)依靠地址變換電路10，將外部塊地址A變換為內(nèi)部塊地址B時(shí)，由于外部塊地址B被變換為內(nèi)部塊地址A，外部塊地址與內(nèi)部塊地址有對(duì)稱的關(guān)系。
此處，存儲(chǔ)板的變換由于是各存儲(chǔ)板歸攏在一起成為整體進(jìn)行變換，并且存儲(chǔ)塊的變換在存儲(chǔ)板內(nèi)進(jìn)行，所以同一存儲(chǔ)板內(nèi)的存儲(chǔ)塊在變換后也移至同一存儲(chǔ)板內(nèi)。這種情形示意性地示于圖7。在圖7中，將物理塊地址作為在物理上與存儲(chǔ)器陣列內(nèi)的各存儲(chǔ)塊的實(shí)際配置場所對(duì)應(yīng)的塊地址處理。另外，圖7的邏輯塊地址圖示出了物理上的存儲(chǔ)板和存儲(chǔ)塊的位置與變換后的邏輯塊地址的對(duì)應(yīng)關(guān)系，通過地址變換處理，物理上的存儲(chǔ)板和存儲(chǔ)塊的配置在邏輯上表現(xiàn)出何種變化呢？在左右的各塊地址圖中，相同的上下位置的存儲(chǔ)板和存儲(chǔ)塊在物理上表現(xiàn)為相同的實(shí)體。圖7中的箭頭示出了即使輸入表示缺陷塊的物理塊地址“01001”，也由于通過地址變換處理變換為內(nèi)部塊地址“11111”，所以選擇位于原來的物理塊地址“11111”上的冗余塊的情形。
在物理塊地址圖中含缺陷塊(參照圖8中的打“×”的陰影部分)的存儲(chǔ)板P2在邏輯塊地址圖中作為存儲(chǔ)板P7處理，反之，在邏輯上含物理塊地址圖的引導(dǎo)塊的存儲(chǔ)板P7在邏輯塊地址圖中作為存儲(chǔ)板P2處理。從而，當(dāng)作為外部塊地址(板地址)輸入“010”時(shí)，選擇內(nèi)部塊地址空間內(nèi)的(也就是說，在實(shí)際的存儲(chǔ)器陣列中的)存儲(chǔ)板P7，反之，當(dāng)作為外部塊地址(板地址)輸入“111”時(shí)，選擇內(nèi)部塊地址空間內(nèi)的存儲(chǔ)板P2。
存儲(chǔ)板內(nèi)的各存儲(chǔ)塊也通過地址變換處理進(jìn)行同樣的變換。此處，當(dāng)從外部輸入缺陷塊地址“01001”時(shí)，通過上述地址變換處理，選擇內(nèi)部塊地址空間內(nèi)的塊地址“11111”的冗余塊，缺陷塊被置換為冗余塊，作為結(jié)果，缺陷塊由冗余塊進(jìn)行補(bǔ)救。反之，當(dāng)從外部輸入選擇引導(dǎo)塊部3的特定塊地址“11111”時(shí)，通過上述地址變換處理，選擇內(nèi)部塊地址空間內(nèi)的塊地址“01001”的缺陷塊(參照圖8中的打“×”的陰影部分)，在此處，由于沒有恰當(dāng)?shù)剡x擇引導(dǎo)塊部3，所以如上所述，當(dāng)通過引導(dǎo)塊檢測電路11輸入特定塊地址“11111”時(shí)，則強(qiáng)制性地進(jìn)行選擇引導(dǎo)塊部3的處理。
在不存在缺陷塊時(shí)，通過將缺陷塊設(shè)定為與冗余塊地址相同的“11111”，由于在上述“同”處理中全部不進(jìn)行反轉(zhuǎn)處理，所以外部塊地址作為內(nèi)部塊地址被原樣輸出。
在本實(shí)施例中，由于冗余塊地址為“11111”，所以成為上述“同”處理，而在冗余塊地址為“00000”時(shí)，由于缺陷塊地址的地址位的1個(gè)場所相當(dāng)于與冗余塊地址不一致的場所，所以不是“同”處理，而是“異”處理為宜。但是，由于“異”處理也可以是將“同”處理的輸出反轉(zhuǎn)，所以在具體的電路結(jié)構(gòu)中，可適當(dāng)?shù)厥褂谩巴彪娐坊颉爱悺彪娐贰?br> 此處，將缺陷塊地址的各地址位輸出到地址變換電路10中的缺陷塊地址存儲(chǔ)電路12例如通過將1對(duì)閃速存儲(chǔ)單元分配給各地址位，將一方設(shè)定為高閾值電壓，將另一方設(shè)定為低閾值電壓，借助于哪個(gè)閃速存儲(chǔ)單元被寫入高閾值電壓，可存儲(chǔ)各地址位的狀態(tài)(0或1)。再有，通過對(duì)各地址位使用2個(gè)閃速存儲(chǔ)單元，以低消耗電流且可靠地讀出各地址位的狀態(tài)成為可能。
或者，也可將1個(gè)閃速存儲(chǔ)單元分配給各地址位，使擦除狀態(tài)與冗余塊地址相對(duì)應(yīng)，構(gòu)成為僅對(duì)不一致的場所寫入。利用這種結(jié)構(gòu)，可以使用相同的地址變換電路10，而不限于冗余塊地址為“11111”的情形。另外，在地址變換電路10以“異”處理為基礎(chǔ)時(shí)，也可以僅對(duì)閃速存儲(chǔ)單元中缺陷塊地址與冗余塊地址一致的場所寫入。按照這種結(jié)構(gòu)，當(dāng)不存在缺陷塊時(shí)，無需使默認(rèn)的缺陷塊地址存儲(chǔ)到缺陷塊地址存儲(chǔ)電路12中。
再有，不管是上述哪種結(jié)構(gòu)，最好均從外部對(duì)缺陷塊地址存儲(chǔ)電路12的閃速存儲(chǔ)單元寫入，或者，最好構(gòu)成為可寫入·可擦除。此時(shí)，例如從外部接受特定的指令，轉(zhuǎn)移至缺陷塊地址存儲(chǔ)電路12的改寫模式，執(zhí)行上述各閃速存儲(chǔ)單元的擦除、寫入。
接著，簡單地說明引導(dǎo)塊檢測電路11。在本實(shí)施例中，由于特定塊地址為“11111”，所以如圖9所示，在邏輯上用5輸入的“與”(“AND”)電路簡單地構(gòu)成。將外部塊地址的各地址位輸入到各輸入端。再有，在特定塊地址為“00000”時(shí)，按照同樣的思路，引導(dǎo)塊檢測電路11在邏輯上可用5輸入的“或-非”(“NOR”)電路簡單地構(gòu)成。
接著，說明在執(zhí)行塊冗余補(bǔ)救處理、將缺陷塊地址存儲(chǔ)到缺陷塊地址存儲(chǔ)電路12中，地址變換電路10被設(shè)定為可進(jìn)行置換缺陷塊與冗余塊的變換后，同時(shí)選擇多個(gè)存儲(chǔ)塊的順序。此時(shí)，在某個(gè)存儲(chǔ)板內(nèi)是否存在缺陷塊的判定中，當(dāng)然判定為存在缺陷塊。
此時(shí)，在從外部輸入分別與缺陷塊對(duì)應(yīng)的板地址和塊地址時(shí)，由于用地址變換電路10變換為冗余塊地址，所以從外部輸入冗余塊地址即特定塊地址。從而，地址變換電路10輸出分別與缺陷塊對(duì)應(yīng)的板地址和塊地址。另外，在與該地址輸入的同時(shí)，第1多個(gè)塊選擇信號(hào)Smb1成為低電平，使塊譯碼電路14成為可進(jìn)行通常的譯碼處理的狀態(tài)，將第2多個(gè)塊選擇信號(hào)Smb2設(shè)定為高電平。
此處，在通常的存儲(chǔ)器工作模式中，當(dāng)從外部輸入特定塊地址時(shí)，引導(dǎo)塊檢測電路11檢測該輸入，使引導(dǎo)塊選擇信號(hào)Sbb成為高電平后輸出，但由于第2多個(gè)塊選擇信號(hào)Smb2為高電平，所以引導(dǎo)塊選擇信號(hào)Sbb被固定為低電平。從而，基于用板譯碼電路13如常地被進(jìn)行了譯碼處理的板選擇信號(hào)PSEL0～7而選擇存儲(chǔ)器陣列主體部2的各存儲(chǔ)板。從而，地址變換電路10由于輸出分別與缺陷塊對(duì)應(yīng)的板地址和塊地址，所以進(jìn)行了與未進(jìn)行上述地址變換處理的情形相同的處理。由于以后的處理順序與上述說明重復(fù)，此處就從略了。
接著，說明本發(fā)明器件的另一實(shí)施例。
(1)在上述實(shí)施例中，其結(jié)構(gòu)是對(duì)各存儲(chǔ)板4共同地設(shè)置塊譯碼電路14，將其譯碼信號(hào)即塊選擇信號(hào)BSEL0～3輸入到各板選擇電路15中，但也可代之以將塊譯碼電路14設(shè)置在各板選擇電路15內(nèi)。此時(shí)，用地址變換電路10變換后的內(nèi)部塊地址(低位2位)不經(jīng)譯碼處理而直接輸入到各板選擇電路15中。
在對(duì)每個(gè)存儲(chǔ)板局部地設(shè)置塊譯碼電路14時(shí)，可獨(dú)立地進(jìn)行塊譯碼電路14的控制。也就是說，對(duì)不含缺陷塊的存儲(chǔ)板，可進(jìn)行與上述實(shí)施例中的不含缺陷塊的情形同樣的處理。例如，試考慮如下的結(jié)構(gòu)如圖10所示，通過將輸入到塊譯碼電路14中的第1多個(gè)塊選擇信號(hào)Smb1設(shè)為第2多個(gè)塊選擇信號(hào)Smb2的“非”邏輯與板選擇信號(hào)PSEL0～7的“非”邏輯的“或”(即“或-非”(“NOR”))，在第2多個(gè)塊選擇信號(hào)Smb2為高電平，存儲(chǔ)板為非選擇(板選擇信號(hào)PSEL0～7為低電平)時(shí)，將第1多個(gè)塊選擇信號(hào)Smb1定為高電平。按照圖10所示的電路結(jié)構(gòu)，在通常的存儲(chǔ)器工作時(shí)，由于第2多個(gè)塊選擇信號(hào)Smb2為低電平，所以第1多個(gè)塊選擇信號(hào)Smb1成為低電平，而與存儲(chǔ)板的選擇·非選擇無關(guān)，塊譯碼電路14執(zhí)行通常的譯碼處理。另外，即使第2多個(gè)塊選擇信號(hào)Smb2為高電平時(shí)，只要是存儲(chǔ)板的選擇狀態(tài)(板選擇信號(hào)PSEL0～7為高電平)，第1多個(gè)塊選擇信號(hào)Smb1就成為低電平，塊譯碼電路14執(zhí)行通常的譯碼處理。
從而，對(duì)于不含缺陷塊的非選擇存儲(chǔ)板，塊選擇信號(hào)BSEL0～3全部成為非選擇狀態(tài)，塊選擇信號(hào)反轉(zhuǎn)電路20使所輸入的塊選擇信號(hào)BSEL0～3的全部在內(nèi)部成為選擇狀態(tài)(高電平)。從而，執(zhí)行與上述實(shí)施例中的不含缺陷塊的情形同樣的處理。另外，對(duì)于含缺陷塊的選擇存儲(chǔ)板，由于執(zhí)行通常的譯瑪處理，所以執(zhí)行與上述實(shí)施例中的含缺陷塊的選擇存儲(chǔ)板同樣的處理。
此處，作為又一實(shí)施例，局部的塊譯碼電路14在第1多個(gè)塊選擇信號(hào)Smb1為高電平時(shí)，可使全部的塊選擇信號(hào)BSEL0～3成為選擇狀態(tài)，并且變更塊選擇信號(hào)反轉(zhuǎn)電路20，使得在第2多個(gè)塊選擇信號(hào)Smb2為高電平時(shí)，進(jìn)行非反轉(zhuǎn)處理。
(2)在上述實(shí)施例中，雖然假定了本發(fā)明器件為引導(dǎo)塊型閃速存儲(chǔ)器的情形，但本發(fā)明的多個(gè)存儲(chǔ)塊選擇處理，也就是說本發(fā)明方法即使應(yīng)用于特定存儲(chǔ)塊不是引導(dǎo)塊的均等塊型的閃速存儲(chǔ)器，也能有效地發(fā)揮其功能。
(3)在上述實(shí)施例中，雖然假定了特定塊地址為“11111”的情形，但特定塊地址不限定于塊地址的最高位地址，最低位地址也可，并且其中間的地址也可。
(4)在上述實(shí)施例中，雖然例示了缺陷塊地址存儲(chǔ)電路12存儲(chǔ)缺陷塊地址的形態(tài)，但由于特定塊地址為“11111”或“00000”的情形實(shí)質(zhì)上與存儲(chǔ)冗余塊地址的各地址位的不一致部分或一致部分的情形等效，所以一般來說，可存儲(chǔ)與缺陷塊地址和冗余塊地址的不一致部分或一致部分的地址位。
(5)在上述實(shí)施例中，雖然說明了用配備了1個(gè)冗余塊7的存儲(chǔ)器陣列主體部2和引導(dǎo)塊部3所構(gòu)成的存儲(chǔ)器陣列1為1個(gè)的情形，但本發(fā)明器件也可包括多個(gè)該存儲(chǔ)器陣列1。
(6)在上述實(shí)施例中，雖然假定了閃速存儲(chǔ)單元作為存儲(chǔ)單元，但存儲(chǔ)單元不限定于此。另外，存儲(chǔ)單元在其存儲(chǔ)狀態(tài)的不同以存儲(chǔ)晶體管的閾值電壓的不同而出現(xiàn)以外，即使是MRAM、OUM、RRAM之類的可變電阻元件型的存儲(chǔ)單元，同樣的本發(fā)明的塊置換處理也能適用。此外，本發(fā)明的多個(gè)存儲(chǔ)塊選擇處理的思路也能應(yīng)用于其它的半導(dǎo)體存儲(chǔ)器件。
雖然本發(fā)明用優(yōu)選實(shí)施例進(jìn)行了說明，但要知道，可以由專業(yè)技術(shù)人員在不背離本發(fā)明的宗旨和范圍的情況下進(jìn)行種種變形和變更。因此，本發(fā)明應(yīng)該由所附權(quán)利要求來量度。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)器件，其特征在于，包括將多個(gè)存儲(chǔ)單元排列成陣列狀，并將所形成的多個(gè)存儲(chǔ)塊排列而成的存儲(chǔ)板的1個(gè)或多個(gè)；對(duì)從上述存儲(chǔ)板內(nèi)選擇上述存儲(chǔ)塊用的塊地址信號(hào)進(jìn)行譯碼，輸出獨(dú)立地選擇上述存儲(chǔ)塊的塊選擇信號(hào)，同時(shí)在規(guī)定的測試模式中，使上述塊選擇信號(hào)全部成為選擇狀態(tài)或非選擇狀態(tài)并可輸出的塊譯碼電路；以及使上述塊選擇信號(hào)的信號(hào)電平反轉(zhuǎn)或非反轉(zhuǎn)的塊選擇信號(hào)反轉(zhuǎn)電路。
2.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其特征在于包括在上述規(guī)定的測試模式中，在上述存儲(chǔ)板內(nèi)存在缺陷塊時(shí)，對(duì)上述塊譯碼電路輸入上述缺陷塊的塊地址，使之進(jìn)行通常的譯碼處理，對(duì)上述塊選擇信號(hào)反轉(zhuǎn)電路進(jìn)行使之作上述反轉(zhuǎn)處理的控制，在上述存儲(chǔ)板內(nèi)不存在缺陷塊時(shí)，進(jìn)行選擇該存儲(chǔ)板內(nèi)的全部上述存儲(chǔ)塊的控制的板控制電路。
3.如權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器件，其特征在于在上述存儲(chǔ)板內(nèi)不存在缺陷塊時(shí)，上述板控制電路對(duì)上述塊譯碼電路輸出上述塊選擇信號(hào)，使之全部成為選擇狀態(tài)，對(duì)上述塊選擇信號(hào)反轉(zhuǎn)電路使之作上述非反轉(zhuǎn)處理，或者，對(duì)上述塊譯碼電路輸出上述塊選擇信號(hào)，使之全部成為非選擇狀態(tài)，對(duì)上述塊選擇信號(hào)反轉(zhuǎn)電路進(jìn)行使之作上述反轉(zhuǎn)處理的控制。
4.如權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器件，其特征在于包括將多個(gè)上述存儲(chǔ)板排列而成的存儲(chǔ)器陣列；以及對(duì)從上述存儲(chǔ)器陣列內(nèi)選擇上述存儲(chǔ)板用的板地址信號(hào)進(jìn)行譯碼，輸出獨(dú)立地選擇上述存儲(chǔ)板的板選擇信號(hào)的板譯碼電路，上述板控制電路在上述規(guī)定的測試模式中對(duì)利用上述板選擇信號(hào)成為非選擇的上述存儲(chǔ)板，進(jìn)行選擇該存儲(chǔ)板內(nèi)的全部上述存儲(chǔ)塊的控制。
5.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其特征在于包括采用與上述存儲(chǔ)塊中的1個(gè)相同的存儲(chǔ)單元數(shù)構(gòu)成的相同結(jié)構(gòu)的冗余塊；以及當(dāng)上述存儲(chǔ)板內(nèi)的1個(gè)上述存儲(chǔ)塊是缺陷塊時(shí)，為了將上述缺陷塊置換為上述冗余塊，進(jìn)行至少將上述缺陷塊地址置換為上述冗余塊的冗余塊地址那樣的內(nèi)部地址置換操作的地址變換電路，上述塊譯碼電路接受用上述地址變換電路變換后的塊地址作為輸入。
6.一種半導(dǎo)體存儲(chǔ)器件的測試方法，其特征在于其中，上述半導(dǎo)體存儲(chǔ)器件包括將多個(gè)存儲(chǔ)單元排列成陣列狀，并將所形成的多個(gè)存儲(chǔ)塊排列而成的1個(gè)或多個(gè)存儲(chǔ)板，該半導(dǎo)體存儲(chǔ)器件的測試方法具有下述工序判定上述存儲(chǔ)板內(nèi)是否有缺陷存儲(chǔ)塊的判定工序；在上述判定工序中，當(dāng)判定為存在上述缺陷存儲(chǔ)塊時(shí)，輸入上述缺陷存儲(chǔ)塊的缺陷塊地址作為從上述存儲(chǔ)板內(nèi)選擇上述存儲(chǔ)塊的塊地址，對(duì)于包含上述缺陷存儲(chǔ)塊的上述存儲(chǔ)板，使上述缺陷塊地址的全部譯碼信號(hào)反轉(zhuǎn)并供給，選擇上述缺陷存儲(chǔ)塊以外的全部上述存儲(chǔ)塊的第1塊選擇工序；以及對(duì)于上述存儲(chǔ)板內(nèi)的被選擇的全部上述存儲(chǔ)塊，同時(shí)施加規(guī)定的應(yīng)力或電壓的施加工序。
7.如權(quán)利要求6所述的半導(dǎo)體存儲(chǔ)器件的測試方法，其特征在于具有在上述判定工序中，當(dāng)判定為不存在上述缺陷存儲(chǔ)塊時(shí)，對(duì)于上述存儲(chǔ)板，使上述塊地址的全部譯碼信號(hào)成為選擇狀態(tài)并供給，選擇全部上述存儲(chǔ)塊的第2塊選擇工序。
8.一種半導(dǎo)體存儲(chǔ)器件的測試方法，其特征在于其中，上述半導(dǎo)體存儲(chǔ)器件包括將多個(gè)存儲(chǔ)單元排列成陣列狀，并將所形成的多個(gè)存儲(chǔ)塊排列而成的多個(gè)存儲(chǔ)板，該半導(dǎo)體存儲(chǔ)器件的測試方法具有下述工序判定上述多個(gè)存儲(chǔ)板內(nèi)是否有缺陷存儲(chǔ)塊的判定工序；在上述判定工序中，當(dāng)判定為存在上述缺陷存儲(chǔ)塊時(shí)，輸入包含上述缺陷存儲(chǔ)塊的上述存儲(chǔ)板的缺陷板地址作為選擇上述存儲(chǔ)板的板地址，使包含上述缺陷存儲(chǔ)塊的上述存儲(chǔ)板成為選擇狀態(tài)，使其它的上述存儲(chǔ)板成為非選擇狀態(tài)的第1板選擇工序；在上述判定工序中，當(dāng)判定為存在上述缺陷存儲(chǔ)塊時(shí)，輸入上述缺陷存儲(chǔ)塊的缺陷塊地址作為從上述存儲(chǔ)板內(nèi)選擇上述存儲(chǔ)塊的塊地址，對(duì)于用上述第1板選擇工序所選擇的上述存儲(chǔ)板，使上述缺陷塊地址的全部譯碼信號(hào)反轉(zhuǎn)并供給，選擇上述缺陷存儲(chǔ)塊以外的全部上述存儲(chǔ)塊，同時(shí)對(duì)于沒有用上述第1板選擇工序選擇的上述存儲(chǔ)板，選擇該存儲(chǔ)板內(nèi)的全部上述存儲(chǔ)塊的第3塊選擇工序；以及對(duì)于上述多個(gè)存儲(chǔ)板內(nèi)的被選擇的全部上述存儲(chǔ)塊，同時(shí)施加規(guī)定的應(yīng)力或電壓的施加工序。
9.如權(quán)利要求8所述的半導(dǎo)體存儲(chǔ)器件的測試方法，其特征在于具有下述工序在上述判定工序中，當(dāng)判定為不存在上述缺陷存儲(chǔ)塊時(shí)，輸入任意的板地址作為選擇上述存儲(chǔ)板的板地址，使上述多個(gè)存儲(chǔ)板中的1個(gè)成為選擇狀態(tài)，使其它的上述存儲(chǔ)板成為非選擇狀態(tài)的第2板選擇工序；以及在上述判定工序中，當(dāng)判定為不存在上述缺陷存儲(chǔ)塊時(shí)，對(duì)于用上述第2板選擇工序所選擇的上述存儲(chǔ)板，使上述塊地址的全部譯碼信號(hào)成為選擇狀態(tài)并供給，選擇全部上述存儲(chǔ)塊，同時(shí)對(duì)于沒有用上述第2板選擇工序選擇的上述存儲(chǔ)板，選擇該存儲(chǔ)板內(nèi)的全部上述存儲(chǔ)塊的第4塊選擇工序。
全文摘要
包括將多個(gè)存儲(chǔ)塊(5)排列而成的1個(gè)或多個(gè)存儲(chǔ)板(4)，并包括對(duì)從存儲(chǔ)板(4)內(nèi)選擇存儲(chǔ)塊(5)用的塊地址信號(hào)進(jìn)行譯碼，輸出獨(dú)立地選擇存儲(chǔ)塊的塊選擇信號(hào)(BSEL0～3)，同時(shí)在規(guī)定的測試模式中，使塊選擇信號(hào)全部成為選擇狀態(tài)并可輸出的塊譯碼電路；以及使塊選擇信號(hào)(BSEL0～3)的信號(hào)電平反轉(zhuǎn)或非反轉(zhuǎn)的塊選擇信號(hào)反轉(zhuǎn)電路。
文檔編號(hào)G11C8/12GK1652255SQ20051000787
公開日2005年8月10日 申請日期2005年2月6日 優(yōu)先權(quán)日2004年2月6日
發(fā)明者渡邊雅彥, 森康通 申請人:夏普株式會(huì)社