專利名稱：通用可訪問(wèn)完全可編程的存儲(chǔ)器內(nèi)置自測(cè)系統(tǒng)和方法
技術(shù)領(lǐng)域：
一般說(shuō)來(lái)，本發(fā)明涉及用于測(cè)試存儲(chǔ)器的存儲(chǔ)器內(nèi)置自測(cè)(MBIST)，更確切地說(shuō)，涉及改進(jìn)的用于執(zhí)行通用可訪問(wèn)及完全可編程的MBIST的系統(tǒng)和方法。
背景技術(shù)：
復(fù)雜的片上系統(tǒng)(SoC)設(shè)計(jì)，比如ASIC芯片等，典型情況下包含大量的嵌入式存儲(chǔ)器。所述嵌入式存儲(chǔ)器可以是靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)、動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)、高速緩存、寄存器文件以及甚至是FLASH存儲(chǔ)器。SoC芯片的嵌入式存儲(chǔ)器位于內(nèi)部，因而不易于從外部存取以便測(cè)試。結(jié)果，位于SoC上的MBIST系統(tǒng)是測(cè)試SoC上嵌入式存儲(chǔ)器陣列的通用方法。
典型情況下，常規(guī)的MBIST設(shè)計(jì)包括地址發(fā)生器、數(shù)據(jù)發(fā)生器、對(duì)在測(cè)存儲(chǔ)器排列地址并讀寫測(cè)試存儲(chǔ)器陣列的邏輯，以及用于比較寫入與讀出測(cè)試存儲(chǔ)器陣列并報(bào)告結(jié)果的比較器。典型情況下，在先MBIST設(shè)計(jì)需要某種外部測(cè)試序列即指令以便初始化MBIST測(cè)試，它使得地址發(fā)生器和序列發(fā)生器產(chǎn)生和排序所需測(cè)試數(shù)據(jù)模式的地址，該模式將對(duì)在測(cè)存儲(chǔ)器中每個(gè)位置進(jìn)行寫入和讀出。寫入和讀出的數(shù)據(jù)(預(yù)期數(shù)據(jù))被加以比較，并由簡(jiǎn)單的通過(guò)/失敗狀態(tài)報(bào)告結(jié)果，或者在更復(fù)雜的設(shè)計(jì)中，則實(shí)施更精細(xì)的邏輯，以便進(jìn)行診斷、調(diào)試等。
產(chǎn)生測(cè)試數(shù)據(jù)模式(也稱為背景模式)的常規(guī)MBIST系統(tǒng)和方法包括對(duì)帶有邏輯電路的實(shí)際數(shù)據(jù)模式進(jìn)行硬布線、在只讀存儲(chǔ)器(ROM)中存儲(chǔ)所需的測(cè)試數(shù)據(jù)模式以及測(cè)試數(shù)據(jù)模式的算法生成。
創(chuàng)建測(cè)試數(shù)據(jù)模式時(shí)最簡(jiǎn)單最容易的方法是將邏輯電路硬布線到MBIST控制器引擎中，以產(chǎn)生所需的測(cè)試數(shù)據(jù)模式，例如1和0縱橫交錯(cuò)的排列模式或類似的數(shù)據(jù)模式。典型情況下，采用邏輯電路將由硬布線邏輯產(chǎn)生的測(cè)試數(shù)據(jù)模式的存儲(chǔ)器地址寫入在測(cè)存儲(chǔ)器中。硬布線設(shè)計(jì)需要門邏輯將每個(gè)所需的存儲(chǔ)器測(cè)試數(shù)據(jù)模式硬布線到MBIST控制器引擎中，因此在所述SoC制造之后，對(duì)于不同的測(cè)試數(shù)據(jù)模式，硬布線的MBIST設(shè)計(jì)無(wú)法重新編程即無(wú)法發(fā)生改變。
如果需要大量的存儲(chǔ)器測(cè)試數(shù)據(jù)模式，所述測(cè)試數(shù)據(jù)模式可以編碼在只讀存儲(chǔ)器(ROM)中，它可以是MBIST控制器的一部分，也可以不是。所述MBIST的序列發(fā)生器邏輯將存儲(chǔ)器測(cè)試數(shù)據(jù)模式從ROM加載到在測(cè)存儲(chǔ)器，直到所用的ROM位置加載完。雖然這種設(shè)計(jì)能夠增加存儲(chǔ)器測(cè)試模式的數(shù)目，但是ROM設(shè)計(jì)要求所需的測(cè)試數(shù)據(jù)模式預(yù)先編程，同樣無(wú)法重新編程以改變所述測(cè)試數(shù)據(jù)模式。
常規(guī)的MBIST算法生成設(shè)計(jì)在激活所述MBIST時(shí)，通過(guò)利用邏輯門產(chǎn)生若干測(cè)試數(shù)據(jù)模式，以便產(chǎn)生所需的測(cè)試數(shù)據(jù)即背景模式。在MBIST激活時(shí)，可以挑選測(cè)試數(shù)據(jù)模式的特定組合。運(yùn)行MBIST時(shí)，動(dòng)態(tài)地產(chǎn)生所需的若干背景模式，以便將測(cè)試數(shù)據(jù)模式寫入在測(cè)存儲(chǔ)器中。算法生成技術(shù)的明顯缺點(diǎn)是，所需測(cè)試數(shù)據(jù)模式必須預(yù)先產(chǎn)生即預(yù)先編程。這種設(shè)計(jì)也受限于由邏輯門定義的測(cè)試數(shù)據(jù)模式。
更精細(xì)的算法生成設(shè)計(jì)的一個(gè)實(shí)例公開于6,452,848號(hào)美國(guó)專利，標(biāo)題為“Programmable Built-in Self-Test(BIST)Data GenerationFor Semiconductor Memory Devices”，其內(nèi)容在此引用作為參考。6,452,848號(hào)專利基于根據(jù)在測(cè)存儲(chǔ)器的行列地址，使用附加的邏輯電路產(chǎn)生數(shù)據(jù)背景模式。雖然6,452,848號(hào)專利似乎公開了可編程的存儲(chǔ)器測(cè)試模式發(fā)生器，但是該設(shè)計(jì)僅限于可以由擴(kuò)展硬布線的XOR邏輯門產(chǎn)生的測(cè)試數(shù)據(jù)模式。該設(shè)計(jì)也無(wú)法接收外部編程(如MBIST控制器的外部)以產(chǎn)生測(cè)試數(shù)據(jù)模式。此外，擴(kuò)展硬布線的邏輯門、地址擾碼寄存器和數(shù)據(jù)字寄存器還必須遞增和/或遞減。因此，由于擴(kuò)展邏輯門造成的延遲以及地址和數(shù)據(jù)字寄存器遞增或遞減所關(guān)聯(lián)的延遲(需要至少一個(gè)時(shí)鐘周期)，6,452,848號(hào)專利的MBIST設(shè)計(jì)無(wú)法以在測(cè)存儲(chǔ)器同樣的速度運(yùn)行。

發(fā)明內(nèi)容
所以本發(fā)明的目的是提供通用可訪問(wèn)完全可編程的存儲(chǔ)器內(nèi)置自測(cè)(MBIST)系統(tǒng)和方法。
本發(fā)明的進(jìn)一步目的是提供能夠產(chǎn)生任何所需數(shù)目的用戶定義測(cè)試數(shù)據(jù)模式的系統(tǒng)和方法。
本發(fā)明的進(jìn)一步目的是提供無(wú)須硬布線所述MBIST控制器引擎而能夠產(chǎn)生任何所需數(shù)目的用戶定義測(cè)試數(shù)據(jù)模式的系統(tǒng)和方法。
本發(fā)明的進(jìn)一步目的是提供無(wú)須ROM而能夠產(chǎn)生任何所需數(shù)目的可編程測(cè)試數(shù)據(jù)模式的系統(tǒng)和方法。
本發(fā)明的進(jìn)一步目的是提供無(wú)須使用算法生成而能夠產(chǎn)生任何所需數(shù)目的可編程測(cè)試數(shù)據(jù)模式的系統(tǒng)和方法。
本發(fā)明的進(jìn)一步目的是提供能夠外部編程用戶定義測(cè)試數(shù)據(jù)模式的系統(tǒng)和方法。
本發(fā)明的進(jìn)一步目的是提供能夠以在測(cè)存儲(chǔ)器速度運(yùn)行的系統(tǒng)和方法。
本發(fā)明實(shí)現(xiàn)了真正創(chuàng)新的通用可訪問(wèn)完全可編程的存儲(chǔ)器內(nèi)置自測(cè)(MBIST)技術(shù)，不再需要測(cè)試數(shù)據(jù)模式硬布線、將所述測(cè)試數(shù)據(jù)模式存儲(chǔ)在ROM中以及利用算法生成技術(shù)去創(chuàng)建測(cè)試數(shù)據(jù)模式，所有這些都需要在MBIST控制器中內(nèi)部預(yù)先編程或預(yù)先產(chǎn)生所述測(cè)試數(shù)據(jù)即背景模式。新技術(shù)通過(guò)下列手段實(shí)現(xiàn)對(duì)在測(cè)存儲(chǔ)器產(chǎn)生地址；向所述在測(cè)存儲(chǔ)器的選定地址遞送測(cè)試數(shù)據(jù)；從所述在測(cè)存儲(chǔ)器的所述選定地址中讀出所述測(cè)試數(shù)據(jù)；對(duì)比從所述在測(cè)存儲(chǔ)器中讀出的所述測(cè)試數(shù)據(jù)和向所述在測(cè)存儲(chǔ)器遞送的所述測(cè)試數(shù)據(jù)，以識(shí)別存儲(chǔ)器故障；對(duì)用戶可編程的數(shù)據(jù)模式寄存器進(jìn)行編程，以向所述在測(cè)存儲(chǔ)器提供測(cè)試數(shù)據(jù)模式；以及利用外部模式編程設(shè)備，為用戶可編程的數(shù)據(jù)模式寄存器產(chǎn)生所述測(cè)試數(shù)據(jù)模式。
本發(fā)明的特征在于通用可訪問(wèn)完全可編程的存儲(chǔ)器內(nèi)置自測(cè)(MBIST)系統(tǒng)，包括MBIST控制器，具有配置成對(duì)在測(cè)存儲(chǔ)器產(chǎn)生地址的地址發(fā)生器、配置成向所述在測(cè)存儲(chǔ)器的選定地址遞送測(cè)試數(shù)據(jù)及讀出該測(cè)試數(shù)據(jù)的序列發(fā)生器電路、配置成對(duì)比從所述在測(cè)存儲(chǔ)器讀出的所述測(cè)試數(shù)據(jù)和向所述在測(cè)存儲(chǔ)器遞送的所述測(cè)試數(shù)據(jù)以識(shí)別存儲(chǔ)器故障的比較器電路、向所述在測(cè)存儲(chǔ)器提供測(cè)試數(shù)據(jù)模式的外部可訪問(wèn)用戶可編程的模式寄存器；以及外部模式編程設(shè)備，配置成向所述用戶可編程的數(shù)據(jù)模式寄存器提供測(cè)試數(shù)據(jù)模式。
在一個(gè)實(shí)施例中，所述外部編程設(shè)備可以包括配置成產(chǎn)生用戶定義的測(cè)試數(shù)據(jù)模式的計(jì)算機(jī)。所述外部編程設(shè)備可以包括配置成產(chǎn)生用戶定義中測(cè)試數(shù)據(jù)模式的可編程硬件。所述用戶可編程的模式寄存器可以包括FLASH存儲(chǔ)器。所述通用可訪問(wèn)完全可編程的存儲(chǔ)器內(nèi)置自測(cè)(MBIST)系統(tǒng)可以包括交換設(shè)備，配置成選擇計(jì)算機(jī)或可編程硬件產(chǎn)生用戶定義的數(shù)據(jù)模式。所述用戶可編程的模式寄存器可以從所述外部模式編程設(shè)備串行地接收所述測(cè)試數(shù)據(jù)。所述用戶可編程的模式寄存器可以從并行配置的所述外部模式編程設(shè)備接收所述測(cè)試數(shù)據(jù)。所述用戶可編程的模式寄存器可以包括1到N位。所述用戶可編程的模式寄存器可以位于所述MBIST控制器之內(nèi)。所述用戶可編程的模式寄存器可以位于所述MBIST控制器以外。所述測(cè)試數(shù)據(jù)模式可以選自包含以下模式的組縱橫交錯(cuò)排列模式、對(duì)角線模式、全0模式、全1模式、步進(jìn)式1模式、步進(jìn)式0模式。所述測(cè)試數(shù)據(jù)模式可以是用戶定義的任何二進(jìn)制數(shù)據(jù)模式，僅僅受限于所述用戶可編程的數(shù)據(jù)寄存器的尺寸。所述測(cè)試數(shù)據(jù)模式可以包括用戶定義的任何1和0的模式。所述系統(tǒng)可以包括多路轉(zhuǎn)換器，其中測(cè)試模式信號(hào)根據(jù)所述測(cè)試模式信號(hào)的預(yù)定狀態(tài)，選擇所述地址發(fā)生器產(chǎn)生的地址或系統(tǒng)地址。所述系統(tǒng)可以包括多路轉(zhuǎn)換器，其中測(cè)試模式信號(hào)根據(jù)所述測(cè)試模式信號(hào)的預(yù)定狀態(tài)，選擇測(cè)試數(shù)據(jù)或系統(tǒng)數(shù)據(jù)的模式。
本發(fā)明的特征還在于通用可訪問(wèn)完全可編程的存儲(chǔ)器內(nèi)置自測(cè)(MBIST)系統(tǒng)，包括MBIST控制器，具有配置成對(duì)在測(cè)存儲(chǔ)器產(chǎn)生地址的地址發(fā)生器、配置成向所述在測(cè)存儲(chǔ)器的選定地址遞送測(cè)試數(shù)據(jù)及讀出該測(cè)試數(shù)據(jù)的序列發(fā)生器電路以及配置成對(duì)比從所述在測(cè)存儲(chǔ)器讀出的所述測(cè)試數(shù)據(jù)和向所述在測(cè)存儲(chǔ)器遞送的所述測(cè)試數(shù)據(jù)以識(shí)別存儲(chǔ)器故障的比較器電路；遠(yuǎn)離所述MBIST控制器的、向所述在測(cè)存儲(chǔ)器提供測(cè)試數(shù)據(jù)模式的外部可訪問(wèn)用戶可編程的模式寄存器；以及外部模式編程設(shè)備，配置成向所述用戶可編程的數(shù)據(jù)模式寄存器提供測(cè)試數(shù)據(jù)模式。
本發(fā)明的特征還在于通用可訪問(wèn)完全可編程的存儲(chǔ)器內(nèi)置自測(cè)(MBIST)方法，所述方法包括以下步驟對(duì)在測(cè)存儲(chǔ)器產(chǎn)生地址；利用外部模式編程設(shè)備，為外部可訪問(wèn)用戶可編程的模式寄存器產(chǎn)生測(cè)試數(shù)據(jù)模式；以所述測(cè)試數(shù)據(jù)模式將所述用戶可編程的模式寄存器編程至所述在測(cè)存儲(chǔ)器；向所述在測(cè)存儲(chǔ)器的選定地址遞送測(cè)試數(shù)據(jù)；從所述在測(cè)存儲(chǔ)器的所述選定地址讀出所述測(cè)試數(shù)據(jù)；以及對(duì)比從所述在測(cè)存儲(chǔ)器讀出的所述測(cè)試數(shù)據(jù)和向所述在測(cè)存儲(chǔ)器遞送的所述測(cè)試數(shù)據(jù)，以識(shí)別存儲(chǔ)器故障。


從下面優(yōu)選實(shí)施例的說(shuō)明和附圖中，本領(lǐng)域的技術(shù)人員將發(fā)現(xiàn)其他目的、特征和優(yōu)點(diǎn)，其中圖1A-IC是典型現(xiàn)有技術(shù)MBIST設(shè)計(jì)的示意框圖；圖2是另一種現(xiàn)有技術(shù)算法生成MBIST的示意框圖；圖3是根據(jù)本發(fā)明的、通用可訪問(wèn)完全可編程的存儲(chǔ)器內(nèi)置自測(cè)系統(tǒng)的示意框圖；圖4A-4D是多個(gè)表格，顯示了根據(jù)本發(fā)明可以產(chǎn)生的各種測(cè)試數(shù)據(jù)模式的實(shí)例；
圖5是框圖，顯示了本發(fā)明的通用可訪問(wèn)完全可編的程存儲(chǔ)器內(nèi)置自測(cè)方法的主要步驟。
具體實(shí)施例方式
除了優(yōu)選實(shí)施例或以下公開的實(shí)施例以外，本發(fā)明還能夠?qū)崿F(xiàn)其他實(shí)施例，并以多種方式實(shí)踐和執(zhí)行。因此應(yīng)當(dāng)理解，本發(fā)明不限于在其申請(qǐng)的以下說(shuō)明中闡述的或附圖展示的結(jié)構(gòu)細(xì)節(jié)和部件布局。
雖然本發(fā)明的特定特征顯示在某些圖中，而沒有顯示在其他圖中，這僅僅是為了方便，因?yàn)楦鶕?jù)本發(fā)明，每種特征都可以與任何其他特征或所有其他特征進(jìn)行組合。本文使用的詞匯“包括”、“包含”、“具有”以及“帶有”應(yīng)當(dāng)廣泛全面地解釋，而不限于任何實(shí)質(zhì)的互連。此外，在本主題申請(qǐng)中公開的任何實(shí)施例都不應(yīng)當(dāng)視為僅有的可能實(shí)施例。
正如以上背景技術(shù)部分中的討論，常規(guī)MBIST系統(tǒng)和方法為測(cè)試存儲(chǔ)器而產(chǎn)生測(cè)試數(shù)據(jù)模式時(shí)通過(guò)在MBIST控制器上以所需測(cè)試數(shù)據(jù)模式硬布線邏輯電路、在只讀存儲(chǔ)器(ROM)中存儲(chǔ)測(cè)試數(shù)據(jù)模式或利用算法生成技術(shù)產(chǎn)生所需的測(cè)試數(shù)據(jù)模式。
例如，圖1的現(xiàn)有技術(shù)MBIST系統(tǒng)10包括地址發(fā)生器12，配置成對(duì)在測(cè)存儲(chǔ)器14在線13上產(chǎn)生地址；以及序列發(fā)生器16，配置成在線15上向在測(cè)存儲(chǔ)器14遞送由硬布線邏輯電路18產(chǎn)生的測(cè)試數(shù)據(jù)模式。以及讀出此測(cè)試數(shù)據(jù)。序列發(fā)生器16在線15上讀取向在測(cè)存儲(chǔ)器14寫入的數(shù)據(jù)模式，比較器20對(duì)比向在測(cè)存儲(chǔ)器14寫入和讀出的測(cè)試數(shù)據(jù)模式，以識(shí)別和報(bào)告存儲(chǔ)器故障。這種設(shè)計(jì)明顯的缺點(diǎn)是必須把所需的測(cè)試數(shù)據(jù)模式硬布線到硬布線邏輯電路18之內(nèi)，它阻止了系統(tǒng)10對(duì)新的即不同的測(cè)試數(shù)據(jù)模式進(jìn)行再編程。此外，每個(gè)硬布線的數(shù)據(jù)模式都占用了寶貴的芯片資源，限制了能夠使用的測(cè)試數(shù)據(jù)模式的數(shù)目。
圖1B的常規(guī)MBIST系統(tǒng)30采用類似于MBIST10的技術(shù)，其中相同的部件給予相同的附圖標(biāo)記，只不過(guò)以ROM32取代了硬布線邏輯電路18。ROM32可以利用所需的測(cè)試模式編碼，序列發(fā)生器16在線15上將它讀入和讀出在測(cè)存儲(chǔ)器14，并同樣由比較器20進(jìn)行對(duì)比，以識(shí)別故障。雖然現(xiàn)有技術(shù)MBIST系統(tǒng)30可以對(duì)在測(cè)存儲(chǔ)器14增加測(cè)試模式的數(shù)目，但是本設(shè)計(jì)明顯的缺點(diǎn)是一旦MBIST系統(tǒng)30制成，就無(wú)法對(duì)所述ROM再編程以改變所需的測(cè)試模式。
圖1C的現(xiàn)有技術(shù)MBIST系統(tǒng)40采用算法發(fā)生器42為在測(cè)存儲(chǔ)器14產(chǎn)生所需的測(cè)試數(shù)據(jù)模式，其中相同的部件給予相同的附圖標(biāo)記，當(dāng)激活MBIST系統(tǒng)40時(shí)，采用邏輯門(未顯示)產(chǎn)生所需的測(cè)試數(shù)據(jù)模式。通過(guò)為多種測(cè)試數(shù)據(jù)模式選擇硬布線邏輯電路的多種組合，在激活MBIST系統(tǒng)之時(shí)，可以產(chǎn)生測(cè)試數(shù)據(jù)模式的特定組合。雖然這種設(shè)計(jì)在激活之時(shí)可以適應(yīng)測(cè)試模式的多種組合，但是這種設(shè)計(jì)同樣受限于預(yù)定義數(shù)目的測(cè)試數(shù)據(jù)模式，它們以邏輯門電路硬布線，必須預(yù)編程，因此在MBIST系統(tǒng)40制成之后，不能再編程。
圖2的現(xiàn)有技術(shù)MBIST系統(tǒng)50，正如在以上討論的6,452,848號(hào)美國(guó)專利中公開的，顯示了現(xiàn)有技術(shù)算法生成設(shè)計(jì)更精細(xì)的實(shí)例。本設(shè)計(jì)采用擴(kuò)展硬布線邏輯電路，比如XOR陣列52和54、地址擾碼寄存器56和數(shù)據(jù)字寄存器58，以便為在測(cè)存儲(chǔ)器60提供測(cè)試數(shù)據(jù)模式。雖然現(xiàn)有技術(shù)MBIST系統(tǒng)50的設(shè)計(jì)似乎公開了可編程存儲(chǔ)器測(cè)試模式，但是該設(shè)計(jì)受限于可以由擴(kuò)展硬布線的XOR邏輯陣列52和54產(chǎn)生的測(cè)試數(shù)據(jù)模式。該設(shè)計(jì)也無(wú)法接收測(cè)試數(shù)據(jù)模式的外部編程。此外，地址擾碼寄存器56、數(shù)據(jù)字寄存器58以及擴(kuò)展XOR陣列52和54的加入限制了MBIST系統(tǒng)50以在測(cè)存儲(chǔ)器60同樣速度運(yùn)行的能力。
反之，圖3中本發(fā)明的通用可訪問(wèn)完全可編程的存儲(chǔ)器內(nèi)置自測(cè)(MBIST)系統(tǒng)包括配有地址發(fā)生器64的MBIST控制器62，配置成在線103上為在測(cè)存儲(chǔ)器66產(chǎn)生地址。MBIST控制器62還包括序列發(fā)生器電路68，配置成在線71上向在測(cè)存儲(chǔ)器66的選定地址傳遞測(cè)試數(shù)據(jù)，例如由用戶可編程的模式寄存器70在線67上提供的測(cè)試數(shù)據(jù)模式。控制器62還包括比較器電路72，配置成對(duì)比在線96上從在測(cè)存儲(chǔ)器66讀出的測(cè)試數(shù)據(jù)和在線81上的測(cè)試數(shù)據(jù)模式，以識(shí)別和在線77上報(bào)告存儲(chǔ)器故障。
用戶可編程的模式寄存器70向在測(cè)存儲(chǔ)器66提供由外部編程設(shè)備75(以下將詳細(xì)討論)收到的、用戶定義的測(cè)試數(shù)據(jù)模式。在一個(gè)實(shí)施例中，用戶可編程的模式寄存器70包含16位，如塊83所示。在其他的設(shè)計(jì)中，用戶可編程的模式寄存器70可以包含從1到N位，其中在87指明的N可以是32位、64位、128位、256位，或所需的任何位數(shù)，正如本領(lǐng)域技術(shù)人員所熟知。雖然圖3所示的用戶可編程的模式寄存器70位于MBIST控制器62的內(nèi)部，但是本發(fā)明不必局限于此，因?yàn)橛脩艨删幊痰哪Ｊ郊拇嫫?0也可以位于MBIST控制器62以外，如虛線80所示。用戶可編程的模式寄存器70可以在線89上從外部編程設(shè)備75串行地接收測(cè)試數(shù)據(jù)模式，或在其他的設(shè)計(jì)中，在線89上從并行結(jié)構(gòu)的外部編程設(shè)備75接收測(cè)試數(shù)據(jù)模式。
MBIST系統(tǒng)60還包括外部編程設(shè)備75，比如計(jì)算機(jī)76或可編程硬件78，配置成向用戶可編程的模式寄存器70提供測(cè)試數(shù)據(jù)模式。典型情況下，計(jì)算機(jī)76配置(如編程)為向用戶可編程的模式寄存器70產(chǎn)生用戶定義的任何測(cè)試數(shù)據(jù)模式?？删幊逃布?8也可以外部編程為產(chǎn)生用戶定義的任何測(cè)試數(shù)據(jù)模式。在一種設(shè)計(jì)中，可編程硬件78可以包括自動(dòng)測(cè)試設(shè)備(未顯示)，它可以配置成輸入用戶定義的數(shù)據(jù)模式。在其他設(shè)計(jì)中，用戶可編程的模式寄存器70可以包括FLASH存儲(chǔ)器，以便存儲(chǔ)用戶定義的數(shù)據(jù)模式。此FLASH存儲(chǔ)器后來(lái)可以使用所需的任何其他測(cè)試數(shù)據(jù)模式進(jìn)行再編程。雖然圖3所示的外部編程設(shè)備75可以是計(jì)算機(jī)或可編程硬件，但是本發(fā)明不必局限于此，因?yàn)橥獠烤幊淘O(shè)備75可以是本領(lǐng)域技術(shù)人員所熟知的、向用戶可編程的模式寄存器70提供用戶定義測(cè)試數(shù)據(jù)模式的任何設(shè)備。
在理想情況下，MBIST系統(tǒng)60包括轉(zhuǎn)換器88，配置成選擇多種外部編程設(shè)備，如計(jì)算機(jī)76和/或可編程硬件78。
MBIST系統(tǒng)60還包括多路轉(zhuǎn)換器90，其中線92上的測(cè)試模式信號(hào)或者選擇線94上的系統(tǒng)數(shù)據(jù)，或者選擇線71上的測(cè)試數(shù)據(jù)模式。線92上的測(cè)試模式信號(hào)指明MBIST控制器62是否處于測(cè)試模式(典型情況下，由線101上的BIST起始提供)，如果是，多路轉(zhuǎn)換器90就選擇線71上的測(cè)試數(shù)據(jù)(如測(cè)試數(shù)據(jù)模式)，它在線97上寫入了在測(cè)存儲(chǔ)器66。如果線92上的測(cè)試模式信號(hào)指明MBIST系統(tǒng)60未活動(dòng)，多路轉(zhuǎn)換器90選擇線94上的系統(tǒng)數(shù)據(jù)。
MBIST系統(tǒng)60還包括多路轉(zhuǎn)換器100，其中線92上指示的測(cè)試模式信號(hào)或者選擇線103上地址發(fā)生器64所產(chǎn)生的地址，或者選擇線106上的系統(tǒng)地址。類似地，線92上的測(cè)試模式信號(hào)確定MBIST系統(tǒng)60處于測(cè)試模式，還是處于正常系統(tǒng)方式。如果線92上的測(cè)試模式信號(hào)指明MBIST系統(tǒng)60處于測(cè)試模式，多路轉(zhuǎn)換器100就選擇線103上地址發(fā)生器64的BIST地址，它然后用于在線104上作為在測(cè)存儲(chǔ)器66的地址。否則，多路轉(zhuǎn)換器100選擇線106上的系統(tǒng)地址。
MBIST系統(tǒng)60提供了利用外部編程設(shè)備75對(duì)用戶定義的任何測(cè)試數(shù)據(jù)模式進(jìn)行外部編程(如MBIST控制器62以外)的能力。所述用戶定義的測(cè)試數(shù)據(jù)模式被寫入在測(cè)存儲(chǔ)器66并讀出，比較器72對(duì)比寫入和讀出的測(cè)試數(shù)據(jù)模式，以識(shí)別故障存儲(chǔ)器位置。其結(jié)果是不再需要對(duì)測(cè)試數(shù)據(jù)模式硬布線邏輯電路、采用ROM存儲(chǔ)眾多測(cè)試數(shù)據(jù)模式或利用算法生成技術(shù)產(chǎn)生固定的數(shù)據(jù)模式。MBIST系統(tǒng)60可以重新配置和外部編程，以產(chǎn)生所需的任何測(cè)試數(shù)據(jù)模式，比如圖4A所示的縱橫交錯(cuò)排列或縱橫交錯(cuò)排列互補(bǔ)測(cè)試數(shù)據(jù)模式、圖4B所示的對(duì)角線或?qū)蔷€互補(bǔ)測(cè)試數(shù)據(jù)模式、圖4C所示的字節(jié)或字寬交互縱橫交錯(cuò)排列模式、圖4D所示的步進(jìn)式測(cè)試數(shù)據(jù)模式或所需的任何其他模式。雖然圖4A-4D顯示了根據(jù)本發(fā)明可以進(jìn)行外部編程的幾種測(cè)試數(shù)據(jù)模式的實(shí)例，但是本發(fā)明不必局限于此，因?yàn)槔猛獠烤幊淘O(shè)備75或可編程硬件78可以編程用戶定義的任何數(shù)據(jù)模式。此外，因?yàn)橛赏獠烤幊淘O(shè)備75提供的、用戶定義的測(cè)試數(shù)據(jù)模式存儲(chǔ)在用戶可編程的模式寄存器70中，并經(jīng)由序列發(fā)生器68處理或傳輸?shù)皆跍y(cè)存儲(chǔ)器66，所以MBIST系統(tǒng)60能夠運(yùn)行于在測(cè)存儲(chǔ)器66相同的速度。
圖5中本發(fā)明的通用可訪問(wèn)完全可編程的內(nèi)置自測(cè)存儲(chǔ)器方法198包括以下步驟步驟200為在測(cè)存儲(chǔ)器產(chǎn)生地址；步驟202利用外部模式編程設(shè)備，為外部可訪問(wèn)用戶可編程的模式寄存器產(chǎn)生測(cè)試數(shù)據(jù)模式；步驟204對(duì)外部可訪問(wèn)用戶可編程的模式寄存器編程，向在測(cè)存儲(chǔ)器提供測(cè)試數(shù)據(jù)模式；步驟206然后把編程的測(cè)試數(shù)據(jù)傳遞到在測(cè)存儲(chǔ)器的選定地址；步驟208從在測(cè)存儲(chǔ)器的選定地址讀出測(cè)試數(shù)據(jù)之后；步驟210將在測(cè)存儲(chǔ)器讀出的測(cè)試數(shù)據(jù)與向在測(cè)存儲(chǔ)器傳遞的測(cè)試數(shù)據(jù)進(jìn)行對(duì)比，以識(shí)別存儲(chǔ)器故障。
本領(lǐng)域的技術(shù)人員將發(fā)現(xiàn)其他實(shí)施例，并且在以下權(quán)利要求書限定范圍之內(nèi)。
權(quán)利要求
1.一種通用可訪問(wèn)完全可編程的存儲(chǔ)器內(nèi)置自測(cè)(MBIST)系統(tǒng)，包括MBIST控制器，包括地址發(fā)生器，配置成為在測(cè)存儲(chǔ)器產(chǎn)生地址；序列發(fā)生器電路，配置成向所述在測(cè)存儲(chǔ)器的選定地址遞送測(cè)試數(shù)據(jù)以及讀出該測(cè)試數(shù)據(jù)；比較器電路，配置成對(duì)比從所述在測(cè)存儲(chǔ)器讀出的所述測(cè)試數(shù)據(jù)和向所述在測(cè)存儲(chǔ)器遞送的所述測(cè)試數(shù)據(jù)，以識(shí)別存儲(chǔ)器故障；以及外部可訪問(wèn)用戶可編程的模式寄存器，用于向所述在測(cè)存儲(chǔ)器提供測(cè)試數(shù)據(jù)模式；以及外部模式編程設(shè)備，配置成向所述用戶可編程的模式寄存器提供所述測(cè)試數(shù)據(jù)模式。
2.根據(jù)權(quán)利要求1的系統(tǒng)，其特征在于，所述外部編程設(shè)備包括計(jì)算機(jī)，配置成產(chǎn)生用戶定義的測(cè)試數(shù)據(jù)模式。
3.根據(jù)權(quán)利要求1的系統(tǒng)，其特征在于，所述外部編程設(shè)備包括可編程硬件，配置成產(chǎn)生用戶定義的測(cè)試數(shù)據(jù)模式。
4.根據(jù)權(quán)利要求1的系統(tǒng)，其特征在于，所述用戶可編程的模式寄存器包括FLASH存儲(chǔ)器。
5.根據(jù)權(quán)利要求1的系統(tǒng)，進(jìn)一步包括轉(zhuǎn)換器，配置成選擇計(jì)算機(jī)或可編程硬件，以產(chǎn)生用戶定義的數(shù)據(jù)模式。
6.根據(jù)權(quán)利要求1的系統(tǒng)，其特征在于，所述用戶可編程的模式寄存器從所述外部模式編程設(shè)備串行地接收所述測(cè)試數(shù)據(jù)。
7.根據(jù)權(quán)利要求1的系統(tǒng)，其特征在于，所述用戶可編程的模式寄存器從并行配置的所述外部模式編程設(shè)備接收所述測(cè)試數(shù)據(jù)。
8.根據(jù)權(quán)利要求1的系統(tǒng)，其特征在于，所述用戶可編程的模式寄存器包含從1到N位。
9.根據(jù)權(quán)利要求1的系統(tǒng)，其特征在于，所述用戶可編程的模式寄存器位于所述MBIST控制器之內(nèi)。
10.根據(jù)權(quán)利要求1的系統(tǒng)，其特征在于，所述用戶可編程的模式寄存器位于所述MBIST控制器以外。
11.根據(jù)權(quán)利要求1的系統(tǒng)，其特征在于，所述測(cè)試數(shù)據(jù)模式選自包括以下模式的組縱橫交錯(cuò)排列模式、對(duì)角線模式、全0模式、全1模式、步進(jìn)式1模式、步進(jìn)式0模式以及/或者其任何組合。
12.根據(jù)權(quán)利要求1的系統(tǒng)，其特征在于，所述測(cè)試數(shù)據(jù)模式是任何定義的二進(jìn)制數(shù)據(jù)模式，僅僅受限于所述用戶可編程的數(shù)據(jù)寄存器的尺寸。
13.根據(jù)權(quán)利要求1的系統(tǒng)，其特征在于，所述測(cè)試數(shù)據(jù)模式包括用戶定義的1和0的任何模式。
14.根據(jù)權(quán)利要求1的系統(tǒng)，進(jìn)一步包括多路轉(zhuǎn)換器，其中測(cè)試模式信號(hào)根據(jù)所述測(cè)試模式信號(hào)的預(yù)定狀態(tài)，選擇從所述地址發(fā)生器產(chǎn)生的所述地址或系統(tǒng)地址。
15.根據(jù)權(quán)利要求1的系統(tǒng)，進(jìn)一步包括多路轉(zhuǎn)換器，其中測(cè)試模式信號(hào)根據(jù)所述測(cè)試模式信號(hào)的預(yù)定狀態(tài)，選擇所述測(cè)試數(shù)據(jù)模式或系統(tǒng)數(shù)據(jù)。
16.一種通用可訪問(wèn)完全可編程的存儲(chǔ)器內(nèi)置自測(cè)(MBIST)系統(tǒng)，所述系統(tǒng)包括MBIST控制器，包括地址發(fā)生器，配置成對(duì)在測(cè)存儲(chǔ)器產(chǎn)生地址；序列發(fā)生器電路，配置成向所述在測(cè)存儲(chǔ)器的選定地址遞送測(cè)試數(shù)據(jù)以及讀出該測(cè)試數(shù)據(jù)；以及比較器電路，配置成對(duì)比從所述在測(cè)存儲(chǔ)器讀出的所述測(cè)試數(shù)據(jù)和向所述在測(cè)存儲(chǔ)器遞送的所述測(cè)試數(shù)據(jù)，以識(shí)別存儲(chǔ)器故障；遠(yuǎn)離所述MBIST控制器的、外部可訪問(wèn)用戶可編程的模式寄存器，用于向所述在測(cè)存儲(chǔ)器提供測(cè)試數(shù)據(jù)模式；以及外部模式編程設(shè)備，配置成向所述用戶可編程的數(shù)據(jù)模式寄存器提供所述測(cè)試數(shù)據(jù)模式。
17.一種通用可訪問(wèn)完全可編程的存儲(chǔ)器內(nèi)置自測(cè)(MBIST)方法，所述方法包括為在測(cè)存儲(chǔ)器產(chǎn)生地址；利用外部模式編程設(shè)備，為外部可訪問(wèn)用戶可編程的模式寄存器產(chǎn)生測(cè)試數(shù)據(jù)模式；利用所述測(cè)試數(shù)據(jù)模式，將所述用戶可編程的模式寄存器編程到所述在測(cè)存儲(chǔ)器；向所述在測(cè)存儲(chǔ)器的選定地址遞送測(cè)試數(shù)據(jù)；從所述在測(cè)存儲(chǔ)器的所述選定地址讀出所述測(cè)試數(shù)據(jù)；以及對(duì)比從所述在測(cè)存儲(chǔ)器讀出的所述測(cè)試數(shù)據(jù)和向所述在測(cè)存儲(chǔ)器遞送的所述測(cè)試數(shù)據(jù)，以識(shí)別存儲(chǔ)器故障。
全文摘要
一種通用可訪問(wèn)完全可編程的存儲(chǔ)器內(nèi)置自測(cè)(MBIST)系統(tǒng)，包括MBIST控制器，具有配置成為在測(cè)存儲(chǔ)器產(chǎn)生地址的地址發(fā)生器，配置成向所述在測(cè)存儲(chǔ)器的選定地址遞送測(cè)試數(shù)據(jù)及讀出該測(cè)試數(shù)據(jù)的序列發(fā)生器電路，配置成對(duì)比從所述在測(cè)存儲(chǔ)器讀出的所述測(cè)試數(shù)據(jù)和向所述在測(cè)存儲(chǔ)器遞送的所述測(cè)試數(shù)據(jù)，以識(shí)別存儲(chǔ)器故障的比較器電路，以及向所述在測(cè)存儲(chǔ)器提供測(cè)試數(shù)據(jù)模式的外部可訪問(wèn)用戶可編程的模式寄存器。本系統(tǒng)包括外部模式編程設(shè)備，配置成向所述用戶可編程的數(shù)據(jù)模式寄存器提供測(cè)試數(shù)據(jù)模式。
文檔編號(hào)G11C11/00GK1806293SQ200480016889
公開日2006年7月19日 申請(qǐng)日期2004年3月25日 優(yōu)先權(quán)日2003年5月16日
發(fā)明者路易斯·A·巴斯托 申請(qǐng)人:阿納洛格裝置公司