專利名稱：降低偏置溫度不穩(wěn)定性效應的方法和設備的制作方法
技術領域：
本發(fā)明一般涉及場效應晶體管電路。更具體地說，本發(fā)明涉及遭受偏置溫度不穩(wěn)定性所引起的閾值電壓偏移的場效應晶體管。
背景技術：
現(xiàn)代電子系統(tǒng)例如計算機處理器、個人數(shù)字助理(PDA)、數(shù)字照相機目前依賴于利用在半導體芯片上裝配的場效應晶體管(FET)的邏輯和存儲電路?；パa型金屬氧化物半導體(CMOS)電路由于CMOS電路提供的速度和較低功率而廣泛地用于這種邏輯和存儲電路中。CMOS電路利用P溝道場效應晶體管(PFET)和N溝道場效應晶體管(NFET)。
最近的技術發(fā)展降低了FET的物理尺寸。電壓電源已被降低以節(jié)省功率以及適應FET物理尺寸減小的要求。FET閾值電壓(VT)已被降低以減輕由于電源電壓的降低而導致的下降的FET柵電壓的性能惡化效應。由于FET的縮小尺寸和VT的降低，PFET中負偏置溫度不穩(wěn)定性(NBTI)所引起的VT偏移成為導致性能惡化、電壓敏感的重要問題，并且導致可能處于臨界狀態(tài)但仍然工作的存儲器存儲位置成為故障存儲位置。在PFET中，NBTI所引起的VT偏移導致VT的增大(絕對值)，其是PFET的柵電壓相對于源極和漏極電壓的函數(shù)。NBTI所引起的VT偏移在PFET處于強迫(stress)NBTI所引起的VT偏移的電壓狀態(tài)期間內累積。PFET中NBTI所引起的VT偏移在現(xiàn)今技術中是一個重要問題。這里詳細討論PFET中NBTI所引起的VT偏移。NFET中也存在類似的VT偏移，不過在當前技術下其程度比PFET輕。NFET中的這種VT偏移稱作PBTI(正偏置溫度不穩(wěn)定性)。下述例子闡述本發(fā)明的實施例如何克服PFET中NBTI所引起的VT偏移的很多不利效應；然而，可以考慮類似的實施例來減輕NFET中PBTI所引起的VT偏移。
當PFET的源極和漏極都處于“高”電壓電平而柵極處于“低”電壓電平時，PFET處于NBTI電壓應力(stress)狀態(tài)。例如，在具有1伏電源電壓的當前CMOS芯片中，當其源極和漏極都處于1伏而其柵極處于接地(0電壓)時，該PFET處于NBTI電壓應力狀態(tài)。當柵極為“高”且源極為“高”時，PFET趨向于稍微從NBTI所引起的VT惡化恢復。理想地，PFET的平衡占空因數(shù)(50％處于NBTI電壓應力狀態(tài)，50％不處于NBTI電壓應力狀態(tài))將產(chǎn)生最均勻的應力。當NFET的柵極為“高”而其源極和漏極處于“低”電壓時，NFET處于PBTI電壓應力狀態(tài)。
雖然NBTI所引起的VT偏移在本行業(yè)內是公知的，但是大部分試圖解決與VT偏移相關的惡化問題的方法都涉及最小化所發(fā)生的NBTI所引起VT偏移的數(shù)量的處理技術。然而，日益減薄的柵氧化物(或其它用于柵電介質的其它電介質材料)以及日益降低的電源電壓使得所發(fā)生的NBTI所引起VT偏移如正常VT變化的總百分比一樣更重顯著。典型的NBTI所引起的VT偏移對于PFET的50％占空因數(shù)(也就是，PFET花一半時間處于NBTI電壓應力狀態(tài)，并且花一半時間不處于NBTI電壓應力狀態(tài))為30到40mV(毫伏)，然而，如果占空因數(shù)接近于100％(即，PFET幾乎一直處于NBTI電壓應力狀態(tài))，則NBTI所引起的VT偏移可能為80到90mV。如果占空因數(shù)接近于0％(即，PFET幾乎不處于NBTI電壓應力狀態(tài))，則幾乎不發(fā)生NBTI所引起的VT偏移。數(shù)年前，電源電壓典型地為5伏，并且VT大約為700mV。目前，電源電壓大約為1伏，并且VT大約為200mV，并且80到90mV的NBTI所引起的VT偏移是現(xiàn)代PFET的總VT的有效百分比。
多種使用情形可以使特定PFET的占空因數(shù)顯著不同于50％。例如，在存儲器陣列(例如，靜態(tài)隨機存取存儲器(SRAM)或動態(tài)隨機存取存儲器(DRAM))中，在芯片測試期間通常施加ABIST(陣列內置自測試)。ABIST還用于識別芯片中的缺陷所需的燒入(burn-in)應力狀態(tài)(升高的溫度和/或電源電壓)期間。在燒入期間所施加的升高溫度和電源電壓狀態(tài)加快由于NBTI所引起VT偏移的退化速率。在燒入期間，ABIST產(chǎn)生耦合于存儲器陣列的圖案。ABIST比照從沒有缺陷的存儲器陣列預期的結果來檢查所得到的輸出圖案。這些圖案的意圖是強迫存儲器陣列，從而尋找具有各種干擾圖案的所有可能缺陷類型。需要這些圖案，但是它們不保證陣列中每個比特線、字線或存儲元件上的50％占空因數(shù)。實際上，很多組ABIST圖案對于存儲器陣列中的至少一些PFET產(chǎn)生接近100％的占空因數(shù)。很多電子系統(tǒng)在其重啟期間也運行ABIST。重啟發(fā)生于電子系統(tǒng)被加電時。很多電子系統(tǒng)上的重啟可以由人工介入引起。
在電子系統(tǒng)的正常工作期間，一些存儲元件可能一經(jīng)寫入就很少改變，從而導致一些PFET幾乎不變地保持在使NBTI VT偏移累積的電壓狀態(tài)下。例如，在諸如計算機的電子系統(tǒng)中，操作系統(tǒng)代碼從諸如盤的非易失性存儲裝置拷貝到諸如存儲器陣列的芯片上存儲元件中，并且在計算機正在運行的整個期間內通常不發(fā)生變化。而且，每次重啟計算機時，操作系統(tǒng)代碼有可能都存儲在存儲元件中的相同位置上。
因此，需要提供最小化NBTI所引起的、半導體芯片上的存儲元件的VT偏移的方法和設備。

發(fā)明內容
本發(fā)明一般提供減少FET、特別是當前技術下的PFET中NBTI所引起的VT偏移的方法和設備，其方式是在這些FET中使占空因數(shù)更接近于50％。占空因數(shù)是FET處于導致發(fā)生NBTI所引起的VT偏移的電壓狀態(tài)的時間分數(shù)。
在方法實施例中，控制器控制寫入到存儲元件中的輸入數(shù)據(jù)信號的相位，并且還控制從存儲元件選擇的存儲元件數(shù)據(jù)的相位。在第一時間周期內，將輸入數(shù)據(jù)信號的第一相位作為存儲元件數(shù)據(jù)存儲在存儲元件中，并且選擇存儲在存儲元件中的存儲元件數(shù)據(jù)的第一相位以進行輸出。響應于相位模式切換觸發(fā)器的激活，第二時間周期開始。在第二時間周期內，將輸入數(shù)據(jù)信號的第二相位存儲在存儲元件中。當輸入數(shù)據(jù)信號的第二相位存儲在存儲元件中時，選擇存儲元件數(shù)據(jù)的第二相位以進行輸出。
在設備實施例中，控制器產(chǎn)生時鐘輸出和相位模式輸出。該設備具有諸如鎖存器、寄存器、SRAM或DRAM的存儲元件，其例如能夠存儲數(shù)據(jù)。存儲元件存儲來自輸入數(shù)據(jù)信號的輸入數(shù)據(jù)作為存儲，輸入數(shù)據(jù)信號的相位在相位模式的控制下由輸入相位選擇器進行選擇。輸入數(shù)據(jù)信號的所選相位作為存儲元件數(shù)據(jù)被計時(clock)到存儲元件中。輸出相位選擇器輸出在相位模式的控制下選擇的存儲元件數(shù)據(jù)的第一相位或第二相位。位于控制器之內或耦合于其的相位模式切換觸發(fā)器在發(fā)生預定事件時將相位模式從第一相位模式值切換到第二相位模式值。通過周期性地改變相位模式值，在存儲元件中獲得NBTI電壓應力狀態(tài)的改善占空因數(shù)。
在一個實施例中，存儲元件是存儲器陣列，而控制器是陣列內置自測試(ABIST)控制器。輸入數(shù)據(jù)信號耦合于ABIST控制器；ABIST控制器向存儲元件提供地址輸入，并且輸出相位選擇器的輸出耦合于ABIST控制器。ABIST控制器在一組ABIST圖案的開始(或結束)時改變相位模式的值。
在一個實施例中，相位模式切換觸發(fā)器想要改變相位模式的值，但是電子系統(tǒng)設備中的邏輯電路需要存儲元件數(shù)據(jù)的正確相位。控制器在改變相位模式的值之前，改變存儲元件數(shù)據(jù)的相位。


通過參考附圖所示的本發(fā)明實施例，以實現(xiàn)且可以詳細理解本發(fā)明的上述特征、優(yōu)點和目的的方式，對上面概述的本發(fā)明進行更具體的描述。
然而，應當注意的是，附圖僅示出本發(fā)明的典型實施例，因此不被認為是限制其范圍，因為本發(fā)明還可以采用其它同樣有效的實施例。
圖1是根據(jù)本發(fā)明實施例的輸入相位選擇器、存儲元件和輸出相位選擇器的方框圖。
圖2是耦合于多個輸入相位選擇器和輸出相位選擇器的控制器的方框圖，其中該輸入和輸出相位選擇器耦合于存儲元件。
圖3是根據(jù)本發(fā)明實施例的存儲元件的示例性存儲器陣列實施例的方框圖。
圖4是控制器的方框圖，其中還示出相位模式切換觸發(fā)器和相位切換邏輯。
圖5是能夠提供陣列內置自測試功能的、耦合于控制器的存儲器陣列存儲元件的方框圖。
圖6A示出適用于根據(jù)本發(fā)明實施例的存儲器陣列存儲元件中的字線驅動器。
圖6B示出圖6A所示的各節(jié)點的信號電壓波形。
圖6C示出適用于根據(jù)本發(fā)明實施例的存儲器陣列存儲元件中的字線驅動器的另一個實施例。
圖6D示出具有帶改善NBTI所引起的VT偏移特性的恢復功能的比特線驅動器的一個實施例。
圖6E示出具有帶改善NBTI所引起VT特性的恢復功能的比特線驅動器的第二實施例。
圖6F示出具有如同圖6D的帶改善NBTI所引起VT偏移特性的恢復功能的比特線驅動器以及具有改善NBTI所引起VT特性的比特線均衡功能的實施例。
圖6G示出具有如圖6E所示的帶改善NBTI所引起VT偏移特性的恢復功能的比特線驅動器、以及具有改善NBTI所引起VT特性的比特線均衡功能的實施例。
圖7是本發(fā)明的方法實施例的流程圖。
具體實施例方式
在上面提供了本技術領域的討論之后，現(xiàn)在參照附圖詳細描述本發(fā)明。
本發(fā)明在總體上提供減輕FET電路中偏置溫度不穩(wěn)定性(BTI)所引起的VT偏移的方法和設備，其方式是使很多電路特別是存儲元件的占空因數(shù)更接近于在第一電壓偏置狀態(tài)下使用電子系統(tǒng)的時間的第一部分以及在第二電壓偏置狀態(tài)下使用電子系統(tǒng)的時間的第二部分。第一電壓偏置狀態(tài)為BTI電壓應力狀態(tài)，第二電壓偏置狀態(tài)不處于BTI電壓應力狀態(tài)。P溝道FET(PFET)在現(xiàn)今技術下特別受負偏置溫度不穩(wěn)定性(NBTI)所引起的VT偏移的影響，然而本發(fā)明也考慮N溝道FET(NFET)中正偏置溫度不穩(wěn)定性(PBTI)所引起的VT偏移。由于NBTI所引起的VT偏移對于目前技術下的PFET的問題比PBTI所引起的VT偏移對于目前技術下的NFET的問題更嚴重，因此討論和例子將集中于PFET中的NBTI效應，然而，也考慮NFET中的PBTI所引起VT偏移。這種NBTI(PFET)和PBTI(NFET)合稱為BTI(偏置溫度不穩(wěn)定性)。當PFET的柵極處于低電壓(例如，零伏或地)而其源極和漏極處于高電壓(例如，Vdd)時，PFET處于NBTI電壓應力狀態(tài)。當PFET處于其柵極為高電壓的第二電壓偏置狀態(tài)時，不發(fā)生可覺察到的NBTI所引起的VT偏移，并且實際上NBTI所引起的VT偏移趨向于恢復。
現(xiàn)在參照圖1，示出了存儲元件2；從輸入相位選擇器1接收數(shù)據(jù)輸入。輸出相位選擇器3耦合于存儲元件的輸出與需要存儲元件數(shù)據(jù)的其它邏輯電路(未示出)之間。在不同實施例中，存儲元件2是簡單鎖存器；具有多個鎖存器的寄存器；靜態(tài)隨機存取存儲器(SRAM)；動態(tài)隨機存取存儲器(DRAM)。雖然為簡單起見僅示出了存儲元件2的單個數(shù)據(jù)輸入(即信號7)，但是可以考慮任意數(shù)目的輸入，這一點將在隨后附圖中示出并且在后文中描述。應當理解，當存儲元件2具有多個輸入時，輸入相位選擇器1也具有多個輸入，輸出相位選擇器3也是如此。例如，用于現(xiàn)代計算機系統(tǒng)中的很多寄存器具有32或64個數(shù)據(jù)輸入。作為另一個例子，半導體芯片上的SRAM典型地具有32或64個數(shù)據(jù)輸入，不過具有更多或更少輸入的SRAM也是常見的。為簡單起見，示例性圖1示出了存儲元件2具有兩個輸出，即輸出8和9，輸出8和9是表示一個邏輯值的互補信號。對于存儲元件2的輸入，可以考慮任何數(shù)目的輸出。雖然示出了互補輸出，但是也可以考慮非互補輸出。為簡單起見，圖1示出了存儲元件2具有單個時鐘輸入，然而，一些存儲元件實施例如SRAM可能需要多個時鐘輸入，并且考慮多于一個的時鐘輸入。存儲元件2被示出為具有在后面更詳細描述的一些實施例中使用的反相輸入。當驅動反相輸入的信號被激活時，存儲元件數(shù)據(jù)在存儲元件2的這些實施例內反相(反轉)。J-K觸發(fā)器是這種存儲元件的例子，其具有包括J信號和K信號的輸入，如果在時鐘邊沿的時候都為“1”，則J-K觸發(fā)器中的存儲元件數(shù)據(jù)反轉。
輸入相位選擇器1具有在第一輸入端接收輸入數(shù)據(jù)信號4的復用器9。反相器6在復用器9的第二輸入端提供互補于輸入數(shù)據(jù)信號4的信號。相位模式耦合于復用器9。復用器9輸出由相位模式控制的輸入數(shù)據(jù)信號4或輸入數(shù)據(jù)信號4的互補信號。如果互補數(shù)據(jù)可用作輸入數(shù)據(jù)信號4，則不需要反相器6。
輸出相位選擇器3具有在信號8上接收來自存儲元件2的存儲元件數(shù)據(jù)的真實相位和在信號9上接收來自存儲元件2的存儲元件數(shù)據(jù)的互補相位的復用器10。復用器10在信號11上輸出由相位模式控制的存儲元件數(shù)據(jù)的真實相位或互補相位。在本發(fā)明的一些實施例中，信號4和11在物理上是采用雙向信令協(xié)議的相同電導體。
當相位模式的值為“1”時，輸入數(shù)據(jù)信號4上的“1”在存儲元件2中將存儲為“1”，并且在信號11上將輸出為“1”。然而，當相位模式的值為“0”時，輸入數(shù)據(jù)信號4上的“1”在存儲元件2中將存儲為“0”，并且在信號11上將輸出為“1”。類似地，當相位模式為“1”時，輸入數(shù)據(jù)信號4上的“0”將在存儲元件2中存儲為“0”，并且在信號11上將輸出為“0”。當相位模式為“0”時，輸入數(shù)據(jù)信號4上的“0”在存儲元件2中將存儲為“1”，并且在信號11上將輸出為“0”。產(chǎn)生輸入數(shù)據(jù)信號4上的值的電子系統(tǒng)內的其它邏輯電路(未示出)和使用信號11上的值的其它邏輯電路(未示出)無需知道數(shù)據(jù)的哪個相位存儲在存儲元件2中，除非相位模式值發(fā)生改變而其它邏輯電路仍然需要存儲元件數(shù)據(jù)，在這種情況下，存儲元件數(shù)據(jù)在由其它邏輯電路使用之前必須以相反的相位重寫，后面將對此進行更詳細的描述。
圖2示出本發(fā)明的示例性實施例，輸入相位選擇器1在信號4上接收N個輸入。圖2中的存儲元件2是以根據(jù)相位模式、由輸入相位選擇器1選擇的相位，存儲從信號4接收的N比特數(shù)據(jù)的寄存器。輸出相位選擇器3根據(jù)相位模式，針對存儲在存儲元件2中的N個比特的每一個，選擇存儲數(shù)據(jù)相位。圖2示出耦合于輸入數(shù)據(jù)信號4的控制器16?？刂破?6還耦合于信號11?？刂破?6提供如圖1的討論所示來工作的相位模式和時鐘。在不同實施例中，控制器16是諸如IBM iSeries處理器的處理器、嵌入在半導體芯片上的微控制器、能夠提供存儲器(例如，SRAM或DRAM)測試圖案(Pattern)并且檢查存儲器正確操作的ABIST(陣列內置自測試)控制器?？刂破?6在第一時間周期內驅動相位模式上的第一值，并且在第二時間周期內驅動相位模式上的第二值。以基本上相等的間隔改變相位模式的值確保如果靜態(tài)(即不變)數(shù)據(jù)寫入到圖2的例子中的存儲元件，則該存儲元件2將具有基本上50％的占空因數(shù)。即使間隔相差很大，NBTI所引起的VT偏移相對于100％的占空因數(shù)也將得到改善。
雖然輸入數(shù)據(jù)信號4被示出為來源于控制器16，并且信號11被示出為由控制器16接收，但是在本上下文中，應當理解，控制器16包括輸入數(shù)據(jù)信號4的所有信源和信號11的所有信宿(sink)。本領域的技術人員應當理解，不被直接需要用于控制輸入相位選擇器1和輸出相位選擇器3的邏輯組件可以被認為是處于控制器的外部。例如，如果存儲元件2是SRAM而控制器16是ABIST控制器，則雖然輸入數(shù)據(jù)信號4和信號11為了測試的目的而耦合于控制器16，但是輸入數(shù)據(jù)信號4可以可替換地(如通過復用器)來源于其它邏輯電路，同樣地，信號11將耦合于其它邏輯電路和/或寄存器。在一個實施例中，輸入數(shù)據(jù)信號4來源于不與具體控制相位模式和/或時鐘的邏輯電路相關的邏輯電路。在一個具體實施例中，信號11不耦合于具體控制相位模式和/或時鐘的邏輯電路。然而，如果輸入數(shù)據(jù)信號4和信號11沒有耦合于控制器16，則控制器16不能改變存儲元件2中存儲元件數(shù)據(jù)的相位。如果相位模式改變值而耦合于輸出相位選擇器3的邏輯電路需要存儲在存儲元件2中的存儲元件數(shù)據(jù)，則改變存儲元件2中的存儲元件數(shù)據(jù)的相位是重要的。
圖3是本發(fā)明的一個實施例的方框圖，其中存儲元件2是存儲器陣列，具體是SRAM。DRAM存儲器陣列共享很多公共塊如比特線驅動器、字線驅動器和讀出放大器，并且SRAM僅用于示例性的目的，而并不旨在是限制性的。輸入數(shù)據(jù)信號4X、4Y、4Z是輸入數(shù)據(jù)信號4的各個實例，并且是待存儲在SRAM中的數(shù)據(jù)。輸入相位選擇器1由相位模式控制以選擇輸入數(shù)據(jù)信號4X、4Y、4Z的真實或互補相位，以被驅動為輸入(7XT，7XC)、(7YT，7YC)和(7ZT，7YC)。如圖所示，7XT、7YT和7ZT控制“真實”比特線驅動器PFET；7XC、7YC和7ZC控制“互補”比特線驅動器PFET。假定相位模式為“1”，從而意味著要存儲輸入數(shù)據(jù)(例如，4X)的“真實相位”。當信號4X為“1”時，信號7XT為“0”，從而導致比特線驅動器20X的PFET PT驅動比特線32XT為“1”。(注意，輸入(7XT、7XC)、(7YT，7YC)和(7ZT，7ZC)還由寫入時鐘(未示出)控制，使得除非正在進行寫入否則所有這些輸入保持“高”。換句話說，當不正在進行寫入時，比特線驅動器20X的PT和PC保持關斷，例如不導電。)比特線32XC由NFET(為簡單起見，未示出)驅動(或者先前已驅動)為低。該電壓偏置狀態(tài)下的PFET PT被強迫發(fā)生NBTI所引起的VT偏移，其中其柵極為低電壓，其源極為高，并且其漏極為高(一旦比特線32XT被充電至高)。比特線32XT耦合于“X”列中的所有存儲單元2XA-2XN。
字線驅動器32A-32N接收地址(未示出)和時鐘(未示出)。在接收到唯一于字線驅動器的地址時并且在時鐘有效時，每個字線驅動器升高其各自的字線。例如，當SRAM接收到‘0000’B的地址并且時鐘有效(16字SRAM的4比特地址特性)時，字線驅動器32A升高字線31A。當字線31A升高時，NFET N3和N4導通。繼續(xù)比特線32XT為“1”而32XC為“0”的例子，N3升高PFET P1和NFET N1的公共漏極節(jié)點；N4拉低PFET P2和NFET N2的公共漏極節(jié)點，從而將“1”寫入到存儲元件2XA中。只要“1”保持在存儲元件2XA中，則PFET P1就處于強迫NBTI所引起的VT偏移的電壓偏置狀態(tài)。P2的柵極處于高電壓，源極處于高電壓，且漏極處于低電壓，它不處于強迫NBTI所引起的VT偏移的電壓偏置狀態(tài)。在本例中所述的電壓狀態(tài)中，存儲單元2XA的PFET P2和比特線驅動器20X的PFET PC趨向于從任何NBTI所引起的VT偏移恢復；比特線驅動器20x的PFET PT和存儲單元2XA的PFET P1處于強迫(導致)NBTI所引起的VT偏移的電壓偏置。在諸如計算機處理器的電子系統(tǒng)中，很多存儲單元被頻繁地寫入，有時是以“1”數(shù)據(jù)，而有時又是以“0”數(shù)據(jù)，因此具有相當“接近”于50％的占空因數(shù)，并且NBTI所引起的VT偏移對于該存儲單元通常是可接受的。然而，其它存儲單元被寫入以幾乎完全靜態(tài)的數(shù)據(jù)，例如如果有的話也只是很少變化的操作系統(tǒng)代碼，即使當發(fā)生系統(tǒng)重啟時也是如此。該存儲單元中的PFET(與比特線驅動器和字線驅動器相關的PFET)具有因NBTI所引起的VT偏移而嚴重惡化的性能。典型地，存儲器陣列以升高的電壓和/或升高的溫度被測試和/或“燒入”。升高的電壓和升高的溫度加速NBTI所引起的VT偏移。ABIST(陣列內置自測試)圖案施加于該測試和“燒入”過程的期間。雖然所提供的圖案旨在發(fā)現(xiàn)存儲器陣列中的缺陷，但是不保證在任何地方都將接近50％的占空因數(shù)施加于存儲元件的存儲器陣列實施例中的任何比特線、字線或存儲單元。控制器16(圖3中未示出)如后所述周期性地改變相位模式的值，從而對于在正常情況下具有靜態(tài)數(shù)據(jù)或者具有大大不同于50％占空因數(shù)的ABIST所產(chǎn)生的數(shù)據(jù)的存儲器陣列中的所有PFET，提供更接近于50％的占空因數(shù)。
圖3示出比特線驅動器20X的細節(jié)；比特線驅動器20Y和20Z具有類似的構造。圖3示出存儲單元20XA的細節(jié)；存儲單元2YA和2ZA是具有相同于存儲單元20XA的構造的存儲單元，并且存儲同一字(即，字A，由字線31A激活(enable))中的其它存儲數(shù)據(jù)。存儲單元2XN、2YN和2ZN為類似的存儲單元，存儲耦合于字線31N的字N中的存儲數(shù)據(jù)。讀出放大器21X、21Y和21Z在存儲元件2的讀取期間分別讀出比特線(32XT，32XC)、(32YT，32YC)以及(32ZT，32ZC)。讀出放大器21X、21Y和21Z分別輸出信號(8XT，8XC)、(8YT，8YC)以及(8ZT，8ZC)互補信號對。
輸出相位選擇器3驅動表示為11X、11Y、11Z的信號11的各個實例，其代表(8XT，8XC)、(8YT，8YC)以及(8ZT，8ZC)互補對的真實或反相邏輯值，即如前面關于圖1的輸出相位選擇器3所述的由相位模式控制的真實或反相相位選擇。
圖4更詳細地示出控制器16?？刂破?6包含(或者耦合于)相位模式切換觸發(fā)器17，其識別要改變相位模式值的時間。在一個實施例中，每次重啟電子系統(tǒng)時改變相位模式。與控制器16通信的操作系統(tǒng)14向相位模式切換觸發(fā)器17通知重啟。相位模式切換觸發(fā)器17通過將相位模式從第一值變至第二值來響應，例如從邏輯“1”變至邏輯“0”。電子系統(tǒng)的重啟不總是以相等的間隔發(fā)生，并且本發(fā)明的實施例支持即使發(fā)生重啟，除非過去了預定時間，否則也禁止相位模式改變。有時，電子系統(tǒng)可能被重啟，并且工作數(shù)天、數(shù)星期或者甚至是數(shù)月，而當隨后重啟時，電子系統(tǒng)僅工作數(shù)分鐘之后就又再次重啟。在一個實施例中，相位模式切換觸發(fā)器17耦合于非易失性存儲裝置15。非易失性存儲裝置15在不同實施例中為磁盤、閃存、可寫光盤或鐵磁存儲器?？梢钥紤]任何形式的非易失性存儲裝置。在一個實施例中，當重啟時，控制器16寫入重啟時間(由操作系統(tǒng)或其它適當時間源提供)，以及可選的，相位模式的當前值。應當理解，控制器寫入重啟時間只是示例性實施例，并且在其它實施例中，電子系統(tǒng)的其它部分也可以寫入重啟時間，以及可選的，相位模式的當前值。當隨后重啟時，相位模式切換觸發(fā)器17讀取非易失性存儲裝置15，比較當前時間與先前重啟時間，并且如果所過去的時間小于預定時間間隔，則相位模式切換觸發(fā)器17不改變相位模式。如果所過去的時間大于預定時間間隔，則相位模式切換觸發(fā)器17改變相位模式。例如，假定預定時間間隔為一個月。如果在該月內五次重啟電子系統(tǒng)，則在這五次重啟的任一次中都不改變相位模式。然而，在該月這一長預定時間間隔過去之后發(fā)生的第一次重啟時，將改變相位模式。預定時間通過考慮所期望的系統(tǒng)使用特性如溫度、重啟之間的時間以及在給定技術下NBTI所引起的VT偏移累積的快慢程度來確定。在NBTI所引起的VT偏移累積較快的狀態(tài)或技術處理下，使用較短的預定時間間隔值。
一些電子系統(tǒng)幾乎從不重啟，并且持續(xù)工作較長一段時間可能是很多年。在圖4所示的示例性實施例中，控制器16包含(或耦合于)定時器13。相位模式切換觸發(fā)器17耦合于定時器13，并且以預定時間間隔改變相位模式。當在重啟以外的時候改變相位模式時，控制器16不得不采取特殊操作，因為一些存儲元件2將包含較早以第一相位模式值寫入但不正確地以第二相位模式值讀取的存儲元件數(shù)據(jù)。(存儲元件2以及輸入相位選擇器1和輸出相位選擇器3的若干示例性實施例已在前面給出)。為了適應該特殊操作要求，相位切換邏輯電路18在改變相位模式之前使用信號11從相關輸出相位選擇器3讀取所有這樣的存儲元件數(shù)據(jù)，并且在改變相位模式之前、在輸入數(shù)據(jù)信號4上將相反相位的數(shù)據(jù)重新寫入到存儲元件2的相關輸入相位選擇器1。在很多實施例中，將相反相位的數(shù)據(jù)重新寫入到存儲元件2中的過程不能“立刻”完成。例如，如果存儲元件2是SRAM或DRAM，則控制器16必須順序讀出每個字，并且將每個字寫入回到SRAM或DRAM中。本發(fā)明考慮該時間復用(time multiplexing)以改變存儲元件數(shù)據(jù)的相位。在另一個實施例(未示出)中，存儲元件2能夠在反相(或反轉)輸出的控制下反相其自己的數(shù)據(jù)。在該實施例中，控制器18不需要輸入11和輸出4，而是簡單地將反相信號發(fā)送到在使用之前必須使其存儲數(shù)據(jù)反相的所有存儲元件2。由依賴于存儲元件數(shù)據(jù)的其它邏輯電路的使用在反相存儲元件數(shù)據(jù)的這一過程期間必須被禁止。禁止使用來自存儲元件的數(shù)據(jù)是公知的，并且例如在DRAM刷新操作期間是常用的。較短的預定時間間隔將確保占空因數(shù)更接近于50％。例如，極短的預定時間間隔將確保占空因數(shù)非常接近于50％。但是代價是當存儲元件2中的存儲元件數(shù)據(jù)被反相的時候頻繁地中斷電子系統(tǒng)，在此期間，需要存儲元件數(shù)據(jù)的邏輯電路等待發(fā)生反相。這將類似于具有極短數(shù)據(jù)保持的DRAM，因此需要非常頻繁的刷新，在此期間，邏輯電路必須等待每次刷新的完成。預定時間間隔的持續(xù)時間的考慮因素包括在給定技術下發(fā)生NBTI所引起的VT偏移的速率、電子系統(tǒng)工作的溫度、電子系統(tǒng)工作的電壓以及可以容忍的NBTI所引起的VT偏移的數(shù)量。
在如圖3所示存儲元件2是存儲器陣列的實施例中，ABIST圖案如圖5所示被施加?？刂破?6是作為ABIST控制器的控制器16的實施例。輸入數(shù)據(jù)信號4將來自控制器16的數(shù)據(jù)耦合于輸入相位選擇器1。輸入相位選擇器1由相位模式控制，以選擇數(shù)據(jù)信號4中每個輸入數(shù)據(jù)信號的真實或反相相位。存儲元件2是存儲器陣列，例如圖3所示的存儲元件2。輸出8和9是被驅動出存儲元件2的真實和互補信號，如信號(見圖3)8XT、8YT和8ZT以及互補信號8XC、8YC和8YC。輸出相位選擇器3選擇輸出8和9的相位以在信號11上輸出。信號11耦合回到控制器16(并且還可以耦合于其它邏輯電路，未示出)。另外，控制器16提供地址圖案和時鐘到存儲元件2?？刂破髦械南辔荒Ｊ角袚Q觸發(fā)器17周期性地改變相位模式，以確保存儲在存儲元件2的每個存儲單元中的數(shù)據(jù)的改善占空因數(shù)。在一個實施例中，當控制器16開始設計為檢測存儲元件2中的缺陷的一組ABIST圖案(即數(shù)據(jù)和地址圖案)時，相位模式切換觸發(fā)器17改變相位模式。如果該組ABIST圖案被施加兩次，則在第一次施加ABIST圖案期間，相位模式將具有第一值，而在第二次施加ABIST圖案期間，相位模式將具有第二值，從而保證50％的占空因數(shù)。如果該組ABIST圖案被施加三次，則在第一和第三次施加ABIST圖案的期間，相位模式將具有第一值，而在第二次施加ABIST圖案期間，相位模式將具有第二值，從而保證66.7％的占空因數(shù)(其中相位模式的第一值有效)。在第二實施例中，當控制器16結束設計為檢測存儲元件2中的缺陷的一組圖案時，相位模式切換觸發(fā)器17改變相位模式。在第三實施例中，在設計為檢測存儲元件2中的缺陷的一組圖案的預定施加次數(shù)的開始(或結束)時改變相位模式。依賴于施加ABIST圖案的次數(shù)，將產(chǎn)生各種占空因數(shù)。例如，如果在該組ABIST圖案的每第四次施加的開始時改變相位模式，但是該組ABIST圖案僅被施加五次，則相位模式在該組ABIST圖案的前四次施加期間將具有第一值，而在該ABIST圖案集的第五次施加期間將具有第二值，因此保證80％占空因數(shù)(其中，第一相位模式值有效)。本發(fā)明可以考慮假定在改變相位模式之前多次施加ABIST圖案集以及選擇該ABIST圖案集的施加次數(shù)的任何占空因數(shù)。在另一個實施例中，如果如定時器17所指示過去了預定時間周期，則在設計成檢測存儲元件2中的缺陷的該組圖案的一次或多次施加的開始(或結束)時改變相位模式。
圖6A示出降低諸如但不限于圖3所示的SRAM存儲元件2的存儲元件的存儲器陣列實施例中NBTI所引起的VT偏移的字線驅動器32的實施例。圖6B示出在圖6A中的各節(jié)點上的波形。沒有對存儲器陣列存儲元件的構造的顯著改變，則存儲器陣列存儲元件中的字線不能被反相。在圖3的示例性存儲器陣列存儲元件2中，字線31A-31N在對應于該字線的地址輸入到存儲元件并且時鐘有效時升高。字線驅動器32A-32N中的PFET必須升高所尋址的字線。當字線為高時，該PFET將經(jīng)歷NBTI所引起的VT偏移。在存儲器陣列存儲元件的正常操作期間以及ABIST期間，一些字線將大大高于其它字線。圖6A的字線驅動器32具有譯碼器44，其接收地址(未示出)和時鐘(未示出)，并且當字線31需要拉高時使信號40下降。包括反相延遲器42和或門43的脈沖發(fā)生器電路提供在信號41上耦合于大型PFET PL的柵極的脈沖。應當理解，脈沖發(fā)生器的其它實施例同樣適合。PL能夠在所需時間內將字線31驅動至高電平。當信號40下降時在信號41上產(chǎn)生的脈沖足以確保PL將字線31充電至所需電壓。在由反相延遲器42提供的延遲之后，或門43使信號41升高，從而結束脈沖，并且關斷PL，從而結束PL處于NBTI所引起的VT偏移應力狀態(tài)的時間。當信號40處于低電壓時，小型PFET PS導通。PS只需大到足以從字線31提供泄漏電流。當信號40為高時，NFET NL導通；從而將字線31放電至低電壓。
圖6B示出字線驅動器32的操作。V40是信號40的電壓波形；V45是信號45的電壓波形(反相延遲器42的輸出)；V41是信號41的電壓波形；V31是字線31的電壓波形。V40在時間TA下降，從而使或門43通過拉低信號41來響應，從而導通PL，這將拉高字線31(V31)。在反相延遲器42的延遲T之后，V45在時間TB升高(反相延遲器42是在其輸出端以楔形表示的反相塊)；或門43通過升高信號41并且關斷PL來響應。PS從信號40下降的時間到信號40上升的時間導通。在時間TC，信號40升高，從而關斷PS并導通NL，這將拉低字線31。NBTI所引起的PS的VT偏移不是關鍵性的，因為PS不主要負責驅動字線31為高，PS的VT偏移不顯著惡化存儲器陣列存儲元件2或存儲器陣列存儲元件的其它實施例的性能或可靠性。每次字線31為高時，PL僅在相對較短周期內處于強迫NBTI所引起的VT偏移的電壓偏置狀態(tài)。
圖6C示出具有下降的NBTI所引起的VT偏移的字線驅動器32的第二實施例。字線驅動器32包括當字線31被尋址(地址線未示出)和時鐘(未示出)有效時驅動信號40L為低的譯碼器44。信號40L耦合于或門48和49的第一輸入。或門48的第二輸入耦合于相位模式。由反相器47產(chǎn)生的相位模式的反相副本由信號46耦合于或門49的第二輸入。當相位模式為“0”且40L為低(即“0”)時，或門48驅動信號50為低，從而導通PFET PL2。當PL2被開啟并導通時，PL2驅動字線31為高。當相位模式為“0”時，相位模式的反相副本，即信號48使或門49驅動信號51為高，從而保持PL1不處于NBTI所引起的VT偏移電壓應力狀態(tài)。然而，當相位模式為“1”時，以類似于上述的方式，當信號40L為低時，PL1驅動字線31為高。當相位模式為“1”時，PL2保持不處于NBTI所引起的VT偏移電壓應力狀態(tài)。雖然相位模式被示出為單個信號，但是在另一個實施例中(未示出)中，相位模式包括多于一個信號，并且使用傳統(tǒng)布爾邏輯電路來將NBTI所引起的VT偏移電壓應力狀態(tài)分散在多于示出為圖6C中的PL1和PL2的兩個PFET器件之間。例如，如果使用兩個相位模式信號，則可以選擇四個PFET器件之一來驅動字線31為高。
作為存儲器陣列如SRAM和DRAM的存儲元件2經(jīng)常設計成當不正在執(zhí)行讀取或寫入操作時，也就是，當存儲元件不由存儲元件選擇信號選擇時，讓所有比特線(例如，32XT、32XC)為“高”。使用附加上拉型(pull-up)FET(PFET)來驅動比特線的兩個相位為高。
圖6D示出具有減輕大型PFET器件P5和P6中NBTI所引起的VT偏移的恢復功能70的比特線驅動器20X的實施例。當選擇55變得無效(即進入“低”電壓)時，P5和P6對真實相位和互補相位比特線(即32XT和32XC)快速充電至高電壓(即電壓電源，通常稱作Vdd)。當選擇55變得無效時，類似于包括圖6A中的反相延遲器42和或門43的脈沖發(fā)生器的脈沖發(fā)生器57(或者另外的脈沖發(fā)生器)產(chǎn)生預定脈沖寬度的負脈沖。預定脈沖寬度設計成足以保證P5和P6可以分別驅動比特線32XT和32XC為高。雖然選擇55典型地在長時間周期內為“低”，但是每次選擇55變?yōu)闊o效時，P5和P6僅在短時間周期(即，脈沖發(fā)生器57的脈沖寬度)內被置于NBTI所引起所VT偏移電壓應力中。為了當選擇無效時保持比特線32XT和32XC為“高”，則每當選擇55無效時，小型PFET P3和P4導通。P3和P4只需大到足以分別從比特線32XT和32XC提供任何泄漏電流。P3和P4對比特線32XT和32XC的充電不做主要貢獻，因此，P3和P4中NBTI所引起的VT偏移不是問題。
圖6E示出具有恢復功能70的不同實施例的比特線驅動器20X的實施例。圖6E的恢復功能70接收相位模式。當相位模式的值為“1”時，反相器58驅動“0”至或門73的第一輸入，這將在信號62上將選擇55(耦合于或門73的第二輸入)傳到大型PFET PY和PZ。PY和PZ大得足以在所需時間內驅動比特線32XT和32XC為高。然而，當選擇無效且相位模式為“1”時，PY和PZ處于NBTI所引起的VT偏移電壓應力狀態(tài)。在此期間，PW和PX均使其柵極電壓為“高”，因此不處于NBTI所引起的VT偏移電壓應力中。如前所述，當發(fā)生預先指定的事件時，相位模式由相位模式切換觸發(fā)器17改變。當相位模式改變(例如，在本段落的例子中從“1”到“0”)時，大型PFET PW和PX驅動比特線32XT和32XC為高，并且當選擇55無效時，保持它們?yōu)楦摺．擯W和PX有效時，它們處于NBTI所引起的VT偏移電壓應力中，但是PY和PZ不處于這種應力中。換句話說，PW和PY形成第一多個FET，其中每一個均能夠在所需恢復時間內對比特線32XT充電。相位模式控制當選擇55變?yōu)闊o效時是否將接通PW或PY。類似地，PX和PZ形成第二多個FET，其中每一個均能夠在所需恢復時間內對比特線32XC充電。相位模式控制當選擇55變?yōu)闊o效時是否將接通PX或PZ。本實施例示出NBTI所引起的VT偏移電壓應力時間在兩組PFET之間劃分(即，第一組內的PY和PZ，以及第二組內的PW和PX)。在相位模式具有多于單個信號的本發(fā)明實施例中，可以考慮多于兩組。
作為存儲器陣列的很多存儲元件2，如SRAM和DRAM，還具有當不選擇存儲元件時、通過FET將真實和互補比特線連接在一起的均衡功能。該均衡功能用來確保兩個比特線都處于基本上相同的電壓。均衡器功能的第二目的是提供并聯(lián)導電路徑，用于在選擇變?yōu)闊o效之前在讀取或寫入期間對已被驅動為低的比特線進行充電。
圖6F示出具有圖6D所示的恢復功能70的相同實施例、并且還具有適于高效地與恢復功能70一起使用的均衡功能71的實施例的比特線驅動器20X的實施例。如上所述，當選擇55變?yōu)闊o效時，信號56在預定脈沖寬度內被脈沖發(fā)生器57驅動為低。當信號56為低時，大型均衡PFET P8導通，從而在比特線32XT和比特線32XC之間產(chǎn)生低阻抗路徑。假定比特線32XT由于寫入(或讀取)而已經(jīng)為“0”。只要P8導通(即，當信號56為“0”時)，32XT就由與P8和P6的串聯(lián)組合并聯(lián)的P5充電。小型均衡PFETP7在比特線32XT和32XC之間提供較高阻抗路徑，并且只要選擇55為“0”，就保持較高阻抗路徑。P7在存儲元件中是可選的，其中，耦合于P3、P4、P5和P6的源極的Vdd電源電壓可以在每個源極上保持基本上相同的電壓(即電源電壓分布下降不顯著)。
圖6G示出具有如圖6E所示且上面所述的恢復功能70的實施例、以及適于高效地與恢復功能70的所示實施例一起使用的均衡功能71的實施例的比特線驅動器20X的實施例。P9是適于當選擇55下降至“0”時幫助PY(通過P9和PZ的串聯(lián)充電路徑)對比特線32XT充電的第一均衡PFET。當相位模式的值為“1”并且選擇55為“0”時，P9、PY和PZ全都導通。如果比特線32XT在選擇變?yōu)闊o效之前已為“0”，則比特線32XT由與P9和PZ的串聯(lián)組合并聯(lián)的PY充電。每當相位模式為“1”并且選擇55為“0”時，P9將處于NBTI所引起的VT應力電壓狀態(tài)；然而，第二均衡PFET PA(類似于PFET PW和PX)將使其柵極處于“1”，因此不被強迫。當相位模式為“0”時，PA在比特線32XT和32XC之間形成低阻抗連接，并且以類似于結合PY和PZ工作的P9的方式、結合PW和PX工作。如同在關于圖6E的討論中，如果相位模式具有多比特，則NBTI所引起的VT偏移應力電壓可以由多于兩個均衡PFET P9和PA分擔。
圖7示出本發(fā)明的方法實施例。在步驟102，選擇相位模式值。相位模式的初始值可以隨機選擇或者設計到電子系統(tǒng)中。在步驟104，相位模式值施加于半導體芯片上邏輯電路的一個或多個輸入相位選擇塊、以及半導體芯片上邏輯電路的一個或多個輸出相位選擇塊。相位模式值確定是“真實”還是“互補”數(shù)據(jù)存儲在半導體芯片上的一個或多個相關存儲元件中。在步驟106，電子系統(tǒng)工作，其中將數(shù)據(jù)寫入到半導體芯片上的一個或多個存儲元件以及從其讀取數(shù)據(jù)。然而，相位模式切換觸發(fā)器等待如下事件重啟；自從前一重啟以來至少預定時間間隔之后的重啟；預定時間間隔的過去；ABIST圖案集的開始或完成；ABIST圖案集的預定次數(shù)施加的開始或完成；ABIST圖案集的一次或多次施加的開始或完成以及預定時間間隔的過去。當檢測到一個或多個這樣的事件時，相位模式切換觸發(fā)器激活，從而將控制傳到塊107。如果電子系統(tǒng)中的邏輯電路需要存儲元件數(shù)據(jù)的當前相位，則控制傳到塊108；否則，控制從塊107傳到塊110。其中當一個或多個存儲元件包含電子系統(tǒng)上的邏輯電路所需的存儲數(shù)據(jù)時相位模式切換觸發(fā)器激活的電子系統(tǒng)中需要塊108。如果這樣，塊108改變具有輸入相位選擇器和輸出相位選擇器的所有存儲元件中的相位。如前所述，不是所有存儲元件數(shù)據(jù)需要同時進行相位改變。具體地說，一些存儲元件如SRAM或DRAM以時間復用的方式占用多個循環(huán)，以改變每個比特(或比特組)的相位。如果相位模式切換觸發(fā)器僅在重啟時觸發(fā)，則不需要塊107和108，因為一個或多個存儲元件中的存儲數(shù)據(jù)在重啟之后將被重寫。在塊110中，改變相位模式值，并且控制傳到步驟104，其中將新相位模式值施加于所有輸入相位選擇器和所有輸出相位選擇器。在如圖6C所示且上面所述的本發(fā)明的一些實施例中，相位模式還用于存儲元件中，以減輕字線驅動器中NBTI所引起的VT偏移。
電子系統(tǒng)以具有第一值的相位模式工作的時間是電子系統(tǒng)處于第一狀態(tài)的時間，其中由相位模式控制的存儲元件存儲第一相位的數(shù)據(jù)(例如，“真實”數(shù)據(jù))。電子系統(tǒng)以具有第二值的相位模式工作的時間是電子系統(tǒng)處于第二狀態(tài)的時間，其中由相位模式控制的存儲元件存儲第二相位的數(shù)據(jù)(例如，“互補”狀態(tài))。該方法確保，在NBTI所引起的VT偏移顯著的時間周期內，電子系統(tǒng)的總工作時間的至少第一部分在第一狀態(tài)中花費，從而累積電子系統(tǒng)處于第一狀態(tài)的第一總時間；并且還確保，電子系統(tǒng)的總工作時間的至少第二部分在第二狀態(tài)中花費，從而累積電子系統(tǒng)處于第二狀態(tài)的第二總時間。
在本發(fā)明的實施例中，上述方法使第一總時間類似于第二總時間。例如，當控制器為ABIST控制器、并且激活相位模式切換觸發(fā)器的事件是該組ABIST圖案的開始時，如果該組ABIST圖案被執(zhí)行偶數(shù)次，則第一總時間將實際上相等于第二總時間(假定該組ABIST圖案以相同速度重復并且不出現(xiàn)“等待時間”)。如果該組ABIST圖案被執(zhí)行奇數(shù)次，比方說51次，則在該組ABIST圖案的26次執(zhí)行期間，電子系統(tǒng)將處于第一狀態(tài)，并且在該組ABIST圖案的25次執(zhí)行期間，電子系統(tǒng)將處于第二狀態(tài)，并且第一總時間和第二總時間僅相差輕微。如果激活相位模式切換觸發(fā)器的事件是一個月激活一次相位模式切換觸發(fā)器的定時器，則第一總時間和第二總時間將決不相差多于一個月。即使第一總時間兩倍或者甚至四倍于第二總時間，與全部時間都處于一個狀態(tài)(即，存儲元件總是存儲相同相位的存儲元件數(shù)據(jù))相比也實現(xiàn)NBTI所引起的VT偏移的顯著改善。本發(fā)明考慮通過上述方法實現(xiàn)的任何占空因數(shù)的改善。
雖然前文針對本發(fā)明的多個實施例，但是在不脫離本發(fā)明的基本范圍的情況下可以設計本發(fā)明的其它和另外實施例，并且本發(fā)明的范圍由所附權利要求確定。
權利要求
1.一種減少用于電子系統(tǒng)中的場效應晶體管中偏置溫度不穩(wěn)定性所引起的閾值電壓偏移的方法，包括以下順序步驟將相位模式設置為第一值；使用相位模式的第一值來選擇輸入數(shù)據(jù)信號的第一相位，以存儲到存儲元件中；使用相位模式的第一值來選擇存儲元件數(shù)據(jù)的第一相位作為輸出數(shù)據(jù)；激活相位模式切換觸發(fā)器；響應于相位模式切換觸發(fā)器激活，將相位模式改變至第二值；使用相位模式的第二值來選擇輸入數(shù)據(jù)信號的第二相位，以存儲到存儲元件中；以及使用第二值相位模式來選擇存儲元件數(shù)據(jù)的第二相位作為輸出數(shù)據(jù)。
2.如權利要求1所述的方法，其特征在于，激活相位模式切換觸發(fā)器發(fā)生在發(fā)生電子系統(tǒng)的重啟時。
3.如權利要求2所述的方法，在激活相位模式切換觸發(fā)器之后，還包括以下順序步驟從非易失性存儲裝置讀取前一相位模式值；將相位模式值設置成不同于前一相位模式值；以及將非易失性存儲裝置中的前一相位模式值更新成在前一步驟中設置的相位模式值。
4.如權利要求3所述的方法，其特征在于，激活相位模式切換觸發(fā)器的步驟還包括以下步驟從非易失性存儲裝置讀取前一重啟時間；確定當前時間與前一重啟時間之間所過去的時間；如果所過去時間大于預定間隔，則執(zhí)行以下步驟激活相位模式切換觸發(fā)器；以及在非易失性存儲裝置中以當前時間更新前一重啟時間；如果所過去的時間小于預定間隔，則執(zhí)行禁止激活相位模式切換觸發(fā)器的步驟。
5.如權利要求1所述的方法，其特征在于，當一組陣列內置自測試圖案開始時，發(fā)生激活相位模式切換觸發(fā)器的步驟。
6.如權利要求1所述的方法，其特征在于，在完成一組或多組陣列內置自測試圖案的施加時，發(fā)生激活相位模式切換觸發(fā)器的步驟。
7.如權利要求1所述的方法，其特征在于，當一組陣列內置自測試圖案開始、并且自從前一組陣列內置自測試圖案組開始以來已經(jīng)過去了預定時間間隔時，發(fā)生激活相位模式切換觸發(fā)器的步驟。
8.如權利要求1所述的方法，其特征在于，在完成施加一組或多組陣列內置自測試圖案并且自從前一組陣列內置自測試圖案完成以來過去了預定時間間隔時，發(fā)生激活相位模式切換觸發(fā)器的步驟。
9.如權利要求1所述的方法，其特征在于當自從發(fā)生前一相位模式切換觸發(fā)器以來過去了預定時間周期時，發(fā)生激活相位模式切換觸發(fā)器的步驟。
10.如權利要求9所述的方法，其特征在于，在響應相位模式切換觸發(fā)器改變相位模式之前，在相位上改變特定存儲元件的存儲元件數(shù)據(jù)。
11.如權利要求10所述的方法，其特征在于，存儲元件數(shù)據(jù)包括多個數(shù)據(jù)比特，并且存儲元件數(shù)據(jù)的相位改變以時間復用的方式完成。
12.如權利要求10所述的方法，其特征在于，在相位模式值改變之后直到特定存儲元件的存儲元件數(shù)據(jù)被反相之后，禁止使用該特定存儲元件的輸出數(shù)據(jù)。
13.如權利要求1所述的方法，其特征在于，場效應晶體管是P溝道場效應晶體管，并且偏置溫度不穩(wěn)定性是負偏置溫度不穩(wěn)定性。
14.如權利要求1所述的方法，其特征在于，場效應晶體管是N溝道場效應晶體管，并且偏置溫度不穩(wěn)定性是正偏置溫度不穩(wěn)定性。
15.一種電子系統(tǒng)，包括控制器，具有時鐘輸出和相位模式輸出；輸入相位選擇器，耦合于輸入數(shù)據(jù)信號，其輸入耦合于相位模式，并且具有輸入相位選擇器輸出，該輸入相位選擇器輸出為由相位模式選擇的輸入數(shù)據(jù)信號的真實或互補邏輯值；存儲元件，具有耦合于輸入相位選擇器輸出的數(shù)據(jù)輸入、時鐘輸入和存儲元件輸出，該時鐘輸入能夠鎖存輸入到存儲元件中的數(shù)據(jù)；輸出相位選擇器，具有耦合于存儲元件輸出的輸入、耦合于相位模式的輸入，并且具有輸出相位選擇器輸出，該輸出相位選擇器輸出是由相位模式確定的存儲元件數(shù)據(jù)的真實或互補相位。
16.如權利要求15所述的電子系統(tǒng)，其特征在于，所述存儲元件是具有M行存儲單元、N列存儲單元的存儲器陣列。
17.如權利要求16所述的電子系統(tǒng)，所述存儲元件還包括比特線驅動器，其具有耦合于輸入相位選擇器的輸入和耦合于N列存儲單元的一列中每一個存儲單元的比特線輸入的比特線輸出。
18.如權利要求17所述的電子系統(tǒng)，所述存儲元件還包括耦合于比特線輸出的讀出放大器，該讀出放大器適于在讀取操作期間讀出存儲單元內容。
19.如權利要求18所述的電子系統(tǒng)，所述存儲元件還包括字線驅動器，其具有一個或多個耦合于存儲器陣列的地址輸入的輸入，以及耦合于存儲器陣列的M行之一中每一個存儲單元的字線輸入的字線輸出。
20.如權利要求19所述的電子系統(tǒng)，所述字線驅動器還包括譯碼器，具有耦合于地址輸入的輸入、耦合于時鐘的輸入和譯碼器輸出；耦合于相位模式的輸入；第一P溝道場效應晶體管，其源極耦合于第一電壓電源，其漏極耦合于字線輸出，當相位模式具有第一值并且譯碼器輸出有效時，第一P溝道場效應晶體管驅動字線輸出為高；以及第二P溝道場效應晶體管，其源極耦合于第一電壓電源，而其漏極耦合于字線輸出，當相位模式具有第二值并且譯碼器輸出有效時，第二P溝道場效應晶體管驅動字線輸出為高。
21.如權利要求19所述的電子系統(tǒng)，所述字線驅動器還包括譯碼器，具有耦合于地址輸入的輸入，耦合于線時鐘的輸入，以及譯碼器輸出；大型場效應晶體管，其漏極耦合于字線，而其源極耦合于第一電壓電源；脈沖發(fā)生器，具有耦合于譯碼器輸出的輸入，以及耦合于大型場效應晶體管的柵極的輸出，該脈沖發(fā)生器響應于長得足以使大型場效應晶體管將字線基本上充電至第一電源電壓的譯碼器輸出的轉變而產(chǎn)生脈沖；小型場效應晶體管，其漏極耦合于字線，其源極耦合于電壓電源，而其柵極耦合于譯碼器輸出，該小型場效應晶體管能夠將字線保持基本上處于電源電壓；類型與大型場效應晶體管和小型場效應晶體管相反的放電場效應晶體管，其柵極耦合于譯碼器輸出，其漏極耦合于字線，而其源極耦合于第二電源。
22.如權利要求16所述的電子系統(tǒng)，所述存儲元件還包括恢復功能，包括耦合于選擇信號的輸入，該選擇信號在存儲元件被選擇時有效，而在存儲元件未被選擇時無效；第一小型場效應晶體管，其柵極耦合于選擇信號，其源極耦合于電壓電源，而其漏極耦合于真實相位比特線；第二小型場效應晶體管，其柵極耦合于選擇信號，其源極耦合于電壓電源，并且其漏極耦合于互補相位比特線；第一大型場效應晶體管，具有耦合于電壓電源的源極，耦合于真實相位比特線的漏極，以及第一柵極；第二大型場效應晶體管，具有耦合于電壓電源的源極，耦合于互補相位比特線的漏極，以及第二柵極；以及脈沖發(fā)生器，具有耦合于選擇信號的輸入以及耦合于第一柵極和第二柵極的輸出，脈沖發(fā)生器通過輸出脈沖來響應選擇信號上的轉變，該脈沖具有適于將每個大型場效應晶體管導通足夠長以對耦合于第一或第二大型場效應晶體管的漏極的比特線充電的脈沖寬度。
23.如權利要求22所述的電子系統(tǒng)，所述比特線驅動器還包括小型均衡場效應晶體管，其源極耦合于真實比特線，其漏極耦合于互補比特線，而其柵極耦合于選擇信號；以及大型均衡場效應晶體管，其源極耦合于真實比特線，其漏極耦合于脈沖發(fā)生器的輸出。
24.如權利要求16所述的電子系統(tǒng)，所述比特線驅動器還包括恢復功能，具有相位模式輸入和選擇信號輸入，該恢復功能還包括第一多個場效應晶體管，其漏極耦合于真實相位比特線，而其源極耦合于電壓電源；以及第二多個場效應晶體管，其漏極耦合于互補相位比特線，而其源極耦合于電壓電源；其中當選擇信號變?yōu)闊o效時，相位模式輸入值確定第一多個場效應晶體管中的第一特定場效應晶體管，以及第二多個場效應晶體管中的第二特定場效應晶體管。
25.如權利要求24所述的電子系統(tǒng)，所述比特線驅動器還包括均衡功能，該均衡功能還包括第一均衡場效應晶體管，其源極耦合于真實相位比特線，而其漏極耦合于互補相位比特線；以及第二均衡場效應晶體管，其源極耦合于真實相位比特線，而其漏極耦合于互補相位比特線；其中當相位模式具有第一相位模式值并且選擇信號無效時，導通第一均衡場效應晶體管，并且其中當相位模式具有第二相位模式值并且選擇信號無效時，導通第二均衡場效應晶體管。
26.如權利要求15所述的電子系統(tǒng)，所述控制器還包括相位模式切換觸發(fā)器，能夠將相位模式從第一值切換到第二值。
27.如權利要求26所述的電子系統(tǒng)，還包括耦合于相位模式切換觸發(fā)器的定時器，相位模式切換觸發(fā)器能夠使用來自定時器的定時信息，以預定時間間隔將相位模式從第一值切換到第二值。
28.如權利要求26所述的電子系統(tǒng)，所述相位模式切換觸發(fā)器與操作系統(tǒng)通信，所述操作系統(tǒng)向相位模式切換觸發(fā)器通知電子系統(tǒng)的重啟。
29.如權利要求26所述的電子系統(tǒng)，當操作系統(tǒng)通知電子系統(tǒng)的重啟時，所述相位模式切換觸發(fā)器激活。
30.如權利要求26所述的電子系統(tǒng)，所述相位模式切換觸發(fā)器耦合于其上寫入有重啟時間的非易失性存儲裝置，如果自從前一次重啟已經(jīng)過去了預定時間，操作系統(tǒng)通知電子系統(tǒng)的重啟，該相位模式切換觸發(fā)器激活。
31.一種用于減少電子系統(tǒng)的存儲元件中偏置溫度不穩(wěn)定性所引起的閾值電壓偏移的方法，包括以下步驟在第一狀態(tài)期間將存儲元件數(shù)據(jù)作為真實相位進行存儲；在第二狀態(tài)期間將存儲元件數(shù)據(jù)作為互補相位進行存儲；確保電子系統(tǒng)在第一狀態(tài)花費總工作時間的至少第一部分，在第一狀態(tài)下累積第一總時間；以及確保電子系統(tǒng)在第二狀態(tài)花費總工作時間的至少第二部分，在第二狀態(tài)下累積第二總時間。
32.如權利要求31所述的方法，還包括以下步驟使第一總時間基本上等于第二總時間。
33.如權利要求31所述的方法，還包括以下步驟使第一總時間不大于第二總時間的兩倍。
34.如權利要求31所述的方法，還包括以下步驟使第一總時間不大于第二總時間的四倍。
35.如權利要求31所述的方法，還包括以下步驟使第一總時間不大于第二總時間的十倍。
36.如權利要求31所述的方法，其特征在于，確保電子系統(tǒng)在第一狀態(tài)花費總工作時間的至少第一部分以及確保電子系統(tǒng)在第二狀態(tài)花費總工作時間的至少第二部分的步驟還包括以下步驟當發(fā)生預定事件時，將狀態(tài)從第一狀態(tài)變至第二狀態(tài)或者從第二狀態(tài)變至第一狀態(tài)。
37.如權利要求36所述的方法，其特征在于，所述預定事件是電子系統(tǒng)的重啟。
38.如權利要求36所述的方法，其特征在于，所述預定事件是自從電子系統(tǒng)的前一次重啟以來多于預定的經(jīng)過時間之后發(fā)生的電子系統(tǒng)重啟。
39.如權利要求36所述的方法，其特征在于，所述預定事件是自從前一次狀態(tài)改變以來超過預定時間。
40.如權利要求36所述的方法，其特征在于，所述預定事件是一組陣列內置自測試圖案的開始。
41.如權利要求36所述的方法，其特征在于，所述預定事件是一組陣列內置自測試圖案的完成。
42.如權利要求36所述的方法，其特征在于，所述預定事件是一組陣列內置自測試圖案的預定完成次數(shù)的完成。
全文摘要
公開了一種允許以場效應晶體管(FET)實現(xiàn)的電子系統(tǒng)減少偏置溫度不穩(wěn)定性(BTI)所引起的閾值電壓偏移的方法。當FET處于特定電壓應力狀態(tài)時，BTI所引起的VT偏移累積。電子系統(tǒng)中的很多存儲元件幾乎在系統(tǒng)的生命期內都存儲相同數(shù)據(jù)，從而在這些存儲元件的FET中導致嚴重的BTI所引起的VT偏移。本發(fā)明的實施例確保特定存儲元件在電子系統(tǒng)工作時間的第一部分內處于第一狀態(tài)，在此期間數(shù)據(jù)以第一相位存儲在存儲元件中，并且確保特定存儲元件在電子系統(tǒng)工作時間的第二部分內處于第二狀態(tài)，在此期間數(shù)據(jù)以第二相位存儲在存儲元件中。
文檔編號G11C7/10GK1638278SQ200410092638
公開日2005年7月13日 申請日期2004年11月16日 優(yōu)先權日2003年12月23日
發(fā)明者安東尼·G·艾珀斯帕克, 威廉·P·霍維斯, 特倫斯·W·庫珀, 約翰·E·希茨第二 申請人:國際商業(yè)機器公司