專利名稱：以可變操作頻率工作的信息處理設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種信息處理設(shè)備和信息存儲(chǔ)設(shè)備比如對所輸送的預(yù)定的同步時(shí)鐘信號(hào)進(jìn)行操作的存儲(chǔ)器或其它裝置，以及用于這種設(shè)備的信息處理方法和信息處理程序。更具體地說，本發(fā)明涉及用于在改變所使用的同步時(shí)鐘信號(hào)的頻率時(shí)實(shí)施最佳的信號(hào)處理操作的信息處理設(shè)備、信息存儲(chǔ)設(shè)備、信息處理方法和信息處理程序。
背景技術(shù)：
近年已經(jīng)見證了在其系統(tǒng)構(gòu)造中包含多個(gè)LSI(大規(guī)模集成電路)的電子設(shè)備比如個(gè)人計(jì)算機(jī)和PDA(個(gè)人數(shù)字助理)的廣泛使用。使用同步時(shí)鐘信號(hào)輸入、輸出和處理這些LSI所使用的信號(hào)。一般地，對同步時(shí)鐘信號(hào)進(jìn)行操作的裝置被構(gòu)造成使它的執(zhí)行速度與時(shí)鐘信號(hào)的頻率成比例。對同步時(shí)鐘信號(hào)進(jìn)行操作的典型裝置包括CPU(中央處理單元)、存儲(chǔ)器和北橋。
以可變化的、不固定的操作頻率工作的裝置如今已為大家所公知。許多電子裝置比如個(gè)人計(jì)算機(jī)、PDA和蜂窩電話都被設(shè)計(jì)為僅根據(jù)需要操作。在越來越多的系統(tǒng)中，它們的操作頻率在備用模式或睡眠模式下降低以實(shí)現(xiàn)降低功耗水平；在進(jìn)行通話或處理移動(dòng)圖像信號(hào)時(shí)，升高操作頻率以加速系統(tǒng)的處理。(日本專利公開No.2000-163965中實(shí)例性地公開了一種這樣的系統(tǒng))。
具有操作頻率可變的這些系統(tǒng)通常具有劃分在兩個(gè)區(qū)間中的功能部分。操作頻率必須保持固定的一個(gè)區(qū)間與向其輸送可變頻率的時(shí)鐘信號(hào)的另一區(qū)間隔離。這種結(jié)構(gòu)希望防止在可變頻率下操作的部分的區(qū)間不受到固定頻率的部分的其它區(qū)間的不利影響。
同時(shí)，使用可變頻率的同步信號(hào)的信息處理設(shè)備被要求提供穩(wěn)定的性能，而不管它們的同步信號(hào)是固定還時(shí)可變。一般地，如果確保設(shè)備在高頻(即在較短的時(shí)鐘間隔)下操作，則該設(shè)備將也在減小的頻率下操作，但是它的信號(hào)處理性能將與頻率的下降成比例地降低。雖然通過與降低的時(shí)鐘頻率保持一致地簡單地減小操作速度來削減功耗，但是這不是最佳的控制操作狀態(tài)。人們要求一種更高級(jí)的控制方案。
本發(fā)明考慮了前述的技術(shù)問題并提供了一種信息處理設(shè)備、信息存儲(chǔ)設(shè)備、信息處理方法和信息處理程序以用于實(shí)施使用可變操作頻率確保穩(wěn)定的性能的最佳信號(hào)處理機(jī)構(gòu)。

發(fā)明內(nèi)容
在解決前述和其它技術(shù)問題中，根據(jù)本發(fā)明的一方面，提供一種信息處理設(shè)備，包括對關(guān)于具有可變頻率的同步時(shí)鐘信號(hào)的頻率信息進(jìn)行操作的頻率信息操作部分；和信息處理部分，向該信息處理部分輸送同步時(shí)鐘信號(hào)作為操作時(shí)鐘信號(hào)并以與通過頻率信息操作部分的操作的結(jié)果適當(dāng)?shù)貢r(shí)控的關(guān)系執(zhí)行信息處理。
在本發(fā)明的上述的信息處理設(shè)備使用時(shí)，該設(shè)備的頻率信息操作部分接納關(guān)于具有可變頻率的同步時(shí)鐘信號(hào)的頻率信息并實(shí)施諸如將頻率信息加起來或?qū)幋a形式的頻率信息進(jìn)行解碼的操作。該設(shè)備的信息處理部分根據(jù)這種操作的結(jié)果執(zhí)行信息處理。由于獲取了頻率信息，因此信息處理部分能夠以最佳的方式進(jìn)行它的處理，以便消除浪費(fèi)的等待時(shí)間。
根據(jù)本發(fā)明的另一方面，提供一種信息存儲(chǔ)設(shè)備，包括對關(guān)于具有可變頻率的同步時(shí)鐘信號(hào)的頻率信息進(jìn)行操作的頻率信息操作部分；和向其輸送同步時(shí)鐘信號(hào)作為操作時(shí)鐘信號(hào)并以與通過頻率信息操作部分的操作的結(jié)果適當(dāng)?shù)貢r(shí)控的關(guān)系執(zhí)行信息存儲(chǔ)操作的信息存儲(chǔ)部分。
在使用本發(fā)明的上述的信息存儲(chǔ)設(shè)備時(shí)，該設(shè)備的頻率信息操作部分類似地接納關(guān)于具有可變頻率的同步時(shí)鐘信號(hào)的頻率信息并實(shí)施諸如將頻率信息加起來或?qū)幋a形式的頻率信息進(jìn)行解碼的操作。本發(fā)明的信息存儲(chǔ)設(shè)備使用這種操作的結(jié)果作為最佳地存儲(chǔ)信息的基礎(chǔ)，以便消除浪費(fèi)的等待時(shí)間。


附圖1所示為實(shí)施本發(fā)明的信息處理設(shè)備的方塊圖。
附圖2A、2B和2C所示為在存儲(chǔ)器裝置處于操作時(shí)實(shí)際的時(shí)序圖，附圖2A所示為該裝置如何定時(shí)以對固定的頻率時(shí)鐘信號(hào)進(jìn)行操作，附圖2B描述了裝置如何以固定的時(shí)序方式對可變時(shí)鐘頻率信號(hào)進(jìn)行操作，附圖2C說明了該裝置如何以與頻率信息的計(jì)算的結(jié)果適當(dāng)?shù)貢r(shí)控的關(guān)系進(jìn)行操作。
附圖3A和3B所示為正使用的頻率信息的實(shí)例的時(shí)序圖，附圖3A所示為其中頻率信息表示當(dāng)前操作時(shí)鐘信號(hào)CLKv的頻率的實(shí)例，附圖3B所示為其中頻率信息指向在操作時(shí)鐘信號(hào)CLKv的頻率變化之前的下一時(shí)鐘間隔的頻率的實(shí)例。
附圖4A和4B所示為如何對頻率信息進(jìn)行編碼的實(shí)例的圖表，附圖4A所示為其中以兩位編碼信息的實(shí)例，附圖4B所示為其中使用循環(huán)的比例值對該信息進(jìn)行編碼的實(shí)例。
附圖5所示為被構(gòu)造成通過使用存儲(chǔ)器控制器和SDRAM實(shí)施本發(fā)明的信息處理設(shè)備的方塊圖。
附圖6所示為構(gòu)成可應(yīng)用于附圖5中的SDRAM的信號(hào)到指令的對應(yīng)關(guān)系表的表格視圖。
附圖7所示為被構(gòu)造成通過在PDA中并入存儲(chǔ)器控制器和存儲(chǔ)器實(shí)施本發(fā)明的信息處理設(shè)備的方塊圖。
附圖8所示為構(gòu)成根據(jù)本發(fā)明的信息處理方法的步驟的流程圖，通過確定在數(shù)據(jù)和SDRAM的讀出放大器的地址之間是否存在匹配來實(shí)施這些步驟。
附圖9所示為構(gòu)成本發(fā)明的信息處理方法的一部分的子例程的步驟的流程圖，該子例程基于頻率信息計(jì)算等待時(shí)間。
附圖10A和10B所示為可適用于根據(jù)本發(fā)明的另一信息處理方法和用于本發(fā)明的信息處理設(shè)備的時(shí)序圖。
具體實(shí)施例方式
現(xiàn)在參考附圖描述用于根據(jù)本發(fā)明的信息處理設(shè)備的作為信息存儲(chǔ)設(shè)備實(shí)施的存儲(chǔ)器裝置。實(shí)施本發(fā)明的存儲(chǔ)器裝置主要包括由SDRAM(同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)制成的存儲(chǔ)器11、用于控制存儲(chǔ)器11的存儲(chǔ)器控制器12和控制輸出頻率信息Infq的頻率控制部分13。
本實(shí)施例的存儲(chǔ)器11是SDRAM，該SDRAM被給定讀開始地址并以相對高速與時(shí)鐘信號(hào)CLKv同步地輸出數(shù)據(jù)。本實(shí)施例的時(shí)鐘信號(hào)CLKv的頻率是可變的。作為實(shí)例說明，時(shí)鐘頻率比如10MHz、33MHz、50MHz、100MHz和133MHz與該信息處理設(shè)備或其中安裝了這個(gè)信息處理設(shè)備的電子裝置的狀態(tài)保持同步地切換?？商鎿Q地，可變時(shí)鐘信號(hào)CLKv可以是所謂的基礎(chǔ)時(shí)鐘，即該系統(tǒng)的CPU的外部的時(shí)鐘信號(hào)，或者僅為存儲(chǔ)器11的控制產(chǎn)生的時(shí)鐘信號(hào)。可變時(shí)鐘信號(hào)CLKv由頻率控制部分13輸出。可替換地，時(shí)鐘信號(hào)CLKv可以直接輸送從單獨(dú)提供的頻率發(fā)生電路輸送。存儲(chǔ)器11(將在下文中描述它的結(jié)構(gòu))可以由雙芯片結(jié)構(gòu)形成，其中存儲(chǔ)器11和存儲(chǔ)器控制器12安裝在每個(gè)不同的芯片上。存儲(chǔ)器11可以作為存儲(chǔ)器芯提供并包括在與存儲(chǔ)器控制器12相同的芯片中。向存儲(chǔ)器11輸送可變時(shí)鐘信號(hào)CLKv以及從存儲(chǔ)器控制器12輸送控制信號(hào)Sig。此外，信號(hào)線(未示)輸送被輸入和輸出的行地址、列地址和數(shù)據(jù)，并連接到存儲(chǔ)器11。雖然本實(shí)施例的存儲(chǔ)器11是SDRAM，但是這并不構(gòu)成對本發(fā)明的限制。可替換地，雖然存儲(chǔ)器11是同步DRAM，但是它也可以是普通的DRAM、首頁DRAM、EDODRAM(擴(kuò)展數(shù)據(jù)輸出動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)、DDRSDRAM(雙數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)或DRDRAM(直接Rambus動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)。存儲(chǔ)器11并不限于DRAM種類；它也可以是SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器)、ROM(只讀存儲(chǔ)器)或高速存儲(chǔ)器。根據(jù)本發(fā)明的存儲(chǔ)器裝置或包括該存儲(chǔ)器的信息處理設(shè)備都可以是微型計(jì)算機(jī)或并入了存儲(chǔ)器單元的某些其它的信號(hào)處理芯片。
存儲(chǔ)器控制器12是在操作中輸出控制存儲(chǔ)器11的控制信號(hào)Sig的裝置?？刂菩盘?hào)Sig一般指包括CS(芯片選擇)、RAS(行地址選通)、CAS(列地址選通)、WE(寫啟動(dòng))和CKE的信號(hào)組。也可以向存儲(chǔ)器控制器12輸送可變時(shí)鐘信號(hào)CLKv，并在輸出時(shí)序中使控制信號(hào)Sig與所輸送的時(shí)鐘信號(hào)CLKv同步。此外，存儲(chǔ)器控制器12從頻率控制部分13接納頻率信息Infq，該頻率信息Infq包括關(guān)于時(shí)鐘信號(hào)CLKv的頻率信息。頻率信息Infq可以是關(guān)于當(dāng)前的時(shí)鐘信號(hào)CLKv的信息或者可以是關(guān)于在時(shí)間上接著發(fā)生的時(shí)鐘信號(hào)CLKv的信息。頻率信息Infq通常以編碼的形式提供。編碼的實(shí)例將在下文中討論。可替換地，頻率信息Infq可以是關(guān)于可變時(shí)鐘信號(hào)CLKv本身的信息或者是關(guān)于該信號(hào)的線性變換的變化的信息。存儲(chǔ)器控制器12通過使用輸入頻率信息Infq執(zhí)行它的操作，以反映該操作的結(jié)果的方式最佳地控制存儲(chǔ)器11，如下文將要討論。
頻率控制部分13是輸出頻率信息Infq的電路。應(yīng)用本實(shí)施例，頻率控制部分13也輸出可變時(shí)鐘信號(hào)CLKv。頻率控制部分13如此構(gòu)造以便響應(yīng)來自CPU的指令改變產(chǎn)生的時(shí)鐘信號(hào)CLKv的頻率。作為實(shí)例，頻率控制部分13可以以軟切斷模式、備用模式或睡眠模式減少它的操作時(shí)鐘頻率以降低功耗水平。頻率控制部分13可以與存儲(chǔ)器11或控制器12處于相同的芯片中，或者可以裝備在不同的芯片中。
附圖2A、2B和2C所示為在本實(shí)施例的存儲(chǔ)器裝置處于操作時(shí)實(shí)際的時(shí)序圖。附圖2A所示為如何使用固定在100MHz的頻率的時(shí)鐘信號(hào)對存儲(chǔ)器11執(zhí)行讀操作。附圖2B所示為通過對比說明如何以固定的時(shí)序方式在可變時(shí)鐘頻率信號(hào)下實(shí)施對存儲(chǔ)器11的讀操作。附圖2C所示為如何以與頻率信息的計(jì)算結(jié)果保持適當(dāng)?shù)貢r(shí)控的關(guān)系執(zhí)行相同的讀操作。在這三個(gè)時(shí)序圖中，符號(hào)CLK代表固定的時(shí)鐘信號(hào)，而CLKv代表可變時(shí)鐘信號(hào)。在指令信號(hào)部分中，參考符號(hào)“A”代表發(fā)布啟動(dòng)操作指令的周期，“R”代表發(fā)布讀操作指令的周期，以及“P”代表發(fā)布預(yù)先充電操作指令的周期。
對SDRAM的控制一般涉及大量的參數(shù)表示從啟動(dòng)操作到預(yù)先充電操作的時(shí)間周期的Tras(RAS啟動(dòng)時(shí)間)、從啟動(dòng)操作到讀操作的時(shí)間周期的Trcd(RAS-CAS延遲時(shí)間)和表示從預(yù)先充電操作到啟動(dòng)操作的時(shí)間周期的Trp(預(yù)先充電時(shí)間)。為發(fā)布上述指令中的任何一個(gè)要求至少等待經(jīng)過相應(yīng)的時(shí)間周期。在不能觀察到時(shí)間周期的情況下，相應(yīng)的存儲(chǔ)器操作可能變得不可預(yù)測。
在解釋本實(shí)施例與可變頻率的時(shí)鐘信號(hào)保持一致的操作之前，為了對比，簡要描述時(shí)鐘信號(hào)具有固定的頻率的情況。只要操作時(shí)鐘信號(hào)固定在預(yù)定的頻率上，操作的最佳化相對容易。即，如果使用如附圖2A所示的固定在100MHz的頻率的時(shí)鐘信號(hào)進(jìn)行操作，則這個(gè)SDRAM的時(shí)間參數(shù){Tras，Trcd，Trp}是{40ns，20ns，20ns}；如果CAS等待時(shí)間是2，則RAS啟動(dòng)時(shí)間Tras是4個(gè)時(shí)鐘間隔長，RAS-CAS延遲時(shí)間Trcd是2個(gè)時(shí)間間隔長，以及預(yù)先充電時(shí)間Trp在等待時(shí)間上長2個(gè)時(shí)鐘間隔。適當(dāng)應(yīng)用這些參數(shù)，使在100MHz的固定頻率下的操作最佳化。
相反，在操作時(shí)鐘信號(hào)隨仍然適當(dāng)?shù)墓潭l率控制機(jī)構(gòu)改變頻率時(shí)，在延長了每個(gè)時(shí)鐘間隔的低頻區(qū)間上發(fā)生了等待時(shí)間。在將這些等待時(shí)間加在一起時(shí)它們可能使該裝置的總體性能變差。如附圖2B所示，在帶有發(fā)布“A”指令的前沿的第一RAS啟動(dòng)時(shí)間Tras仍然保持四個(gè)時(shí)鐘間隔長。因?yàn)楦綀D2B的機(jī)構(gòu)應(yīng)用到50MHz(初始100MHz的一半)的時(shí)鐘頻率，這種RAS啟動(dòng)時(shí)間Tras實(shí)際上比使用100MHz的頻率長2個(gè)時(shí)鐘間隔，已經(jīng)經(jīng)過了所需的等待時(shí)間。下一啟動(dòng)操作(“A”)的RAS啟動(dòng)時(shí)間Tras比如果使用100MHz的頻率長3個(gè)時(shí)鐘間隔。類似地，RAS-CAS延遲時(shí)間Trcd和預(yù)先充電時(shí)間Trp包含取決于操作時(shí)鐘頻率的變化的延長的等待時(shí)間。
在操作時(shí)鐘信號(hào)的頻率變化時(shí)，本實(shí)施例的存儲(chǔ)器裝置使用頻率信息Infq適當(dāng)?shù)貓?zhí)行它的操作。如附圖2C所示，與所使用的頻率保持一致地實(shí)施信號(hào)處理。從附圖1所示的頻率控制部分13中向存儲(chǔ)器控制器12輸送頻率信息Infq。給定頻率信息Infq，存儲(chǔ)器控制器12由此計(jì)算時(shí)鐘信號(hào)周期。如果在發(fā)布時(shí)發(fā)現(xiàn)任何指令可能被延長，則存儲(chǔ)器控制器12使所述的指令比通常用于存儲(chǔ)器13的指令更早地發(fā)布以使所涉及的等待時(shí)間最小。更具體地說，如附圖2C所示，存儲(chǔ)器控制器12從頻率控制部分13接收頻率信息Infq，即在發(fā)布啟動(dòng)操作(“A”)指令之后時(shí)鐘頻率是50MHz。比要發(fā)布讀(“R”)指令的時(shí)刻更早至少一個(gè)時(shí)鐘間隔上接收該信息?；谒邮盏念l率信息Infq，首先產(chǎn)生時(shí)鐘脈沖以給定發(fā)布啟動(dòng)操作(“A”)指令的時(shí)序，在緊跟著一個(gè)時(shí)鐘脈沖之后給定發(fā)布下一讀操作“R”指令的時(shí)序。如果不使用本實(shí)施例的存儲(chǔ)器裝置，則給定發(fā)布讀操作(“R”)指令的時(shí)序的脈沖將與如附圖2A和2B所示的在先間隔隔開1個(gè)時(shí)鐘間隔。相反，應(yīng)用本實(shí)施例的存儲(chǔ)器裝置，即使連續(xù)地產(chǎn)生脈沖以給定發(fā)布啟動(dòng)操作(“A”)指令和下一讀操作(“R”)指令的時(shí)序，事先從頻率控制部分13接收了頻率信息Infq的存儲(chǔ)器控制器12仍然確認(rèn)保證所需的操作。這允許存儲(chǔ)器控制器12最佳地控制存儲(chǔ)器11以便消除浪費(fèi)的等待時(shí)間并提高總體性能。
在滿足RAS-CAS延遲時(shí)間Trcd的條件下存儲(chǔ)器控制器可以發(fā)布讀操作(“R”)指令。RAS-CAS延遲時(shí)間是基于至少用于從啟動(dòng)操作(“A”)指令的發(fā)布已經(jīng)結(jié)束的時(shí)間直到下一讀操作(“R”)指令的發(fā)布已經(jīng)結(jié)束的周期的頻率信息Infq的所需的等待時(shí)間。應(yīng)用在讀操作(“R”)指令的發(fā)布的過程中假設(shè)為100MHz的時(shí)鐘頻率，基于實(shí)際的頻率信息Infq直到發(fā)布讀操作(“R”)指令，在滿足作為所要求的等待時(shí)間的RAS-CAS延遲時(shí)間Trcd的條件下存儲(chǔ)器控制器12可以發(fā)布讀操作(“R”)指令。
同樣地，基于頻率信息Infq的存儲(chǔ)器控制器發(fā)布啟動(dòng)操作(“A”)指令和預(yù)先充電操作(“P”)指令以便滿足所需的等待時(shí)間并且預(yù)先充電時(shí)間Trp和RAS啟動(dòng)時(shí)間Tras都被最佳地縮短。
下文更詳細(xì)地描述存儲(chǔ)器控制器12事先如何確認(rèn)保證所需的操作。在附圖2C的機(jī)構(gòu)中，確認(rèn)第二時(shí)鐘脈沖是50MHz并且基于頻率信息Infq以20ns計(jì)算時(shí)鐘間隔。在此，對于這種SDRAM，RAS-CAS延遲時(shí)間Trcd是20ns，因此滿足20ns的時(shí)鐘周期。因此存儲(chǔ)器控制器12連續(xù)地產(chǎn)生時(shí)鐘脈沖以給定發(fā)布啟動(dòng)操作(“A”)指令和下一讀操作(“R”)指令的時(shí)序。指令的連續(xù)發(fā)布使等待時(shí)間最小化并且對加速總體性能有貢獻(xiàn)。
參考附圖3A至4B，現(xiàn)在更詳細(xì)地描述頻率信息Infq。作為實(shí)例，頻率信息Infq可以是指向可變時(shí)鐘信號(hào)CLKv的頻率的數(shù)據(jù)位。頻率信息Infq可以指向如附圖3A所示的操作時(shí)鐘信號(hào)CLKv的當(dāng)前頻率或者如附圖3B中所描述在操作時(shí)鐘信號(hào)CLKv的頻率的變化之前的下一時(shí)鐘間隔。可替換地，頻率信息Infq可以僅指向頻率的變化點(diǎn)(未示)。作為另一變型，頻率信息Infq不僅指向下一時(shí)鐘頻率，而且還可以指向比通常更晚的預(yù)定的多個(gè)時(shí)鐘間隔的頻率。
作為實(shí)例，通過對編碼形式的頻率信息Infq進(jìn)行解碼來索引時(shí)鐘頻率。附圖4A和4B所示為表格形式的兩種編碼方法，這兩種方法僅是舉例，并不構(gòu)成對本發(fā)明的限制。附圖4A的編碼方法涉及將兩個(gè)位的數(shù)據(jù)指定給時(shí)鐘信號(hào)CLKv的每個(gè)可變頻率。在本實(shí)例中，數(shù)據(jù){00}分配給10MHz的頻率，數(shù)據(jù){01}分配給33MHz的頻率，{10}分配給50MHz的頻率，以及{11}分配給100MHz的頻率。根據(jù)本編碼方法，即使在時(shí)鐘信號(hào)頻率從10MHz改變到100MHz時(shí)(即10倍地增加頻率)數(shù)據(jù)長度仍然保持2位。這意味著對于解碼數(shù)據(jù)不需要用于電路結(jié)構(gòu)的復(fù)雜的處理步驟。
附圖4B的編碼方法涉及將它的每個(gè)變化頻率的倒數(shù)指定給可變時(shí)鐘信號(hào)CLKv。時(shí)鐘信號(hào)CLKv的頻率的倒數(shù)對應(yīng)于該頻率的單個(gè)時(shí)鐘間隔。在本實(shí)例中，數(shù)據(jù){10}分配給時(shí)鐘信號(hào)CLKv的10MHz的頻率，數(shù)據(jù){3}分配給33MHz的頻率，{2}分配給50MHz的頻率，以及{1}分配給100MHz的頻率。由于這些數(shù)據(jù)項(xiàng)的每個(gè)值本身對應(yīng)于單個(gè)的時(shí)鐘間隔，因此等待時(shí)間由簡單的乘法確定。即，在時(shí)鐘信號(hào)CLKv的頻率是10MHz、33MHz、50MHz和100MHz時(shí)，時(shí)鐘周期分別是100ns、30ns、20ns和10ns。通過將相應(yīng)的數(shù)據(jù)值乘以10ns容易確定該周期。
現(xiàn)在參考附圖5和6，下文更詳細(xì)地描述本實(shí)施例的存儲(chǔ)器裝置。附圖5所示為存儲(chǔ)器控制器30和存儲(chǔ)器單元31。應(yīng)用本實(shí)施例，向存儲(chǔ)器控制器30輸送頻率信息Infq并在操作時(shí)鐘信號(hào)的頻率變化時(shí)以最佳的方式操作它。
存儲(chǔ)器控制器30首先從上文所描述的頻率控制部分接收頻率信息Infq以便以適當(dāng)?shù)囟〞r(shí)方式發(fā)布指令。附圖6所示為用于本存儲(chǔ)器裝置的典型的信號(hào)到指令的對應(yīng)關(guān)系表。在該表中，為了簡單起見，省去了條形符。在CS(芯片選擇)信號(hào)為“L”(低電平)時(shí)，存儲(chǔ)器單元31被選擇。如上文所述，啟動(dòng)操作(“A”)指令、讀操作(“R”)指令和預(yù)先充電操作(“P”)每個(gè)都通過適當(dāng)?shù)亟M合控制信號(hào)RAS(行地址選通)、CAS(列地址選通)和WE(寫啟動(dòng))形成。更具體地說，啟動(dòng)操作指令由驅(qū)動(dòng)RAS信號(hào)為低、CAS信號(hào)為高和WE信號(hào)為高形成；讀操作指令由使RAS信號(hào)為高、CAS信號(hào)為低和WE信號(hào)為高形成；寫操作指令由驅(qū)動(dòng)RAS信號(hào)為高、CAS信號(hào)為低和WE信號(hào)為低形成；以及預(yù)先充電操作指令由使RAS信號(hào)為低、CAS信號(hào)為高和WE信號(hào)為低形成?，F(xiàn)在假設(shè)應(yīng)用上文所描述的頻率變化的時(shí)鐘信號(hào)CLKv，啟動(dòng)操作指令和讀操作指令如附圖2C中所示的第二時(shí)鐘間隔連續(xù)地發(fā)布。在這種情況下，所有需要完成的是從低到高驅(qū)動(dòng)RAS信號(hào)和從高到低驅(qū)動(dòng)CAS信號(hào)。通過基于來自頻率控制部分的頻率信息Infq的計(jì)算實(shí)施信號(hào)電平變換。
存儲(chǔ)器單元31由存儲(chǔ)器體55、放大在存儲(chǔ)器體55中的每個(gè)單元中的電荷的讀放大器56和其它的外圍電路構(gòu)成。存儲(chǔ)器體55是實(shí)際容納數(shù)據(jù)的部件，并且由多個(gè)單元55a構(gòu)成。每個(gè)單元55a在結(jié)構(gòu)上是一個(gè)電容器，根據(jù)其中要存儲(chǔ)的數(shù)據(jù)，要么充電要么放電。數(shù)據(jù)以通過單元55a構(gòu)造的充電模式的形式存儲(chǔ)在存儲(chǔ)器體55中。在本實(shí)例中，在單個(gè)存儲(chǔ)器體55中提供了8乘8個(gè)單元55a。不用說，單元55a的數(shù)量可以比需要的更大或更小。
在存儲(chǔ)器體55中的每行單元上的一組單元55a特別稱為頁面55b。在從刷新控制電路的刷新時(shí)序發(fā)生器(未示)中向其輸送刷新信號(hào)或從行選擇器53向其輸送讀信號(hào)時(shí)，存儲(chǔ)器體55從在對應(yīng)于所述的信號(hào)要應(yīng)用的行的頁面55b的單元中的每個(gè)單元55a中給讀放大器56輸送電荷。在附圖3中，在存儲(chǔ)器體55的周圍垂直地和水平地標(biāo)記的標(biāo)號(hào)(0至7)表示在垂直方向上的行和在水平方向上的列。
讀放大器56接收從在通過行選擇器53所指定的頁面55b上的單元55a中傳遞的數(shù)據(jù)，放大該數(shù)據(jù)直到預(yù)定的電壓電平，并將放大的數(shù)據(jù)返回到原始頁面55b。應(yīng)用充電的單元，如果讀信號(hào)從指定單元的列的列選擇器57輸入，則讀放大器56從所指定的列中讀取數(shù)據(jù)并將所檢索的數(shù)據(jù)輸出到輸出放大器58。
在附圖5中，讀放大器56被構(gòu)造成一次僅放大在一個(gè)頁面55b的單元55a中的電荷。這種結(jié)構(gòu)允許僅逐頁地進(jìn)行刷新或讀處理。為此，CPU(未示)提供控制以便對通過自刷新時(shí)序發(fā)生器產(chǎn)生的刷新信號(hào)或通過行選擇器53產(chǎn)生的讀信號(hào)定時(shí)以一次執(zhí)行在一個(gè)行上的相應(yīng)的操作?？商鎿Q地，多個(gè)讀放大器56可以被提供以對多個(gè)頁面(即行)并行地實(shí)施刷新或讀操作。
一旦從存儲(chǔ)器控制器30接收到CAS信號(hào)就啟動(dòng)列地址鎖存器52，將指向在存儲(chǔ)器體55中的單元55a的列的位置的列地址信息輸出到列選擇器57。從列地址鎖存器52中給定列信息，列選擇器57將對應(yīng)于指定的列的數(shù)據(jù)讀信號(hào)輸出給讀放大器56，并使讀放大器56將它的數(shù)據(jù)輸出到輸出放大器58。輸出放大器58放大輸入電荷以將所檢索的數(shù)據(jù)通過存儲(chǔ)器控制器30輸出給CPU。
下文描述存儲(chǔ)器控制器30如何在CPU的指令的控制下從在存儲(chǔ)器體55中所需的單元55a中讀取數(shù)據(jù)。假設(shè)，從CPU給定指令，存儲(chǔ)器控制器30從在存儲(chǔ)器體55中的行6、列4上的單元55a中讀取數(shù)據(jù)。即，CPU指令存儲(chǔ)器控制器30從在存儲(chǔ)器體55中的行6、列4上的單元55a中讀取數(shù)據(jù)。在這種情況下，一旦接收指令，存儲(chǔ)器控制器30的控制信號(hào)產(chǎn)生部分首先將RAS信號(hào)輸出給行地址鎖存器51，然后將對應(yīng)的地址信號(hào)輸出給行地址鎖存器51和列地址鎖存器52兩者。一旦從控制信號(hào)產(chǎn)生部分接收RAS信號(hào)，則行地址鎖存器51啟動(dòng)它的作業(yè)并將隨后接收的指向特定的行的行地址信息輸出給行選擇器53。在這種情況下，信息“行6”被輸出給行選擇器53。
基于來自行地址鎖存器51的行信息，行選擇器53輸出讀信號(hào)，該讀信號(hào)將在對應(yīng)的頁面55b中的單元55a行的電荷傳遞給讀放大器56。在這種情況下，讀放大器56接收在行6上的頁面55a中的單元55a(在附圖5的存儲(chǔ)器體55上以實(shí)線包圍所示)的輸出電荷。接著，讀放大器56放大傳遞的電荷直到預(yù)定的電壓電平。
在這一點(diǎn)上，控制信號(hào)產(chǎn)生部分輸出CAS信號(hào)給列地址鎖存器52，同時(shí)輸出地址信號(hào)給行地址鎖存器51和列地址鎖存器52。一旦從控制信號(hào)產(chǎn)生部分接收到CAS信號(hào)，列地址鎖存器52啟動(dòng)它的作業(yè)并將隨后接收的指向特定的列的列地址信息輸出給行選擇器53。在這種情況下，信息“列4”被輸出給列選擇器57。
基于輸入列信息，列選擇器57輸出讀信號(hào)，該讀信號(hào)將對應(yīng)于所述列并已經(jīng)通過讀放大器56放大的電荷傳遞給輸出放大器58。在這種情況下，讀放大器56將在列4上的單元55a(通過附圖5中的實(shí)線包圍所示)的電荷輸出給輸出放大器58。接著，輸出放大器58放大傳遞的電荷直到預(yù)定的電壓電平，并通過存儲(chǔ)器控制器30將所得的數(shù)據(jù)輸出給CPU。此后，讀放大器56將在行6上頁面55b的放大的電荷返回到在存儲(chǔ)器體55中的原始單元55a。結(jié)果，現(xiàn)在對在從其中已經(jīng)讀數(shù)據(jù)的頁面55b(在本實(shí)例中為行6)中的8個(gè)單元55a如先前一樣充電(即完全充電)。
參考附圖7，現(xiàn)在描述并入了本發(fā)明的存儲(chǔ)器裝置的PDA(個(gè)人數(shù)字助理)。PDA具有連接到液晶顯示器、觸摸敏感控制板(都沒有顯示)的PDA芯60。PDA芯60包括CPU61和實(shí)施所需的信息處理程序的協(xié)處理器62。CPU61連接到總線66。也連接到總線66的是總線橋67、圖形引擎63、照相機(jī)接口65和LCD(液晶顯示器)控制器64。總線橋67用作到低速電路部分的連接器。圖形引擎63被設(shè)計(jì)成實(shí)施高速再現(xiàn)。照相機(jī)接口65連接到照相機(jī)，通過照相機(jī)獲取圖像。LCD控制器64給LCD發(fā)送信號(hào)并從其中接收信號(hào)。
總線橋67連接到USB(通用串行總線)控制器81、用于I/O操作的I/O總線82、觸摸敏感面板接口83和連接到鍵盤(按鍵)、慢進(jìn)盤(JOG)、通用I/O端口(GPIO)和光發(fā)射二極管(LED)的接口84。總線橋67進(jìn)一步連接到輸出時(shí)鐘信號(hào)CLKv和頻率信息Infq的頻率控制部分76。
也連接到上述的總線66的是嵌入的DRAM(eDRAM)71、DRAM控制器72和外部存儲(chǔ)器控制器73。DRAM控制器72是將控制信號(hào)發(fā)送給嵌入的DRAM71的電路。在本實(shí)施例中，向DRAM控制器72輸送關(guān)于例如來自頻率控制部分76的可變時(shí)鐘信號(hào)CLKv的頻率信息Infq。使用頻率信息Infq，DRAM控制器72執(zhí)行包括解碼的所需的操作。在時(shí)鐘信號(hào)CLKv的頻率正變化時(shí)，DRAM控制器72執(zhí)行嵌入的DRAM71的最佳處理。嵌入的DRAM71和DRAM控制器72構(gòu)成了根據(jù)頻率信息Infq以高速、最小的等待時(shí)間操作的存儲(chǔ)器系統(tǒng)41。
關(guān)于時(shí)鐘信號(hào)CLKv的頻率信息Infq不僅被輸送給存儲(chǔ)器系統(tǒng)41，而且還被輸送給外部存儲(chǔ)器控制器73。外部存儲(chǔ)器控制器73是將控制信號(hào)輸送給通過外部存儲(chǔ)器總線連接的ROM74和SDRAM75的電路。使用頻率信息Infq，外部存儲(chǔ)器控制器73執(zhí)行包括解碼的所需的操作。在時(shí)鐘信號(hào)CLKv的頻率正變化時(shí)，外部存儲(chǔ)器控制器73以最小的等待時(shí)間執(zhí)行ROM74和SDRAM75的最佳處理。外部存儲(chǔ)器控制器73構(gòu)成了控制器單元42，而ROM74和SDRAM75構(gòu)成了存儲(chǔ)器單元43。DRAM控制器72和存儲(chǔ)器單元43又形成了與上述的存儲(chǔ)器系統(tǒng)41的情況一樣也以高速操作的存儲(chǔ)器系統(tǒng)。雖然上文所描述的結(jié)構(gòu)顯示DRAM控制器72和外部存儲(chǔ)器控制器73兩者都利用頻率信息Infq來以最小的等待時(shí)間實(shí)施高速處理，但是這并構(gòu)成對本發(fā)明的限制?？商鎿Q地，兩個(gè)控制器中的僅一個(gè)使用頻率信息Infq進(jìn)行快速處理。上文結(jié)合外部存儲(chǔ)器控制使用的ROM74和SDRAM75僅僅是實(shí)例；作為替代，也可以采用其它的存儲(chǔ)器或信號(hào)處理裝置。此外，可以將相同的頻率信息Infq饋送給外部存儲(chǔ)器控制器73和DRAM控制器72兩者。可替換地，給兩個(gè)控制器中的每個(gè)輸送不同種類的頻率信息Infq，如果它們利用不同的時(shí)鐘信號(hào)的話。
下文參考附圖8和9描述構(gòu)成用于本實(shí)施例的存儲(chǔ)器裝置的優(yōu)選信息處理方法的步驟。這個(gè)信息處理方法實(shí)例性地代表存儲(chǔ)器控制器硬件的工作。在本發(fā)明的信息處理設(shè)備是微型計(jì)算機(jī)或類似的設(shè)備的情況下，代表該方法并適合于提供在適合的媒體上的程序從其中讀入到控制器中執(zhí)行。
在參考附圖8描述程序執(zhí)行的主流程之前，下文討論在附圖9中所示的子例程#1的處理流。一旦開始子例程#1，在步驟S21中檢驗(yàn)以確定相關(guān)的先決條件是否已經(jīng)滿足。作為示例說明，相關(guān)的先決條件指可適用于并取決于所述的存儲(chǔ)器的性能的限制條件。如果SDRAM的時(shí)間參數(shù){Tras，Trcd，Trp}是{40ns，20ns，20ns}，則確定是否經(jīng)過了與所涉及的指令的發(fā)布關(guān)聯(lián)的時(shí)間。如果發(fā)現(xiàn)相關(guān)的先決條件已經(jīng)滿足(在步驟S21中為“YES”)，則控制從子例程#1返回到附圖8的程序例程。
如果在步驟S21中發(fā)現(xiàn)不滿足先決條件(“NO”)，則到達(dá)步驟S22。在步驟S22中，使等待時(shí)間寄存器復(fù)位。在這之后，到達(dá)步驟S23，在步驟S23中通過適用頻率信息Infq將下一時(shí)鐘頻率周期的值或與該周期成比例的值加到寄存器中。加法處理提供了反映下一時(shí)鐘頻率周期的等待時(shí)間寄存器值。在步驟S24中，進(jìn)行檢查以確定在等待時(shí)間寄存器中的值是否滿足發(fā)布指令的等待時(shí)間。如果發(fā)現(xiàn)在等待時(shí)間寄存器中的值滿足指令發(fā)布的等待時(shí)間(在步驟S24中“YES”)，則控制從子例程#1返回到附圖8的程序例程，如上文的步驟S21一樣。如果發(fā)現(xiàn)等待時(shí)間寄存器的值不滿足發(fā)布指令的等待時(shí)間(在步驟S24中“NO”)，則到達(dá)步驟S25。在步驟S25中，允許經(jīng)過一個(gè)時(shí)鐘間隔。在一個(gè)時(shí)鐘間隔的等待時(shí)間之后，再次到達(dá)步驟S23，其中將當(dāng)前時(shí)鐘頻率周期的值或與該周期成比例的值相加到等待時(shí)間寄存器，并重復(fù)隨后的步驟。
如上文所述，構(gòu)成附圖9中的子例程#1的某些步驟將時(shí)間參數(shù)與要控制的存儲(chǔ)器裝置的相關(guān)的先決條件進(jìn)行比較。只要滿足先決條件，就允許進(jìn)行信號(hào)處理，而不等待下一時(shí)鐘信號(hào)。這允許以最小的等待時(shí)間進(jìn)行高速處理。在步驟S23中，當(dāng)前時(shí)鐘頻率周期的值或與該周期成比例的值通過使用所述的頻率信息Infq加到等待時(shí)間寄存器中。
附圖8所示為通過控制器執(zhí)行的程序的主流程。在開始程序之后，在步驟S11中控制器從CPU中接收請求。在步驟S12中，對下一地址進(jìn)行檢查以將其寫到在DRAM中可適用的讀放大器的當(dāng)前狀態(tài)中或從其中讀出。根據(jù)在步驟S12中的檢查結(jié)果跳躍到不同的過程中。
如果在步驟S12中發(fā)現(xiàn)在讀放大器中指定另一行地址的數(shù)據(jù)，則到達(dá)步驟S13。在步驟S13中，通過利用上文參考附圖9討論的子例程#1實(shí)施關(guān)于RAS啟動(dòng)時(shí)間Tras的過程。附圖9的子例程#1基本上是等待子程。一旦經(jīng)過了所需的等待時(shí)間，則到達(dá)步驟S14，在該步驟14中發(fā)布預(yù)先充電操作指令。一旦接收到預(yù)先充電的指令，則DRAM使相關(guān)的存儲(chǔ)器單元以保持在讀放大器中的數(shù)據(jù)進(jìn)行充電。
應(yīng)用發(fā)布的預(yù)先充電指令，到達(dá)步驟S15。在步驟S15中，通過使用在附圖9中的子例程#1也實(shí)施關(guān)于預(yù)先充電時(shí)間Trp的處理。正如所述，子例程#1是等待例程，因此一旦經(jīng)過了所需的等待時(shí)間就達(dá)到步驟S16。在步驟S16中，發(fā)布啟動(dòng)操作指令。一旦接收到啟動(dòng)指令，DRAM從對應(yīng)于該地址的存儲(chǔ)器單元中讀取數(shù)據(jù)并使該數(shù)據(jù)置于讀放大器進(jìn)行放大。
在發(fā)布啟動(dòng)指令之后，到達(dá)步驟S17。在步驟S17中，通過利用上文參考附圖9所討論的子例程#1實(shí)施關(guān)于RAS-CAS延遲時(shí)間Trcd的過程。子例程#1是等待例程，因此一旦經(jīng)過了所需的等待時(shí)間就到達(dá)步驟S18。在步驟S18中，發(fā)布讀或?qū)懖僮髦噶?。一旦接收到寫或讀指令，則DRAM將數(shù)據(jù)寫到表示對應(yīng)于感興趣的地址的存儲(chǔ)器單元的讀放大器的這些結(jié)點(diǎn)或從其中讀數(shù)據(jù)。所得的信號(hào)讀出存儲(chǔ)器或?qū)懭氲酱鎯?chǔ)器中。在步驟S18之后是步驟S19，在步驟S19中等待下一請求。
如果在步驟S12中在讀放大器中沒有發(fā)現(xiàn)數(shù)據(jù)，則不需要預(yù)先充電操作。在這種情況下，跳過步驟S13和S14(其中發(fā)布預(yù)先充電指令)。由于在讀放大器中沒有數(shù)據(jù)，在步驟S12之后是步驟S15。在步驟S15中，執(zhí)行作為處理預(yù)先充電時(shí)間Trp和RAS-CAS延遲時(shí)間Trcd的等待例程的子例程#1。最后，到達(dá)步驟S19，與前述的在步驟S12中在讀放大器中發(fā)現(xiàn)表示另一行地址的數(shù)據(jù)的情況一樣，在步驟S19中等待下一請求。
如果在步驟S12發(fā)現(xiàn)在讀放大器中的數(shù)據(jù)的行地址與通所述的讀或?qū)懖僮麝P(guān)聯(lián)的數(shù)據(jù)的行地址匹配，則預(yù)先充電操作和啟動(dòng)操作兩者都不需要。在這種情況下，步驟S13至S16都被跳過，即不發(fā)布預(yù)先充電指令(在步驟S14中)，也不發(fā)布啟動(dòng)指令(在步驟S16中)。因此在步驟S12之后是步驟S17，在步驟S17中使用子例程#1作為等待例程實(shí)施關(guān)于RAS-CAS延遲時(shí)間Trcd的處理。最后，到達(dá)步驟S19，與前述的在步驟S12中在讀放大器中發(fā)現(xiàn)表示另一行的地址的數(shù)據(jù)的情況一樣，在步驟S19中等待下一請求。
如上文所述，本實(shí)施例的信息處理設(shè)備比較感興趣的操作的讀或?qū)懖僮鞯牡刂泛驮谧x放大器中剩下的數(shù)據(jù)的地址。在匹配的情況下，不變地使用剩余的數(shù)據(jù)，以實(shí)施高速的讀或?qū)懖僮?。使用在附圖9中所示的等待程序控制發(fā)布指令的時(shí)序。使用頻率信息Infq進(jìn)行發(fā)現(xiàn)等待時(shí)間的計(jì)算，由此以最小的等待時(shí)間實(shí)施高速的處理。換句話說，鑒于如上文所述可以高速地實(shí)施操作，因此如果進(jìn)入備用模式或睡眠模式，在更低時(shí)鐘速率下可以可靠地執(zhí)行它們。這對降低總體功率消耗又很有作用。上文所述的步驟和處理序列可以通過硬件或軟件執(zhí)行。
雖然本發(fā)明的上述的實(shí)施例主要作為在讀取頻率信息Infq中控制存儲(chǔ)器或某些其它的存儲(chǔ)裝置的控制器描述，但是這并不構(gòu)成對本發(fā)明的限制。可替換地，結(jié)合向其輸送可變頻率時(shí)鐘信號(hào)的其它的信號(hào)處理裝置或電路也可以使用該實(shí)施例。在這種情況下，關(guān)于可變時(shí)鐘信號(hào)的頻率信號(hào)可以操作以計(jì)算所需的等待時(shí)間，由此使電路的信息處理最佳化。
盡管前文的實(shí)施例顯示基于下一時(shí)鐘頻率狀態(tài)進(jìn)行等待時(shí)間計(jì)算和其它的處理，但是也可能發(fā)生的是，如附圖3B所示，事先獲取關(guān)于后面的多個(gè)時(shí)鐘間隔的頻率狀態(tài)的頻率信息。在這種情況下，可以提前執(zhí)行等待時(shí)間計(jì)算。作為示例說明，如附圖10A所示，在第n個(gè)時(shí)鐘間隔時(shí)，可以獲得關(guān)于第(n+2)個(gè)時(shí)鐘間隔(例如20ns)的頻率信息。如果發(fā)生了那種情況，則關(guān)于第(n+2)個(gè)時(shí)鐘間隔的頻率信息可用于計(jì)算。在附圖8和9的流程圖中，使用當(dāng)前的頻率信息提早一個(gè)時(shí)鐘進(jìn)行下一時(shí)鐘間隔的確定?？商鎿Q地，使用關(guān)于下一時(shí)鐘間隔(n+1)的頻率信息，可以提早兩個(gè)時(shí)鐘間隔進(jìn)行下一時(shí)鐘間隔(但是時(shí)間間隔(n+2))的確定。例如，如附圖10B所示，使用關(guān)于下一時(shí)鐘間隔(n+1)的頻率信息，確定Tras(RAS啟動(dòng)時(shí)間)是否是40ns可以提早兩個(gè)時(shí)鐘間隔(在第n個(gè)時(shí)鐘)進(jìn)行。作為另一變型，使用關(guān)于下一時(shí)鐘間隔的頻率信息，事先可以進(jìn)行下一時(shí)鐘間隔的確定。作為進(jìn)一步的變型，如果接收到在后的請求有效(m-1；m是自然數(shù))的時(shí)鐘間隔并且如果事先獲得了關(guān)于第(m-1)個(gè)時(shí)鐘間隔的頻率信息，則提早多個(gè)時(shí)鐘間隔進(jìn)行該確定。
此外，雖然上述的實(shí)施例顯示具有獲取頻率信息Infq的頻率控制部分，但是這并不構(gòu)成對本發(fā)明的限制?？商鎿Q地，頻率信息Infq可以直接從輸出指令以使時(shí)鐘頻率改變的CPU或類似的處理單元中獲得。可以并入本發(fā)明的實(shí)施例的電子裝置并不限于PDA和個(gè)人計(jì)算機(jī)。在適合地實(shí)施的本發(fā)明可用于各種各樣的設(shè)備打印機(jī)、傳真機(jī)、PC外設(shè)、電話機(jī)、電視接收機(jī)、圖像顯示裝置、通信設(shè)備、蜂窩電話、照相機(jī)、收音機(jī)、聲視頻設(shè)備、冷卻風(fēng)扇、冰箱、干發(fā)器、熨斗、飲料機(jī)、真空吸塵器、飯煲、電磁烹飪設(shè)備、照明器材、玩具比如視頻游戲機(jī)和無線電控制車、電驅(qū)動(dòng)工具、醫(yī)療設(shè)備、測量儀、機(jī)車的機(jī)載設(shè)備、辦公用品、鍛煉和美容設(shè)備、電子控制的機(jī)器人、可佩帶的電子設(shè)備、各種各樣的電動(dòng)機(jī)驅(qū)動(dòng)的設(shè)備、用于表面和空氣傳輸?shù)倪\(yùn)輸機(jī)械、家用或商用發(fā)生設(shè)備和不同應(yīng)用的其它的電子設(shè)備。
工業(yè)實(shí)用性根據(jù)本發(fā)明的信息處理設(shè)備基于頻率信息Infq在時(shí)鐘頻率變化時(shí)允許進(jìn)行處理操作比如等待時(shí)間的計(jì)算，由此以最小的等待時(shí)間極大地增加的速度實(shí)施處理。換句話說，雖然快速地實(shí)施操作，但在實(shí)際進(jìn)入備用模式或睡眠模式時(shí)仍然可以減小功耗。在應(yīng)用于PDA和PC時(shí)，本發(fā)明的信息處理設(shè)備由此實(shí)現(xiàn)兩個(gè)主要的目標(biāo)高速性能和低功耗。
權(quán)利要求
1.一種信息處理設(shè)備，包括對關(guān)于具有可變頻率的同步時(shí)鐘信號(hào)的頻率信息進(jìn)行操作的頻率信息操作部分；和信息處理部分，向所述信息處理部分輸送所說的同步時(shí)鐘信號(hào)作為操作時(shí)鐘信號(hào)并以與通過所說的頻率信息操作部分的操作的結(jié)果適當(dāng)?shù)貢r(shí)控的關(guān)系執(zhí)行信息處理。
2.根據(jù)權(quán)利要求1所述的信息處理設(shè)備，其中預(yù)計(jì)通過所說的頻率信息操作部分對關(guān)于所說的同步時(shí)鐘信號(hào)的所說的頻率信息的所說的操作以計(jì)算在正輸送所說的同步時(shí)鐘信號(hào)的同時(shí)確定何時(shí)要執(zhí)行所說的信息處理的時(shí)間。
3.根據(jù)權(quán)利要求1所述的信息處理設(shè)備，其中關(guān)于所說的同步時(shí)鐘信號(hào)的所說的頻率信息由當(dāng)前或隨后的頻率信息構(gòu)成。
4.根據(jù)權(quán)利要求1所述的信息處理設(shè)備，其中通過對編碼形式的所說的頻率信息進(jìn)行解碼實(shí)施對所說的頻率信息的操作。
5.根據(jù)權(quán)利要求1所述的信息處理設(shè)備，其中通過將相應(yīng)的信號(hào)周期加到在所說的頻率信息的頻率中實(shí)施對所說的頻率信息的操作。
6.一種信息存儲(chǔ)設(shè)備，包括對關(guān)于具有可變頻率的同步時(shí)鐘信號(hào)的頻率信息進(jìn)行操作的頻率信息操作部分；和信息存儲(chǔ)部分，向所述信息存儲(chǔ)部分輸送所說的同步時(shí)鐘信號(hào)作為操作時(shí)鐘信號(hào)并以與通過所說的頻率信息操作部分的操作的結(jié)果適當(dāng)?shù)貢r(shí)控的關(guān)系執(zhí)行信息存儲(chǔ)操作。
7.根據(jù)權(quán)利要求6所述的信息存儲(chǔ)設(shè)備，其中所說的信息存儲(chǔ)部分具有通過累積電荷存儲(chǔ)數(shù)據(jù)的多個(gè)存儲(chǔ)單元，以及其中所說的信息存儲(chǔ)操作包括如下操作中的至少一種操作包括使電荷從所說的存儲(chǔ)單元的一部分進(jìn)入放大器，將電荷輸入到所說的放大器和從其中輸出電荷，以及使所說的放大器在所說的存儲(chǔ)單元中累積電荷。
8.根據(jù)權(quán)利要求7所述的信息存儲(chǔ)設(shè)備，其中所說的存儲(chǔ)單元形成存儲(chǔ)器本體中，以及所說的頻率信息操作部分形成在用于控制所說的存儲(chǔ)器本體的存儲(chǔ)器控制單元中。
9.根據(jù)權(quán)利要求6所述的信息存儲(chǔ)設(shè)備，其中通過對編碼形式的所說的頻率信息進(jìn)行解碼實(shí)施對所說的頻率信息的操作。
10.根據(jù)權(quán)利要求6所述的信息存儲(chǔ)設(shè)備，其中通過將相應(yīng)的信號(hào)周期加到在所說的頻率信息的頻率中實(shí)施對所說的頻率信息的操作。
11.一種信息存儲(chǔ)設(shè)備，包括產(chǎn)生關(guān)于具有可變頻率的同步時(shí)鐘信號(hào)的頻率信息的頻率控制部分；對所說的頻率信息進(jìn)行操作的頻率信息操作部分；和信息存儲(chǔ)部分，向所述信息存儲(chǔ)部分輸送所說的同步時(shí)鐘信號(hào)作為操作時(shí)鐘信號(hào)并以與通過所說的頻率信息操作部分的操作的結(jié)果適當(dāng)?shù)貢r(shí)控的關(guān)系執(zhí)行信息存儲(chǔ)操作。
12.根據(jù)權(quán)利要求11所述的信息存儲(chǔ)設(shè)備，其中所說的頻率控制部分基于來自中央處理單元的指令改變所說的同步時(shí)鐘信號(hào)的頻率，以便輸出關(guān)于所說的同步時(shí)鐘信號(hào)的當(dāng)前或隨后的頻率的頻率信息。
13.一種信息處理方法，包括如下步驟對關(guān)于具有可變頻率的同步時(shí)鐘信號(hào)的頻率信息進(jìn)行操作；和給信息處理部分輸送所說的同步時(shí)鐘信號(hào)作為操作時(shí)鐘信號(hào)，同時(shí)允許所說的信息處理部分以與在所說的頻率信息操作步驟中的操作的結(jié)果適當(dāng)?shù)貢r(shí)控的關(guān)系執(zhí)行信息處理。
14.根據(jù)權(quán)利要求13所述的信息處理方法，其中所說的信息處理包括將信息存儲(chǔ)到通過電荷的累積能夠保持?jǐn)?shù)據(jù)的多個(gè)存儲(chǔ)單元中，所說的信息處理進(jìn)一步包括如下操作中的至少一種操作包括使電荷從所說的存儲(chǔ)單元的一部分進(jìn)入放大器，將電荷輸入到所說的放大器和從其中輸出電荷，以及使所說的放大器在所說的存儲(chǔ)單元中累積電荷。
15.一種信息處理程序，包括如下步驟對關(guān)于具有可變頻率的同步時(shí)鐘信號(hào)的頻率信息進(jìn)行操作；和給信息處理部分輸送所說的同步時(shí)鐘信號(hào)作為操作時(shí)鐘信號(hào)，同時(shí)允許所說的信息處理部分以與在所說的頻率信息操作步驟中的操作的結(jié)果適當(dāng)?shù)貢r(shí)控的關(guān)系執(zhí)行信息處理。
16.根據(jù)權(quán)利要求13所述的信息處理程序，其中所說的信息處理包括將信息存儲(chǔ)到通過電荷的累積能夠保持?jǐn)?shù)據(jù)的多個(gè)存儲(chǔ)單元中，所說的信息處理進(jìn)一步包括如下操作中的至少一種操作包括使電荷從所說的存儲(chǔ)單元的一部分進(jìn)入放大器，將電荷輸入到所說的放大器和從其中輸出電荷，以及使所說的放大器在所說的存儲(chǔ)單元中累積電荷。
全文摘要
本發(fā)明涉及以可變操作頻率工作的信息處理設(shè)備，具體提供了一種信息處理設(shè)備和用于它的信息處理方法以便在使用可變操作頻率時(shí)實(shí)施最佳的信號(hào)處理而不使性能劣化。該設(shè)備的頻率信息操作部分(12)將對應(yīng)的信號(hào)周期加到關(guān)于具有可變頻率的同步時(shí)鐘信號(hào)(CLKv)的頻率信息(Infq)中。向該設(shè)備的信息處理部分輸送該同步時(shí)鐘信號(hào)作為操作時(shí)鐘信號(hào)，并在通過頻率信息操作部分(12)相加的結(jié)果滿足預(yù)定的條件時(shí)處理信息。因此以消除浪費(fèi)的等待時(shí)間的方式實(shí)現(xiàn)了最佳的處理。
文檔編號(hào)G11C11/407GK1695125SQ200380100810
公開日2005年11月9日 申請日期2003年10月7日 優(yōu)先權(quán)日2002年10月18日
發(fā)明者下山健 申請人:索尼株式會(huì)社