專利名稱：利用反饋金屬氧化物半導(dǎo)體場效應(yīng)晶體管的抗單擊擾動(dòng)的靜態(tài)隨機(jī)存取存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及抗單擊擾動(dòng)(SEU)的靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)存儲(chǔ)器單元。
背景技術(shù)：
和先有技術(shù)存儲(chǔ)器，例如靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)，通常包括多個(gè)存儲(chǔ)器單元，每個(gè)單元存儲(chǔ)一位信息。廣泛用于SRAM中的存儲(chǔ)器單元10示于

圖1。存儲(chǔ)器單元10是一個(gè)6晶體管單元，并包括第一反相器12和第二反相器14。第一反相器12包括金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)16和18，第二反相器14包括MOSFET 20和22。
MOSFET 16和20的源端連接到電源VSS，MOSFET 18和22的漏端連接到參考電源VDD。第一和第二反相器12和14交叉連接。相應(yīng)地，MOSFET 16和18的柵極端連接到MOSFET 20的漏端和MOSFET 22的源端，MOSFET 20和22的柵極端連接到MOSFET 16的漏端和MOSFET18的源端。
第一傳輸門24包括一個(gè)MOSFET，其源/漏電路連接到MOSFET 16和18的柵極端，而其柵極端連接到字線WL。此外，第二傳輸門26包括一個(gè)MOSFET，其源/漏電路連接到MOSFET 20和22的柵極端，而其柵極端連接到字線WL。
存儲(chǔ)器單元10易受來自輻射環(huán)境的高能粒子的損害，因此在入射輻射能量和/或電荷的很大范圍內(nèi)發(fā)生SEU時(shí)易于失去其編程狀態(tài)。
曾建議在與存儲(chǔ)器交叉連接的反相器中用多晶硅電阻作為發(fā)生SEU時(shí)這種編程狀態(tài)丟失的解決方案。
具有這種電阻的存儲(chǔ)器單元30示于圖2。存儲(chǔ)器單元30也是一個(gè)6晶體管單元，并包括第一反相器32和第二反相器34。第一反相器32包括MOSFET 36和38，第二反相器34包括MOSFET 40和42。
MOSFET 36和40的源端連接到電源VSS，MOSFET 38和42的漏端連接到參考電源VDD。第一和第二反相器32和34交叉連接。因此，MOSFET 36和38的柵極端通過反饋電阻44連接到MOSFET 40的漏端和MOSFET 42的源端，MOSFET 40和42的柵極端直接連接到MOSFET 36的漏端和MOSFET 38的源端。
第一傳輸門46包括一個(gè)MOSFET，其源/漏電路連接到MOSFET 36和38的柵極端，其柵極端連接到字線WL。此外，第二傳輸門48包括一個(gè)MOSFET，其源/漏電路連接到MOSFET 40和42的柵極端，其柵極端連接到字線WL。
遺憾的是，反饋電阻44的電阻隨溫度按指數(shù)律變化。于是，在高溫(最小電阻率)時(shí)，存儲(chǔ)器單元30所提供的對SEU的抗擾性低。低溫時(shí)，電阻率高，故存儲(chǔ)器單元30所提供的對SEU事件的抗擾性也高。但低溫時(shí)的高電阻降低了存儲(chǔ)器單元30的編程速度。而且，為反饋電阻44提供足夠電阻所需的多晶硅用去太多寶貴的硅。
因此，曾建議用與第七晶體管并聯(lián)的兩個(gè)背對背蕭特基二極管作為發(fā)生SEU時(shí)編程狀態(tài)丟失問題的又一解決方案。這種類型的存儲(chǔ)器單元50示于圖3。存儲(chǔ)器單元50是七個(gè)晶體管加蕭特基二極管單元，并包括第一反相器52和第二反相器54。第一反相器52包括MOSFET 56和58，第二反相器54包括MOSFET 60和62。
MOSFET 56和60的源端連接到電源VSS，MOSFET 58和62的漏端連接到參考電源VDD。第一和第二反相器52和54交叉連接。因此，MOSFET 56和58的柵極端通過MOSFET 64的源/漏電路和并聯(lián)的背對背蕭特基二極管66連接到MOSFET 60的漏端和MOSFET62的源端，而MOSFET 60和62的柵極端直接連接到MOSFET 56的漏端和MOSFET 58的源端。MOSFET 64的柵極端連接到字線WL。
第一傳輸門68包括一個(gè)MOSFET，其源/漏電路連接到MOSFET 56和58的柵極端，而其柵極端連接到字線WL。此外，第二傳輸門70包括一個(gè)MOSFET，其源/漏電路連接到MOSFET 60和62的柵極端，而其柵極端連接到字線WL。
背對背蕭特基二極管66提供抗SEU所需的反饋電阻。MOSFET 64僅用來在寫入操作時(shí)提供高導(dǎo)電率，但在備用/編程狀態(tài)沒有用處。
遺憾的是，在制造存儲(chǔ)器單元50時(shí)，由于加工的復(fù)雜性對制造蕭特基二極管的控制非常差。這種不良的制造控制導(dǎo)致反饋電阻的差別很大，于是在對SEU的抗擾性方面差別也很大。而且，為使存儲(chǔ)器單元50在正常情況下正常工作，反饋電阻值應(yīng)足夠低，以提供足夠的導(dǎo)電率來保持第一和第二反相器52和54的交叉連接。由于上述不良的制造控制的緣故，蕭特基二極管66常常具有很高的反饋電阻，足以使第一和第二反相器52和54斷開聯(lián)系，產(chǎn)生浮動(dòng)節(jié)點(diǎn)。這種浮動(dòng)節(jié)點(diǎn)問題在較低溫度時(shí)(例如-55℃)甚至更為嚴(yán)重，并產(chǎn)生不可接受的維持電流。
本發(fā)明將解決這些和/或其它問題中的一個(gè)或多個(gè)問題。
發(fā)明概述按照本發(fā)明的一個(gè)方面，隨機(jī)存取存儲(chǔ)器單元包括第各自具有輸入端和輸出端的一和第二反相器。第一反相器的輸入端僅僅通過具有結(jié)的一個(gè)器件連接到第二反相器的輸出端，并且所述器件包括MOSFET。第二反相器的輸入端連接到第一反相器的輸出端。
按照本發(fā)明的另一個(gè)方面，隨機(jī)存取存儲(chǔ)器單元包括第一和第二反相器以及第一和第二傳輸門。第一反相器具有輸入端和輸出端，第二反相器有輸入端和輸出端。第一傳輸門連接到第一反相器的輸入端。第二傳輸門連接到第二反相器的輸入端。第一反相器的輸入端僅僅通過一個(gè)有源器件連接到第二反相器的輸出端，并且所述器件包括MOSFET。第二反相器的輸入端連接到第一反相器的輸出端。
按照本發(fā)明的又一個(gè)方面，隨機(jī)存取存儲(chǔ)器單元包括第一、第二、第三、第四、第五和第六MOSFET以及第七個(gè)無蕭特基二極管的MOSFET，它們各自具有柵極、源極和漏極。第三和第四MOSFET的柵極連接在一起，而第五和第六MOSFET的柵極連接在一起。第三和第五MOSFET的源極連接在一起，而第四和第六MOSFET的漏極連接在一起。第三MOSFET的漏極連接到第四MOSFET的源極，而第五MOSFET的漏極連接到第六MOSFET的源極。第三和第四MOSFET的柵極通過無蕭特基二極管的第七M(jìn)OSFET的源極和漏極連接到第五MOSFET的漏極和第六MOSFET的源極。第五和第六MOSFET的柵極連接到第三MOSFET的漏極和第四MOSFET的源極。第一MOSFET的源極和漏極之一連接到第三和第四MOSFET的柵極，而第二MOSFET的源極和漏極之一連接到第五和第六MOSFET的柵極。第一和第二MOSFET的柵極連接到字線。
附圖簡要說明從以下結(jié)合附圖對本發(fā)明的詳細(xì)討論，本發(fā)明的這些以及其它特征和優(yōu)點(diǎn)將更加顯而易見，附圖中圖1示出第一先有技術(shù)的存儲(chǔ)器單元；圖2示出第二先有技術(shù)的存儲(chǔ)器單元；圖3示出第三先有技術(shù)的存儲(chǔ)器單元；以及圖4示出按照本發(fā)明實(shí)施例的存儲(chǔ)器單元。
詳細(xì)說明按照本發(fā)明的存儲(chǔ)器單元100示于圖3。存儲(chǔ)器單元100是一個(gè)7晶體管單元，并包括第一反相器102和第二反相器104。第一反相器包括MOSFET 106和108，而第二反相器包括MOSFET 110和112。
MOSFET 106和110的源端連接到電源VSS，而MOSFET 108和112的漏端連接到參考電源VDD。第一和第二反相器102和104交叉連接。因此，MOSFET 106和108的柵極端通過MOSFET 114的源極/漏極電路連接到MOSFET 110的漏端和MOSFET 112的源端，而MOSFET 110和112的柵極端直接連接到MOSFET 106的漏端和MOSFET 108的源端。MOSFET 114的柵極端連接到非倒相字線或倒相字線，如下述。
第一傳輸門116包括一個(gè)MOSFET，其源/漏電路連接到MOSFET 106和108的柵極端，而其柵極端連接到字線WL。此外，第二傳輸門118包括一個(gè)MOSFET，其源/漏電路連接到MOSFET 110和112的柵極端，而其柵極端連接到字線WL。
MOSFET 114可以是耗盡型MOSFET，它具有負(fù)閾電壓和N+多晶硅柵極。或者，MOSFET 114可以是增強(qiáng)型MOSFET，它具有正閾電壓和N+多晶硅柵極。在MOSFET 114是NMOSFET的情況下，非倒相字線連接到MOSFET 114的柵極端?；蛘?，MOSFET 114可以是具有負(fù)閾值的耗盡型PMOSFET。再或者，MOSFET 114可以是具有正閾值和N+多晶硅柵極的增強(qiáng)型PMOSFET。在MOSFET 114是PMOSFET的情況下，倒相字線連接到MOSFET 114的柵極端。
第七晶體管，即MOSFET 114，在SEU期間起反饋電阻的作用?？梢哉{(diào)節(jié)MOSFET 114的閾電壓以便獲取飽和時(shí)(耗盡型FET)或亞閾值范圍(增強(qiáng)型FET)的所需反饋電阻。在備用/編程模式期間，MOSFET114以線性方式(耗盡型FET)或亞閾值方式(增強(qiáng)型FET)工作，并且在所有的工作溫度下(-55℃-+125℃)提供足夠的電導(dǎo)，以便將第一和第二反相器102和104交叉連接。在WL為高的寫入操作期間，MOSFET114工作在飽和狀態(tài)并為編程提供足夠的驅(qū)動(dòng)電流。
存儲(chǔ)器單元100比存儲(chǔ)器單元50更容易制造。在飽和狀態(tài)或在亞閾值范圍，存儲(chǔ)器單元100中的反饋電阻的變化受MOSFET 114的驅(qū)動(dòng)電流控制，并且，與存儲(chǔ)器單元30中的反饋電阻44的電阻相比非常小。而且，MOSFET 114所代表的溫度靈敏度也比多晶硅電阻或蕭特基二極管的電阻要小得多。最后，在正常工作時(shí)，MOSFET 114的驅(qū)動(dòng)電流提供足夠的導(dǎo)電率，從而避免了浮動(dòng)節(jié)點(diǎn)和/或高維持電流。
以上對本發(fā)明的某些修改作了討論。實(shí)施本發(fā)明的技術(shù)人員也可以進(jìn)行其它修改。所以，應(yīng)該認(rèn)為本發(fā)明的說明書僅是說明性的，目的是教給本專業(yè)的技術(shù)人員實(shí)現(xiàn)本發(fā)明的最佳模式?？梢詫σ恍┘?xì)節(jié)進(jìn)行實(shí)質(zhì)性的改變而不會(huì)背離本發(fā)明的精神，并且保留對在所附權(quán)利要求書范圍內(nèi)的所有修改的獨(dú)有的使用權(quán)利。
權(quán)利要求
1.一種隨機(jī)存取存儲(chǔ)器單元，它包括第一反相器，它具有輸入端和輸出端；第二反相器，它具有輸入端和輸出端；其中，所述第一反相器的所述輸入端僅僅通過具有結(jié)的器件連接到所述第二反相器的所述輸出端，并且所述器件包括MOSFET；以及其中，所述第二反相器的所述輸入端連接到所述第一反相器的所述輸出端。
2.如權(quán)利要求1所述的隨機(jī)存取存儲(chǔ)器單元，其特征在于所述MOSFET包括具有負(fù)閾值和N+多晶硅柵極的耗盡型NMOSFET。
3.如權(quán)利要求1所述的隨機(jī)存取存儲(chǔ)器單元，其特征在于所述MOSFET包括具有正閾值和N+多晶硅柵極的增強(qiáng)型NMOSFET。
4.如權(quán)利要求2或3所述的隨機(jī)存取存儲(chǔ)器單元，其特征在于還包括連接到所述NMOSFET的柵極的非倒相字線。
5.如權(quán)利要求1所述的隨機(jī)存取存儲(chǔ)器單元，其特征在于所述MOSFET包括具有負(fù)閾值的耗盡型PMOSFET。
6.如權(quán)利要求2所述的隨機(jī)存取存儲(chǔ)器單元，其特征在于所述MOSFET包括具有正閾值和N+多晶硅柵極的增強(qiáng)型PMOSFET。
7.如權(quán)利要求5或6所述的隨機(jī)存取存儲(chǔ)器單元，其特征在于還包括連接到所述PMOSFET的柵極的倒相字線。
8.如權(quán)利要求1所述的隨機(jī)存取存儲(chǔ)器單元，其特征在于所述第二反相器的所述輸入端直接連接到所述第一反相器的所述輸出端。
9.一種隨機(jī)存取存儲(chǔ)器單元，它包括第一反相器，它具有輸入端和輸出端；第二反相器，它具有輸入端和輸出端；第一傳輸門，它連接到所述第一反相器的所述輸入端；第二傳輸門，它連接到所述第二反相器的所述輸入端；其中，所述第一反相器的所述輸入端僅僅通過一個(gè)有源器件連接到所述第二反相器的所述輸出端，并且所述器件包括MOSFET；以及其中，所述第二反相器的輸入端連接到所述第一反相器的所述輸出端。
10.如權(quán)利要求9所述的隨機(jī)存取存儲(chǔ)器單元，其特征在于所述MOSFET包括具有負(fù)閾值和N+多晶硅柵極的耗盡型NMOSFET。
11.如權(quán)利要求9所述的隨機(jī)存取存儲(chǔ)器單元，其特征在于所述MOSFET包括具有正閾值和N+多晶硅柵極的增強(qiáng)型NMOSFET。
12.如權(quán)利要求10或11所述的隨機(jī)存取存儲(chǔ)器單元，其特征在于還包括連接到所述NMOSFET柵極和所述第一和第二傳輸門的非倒相字線。
13.如權(quán)利要求9所述的隨機(jī)存取存儲(chǔ)器單元，其特征在于所述MOSFET包括具有負(fù)閾值的耗盡型PMOSFET。
14.如權(quán)利要求9所述的隨機(jī)存取存儲(chǔ)器單元，其特征在于所述MOSFET包括具有正閾值和N+多晶硅柵極的增強(qiáng)型PMOSFET。
15.如權(quán)利要求13或14所述的隨機(jī)存取存儲(chǔ)器單元，其特征在于還包括連接到所述PMOSFET柵極的倒相字線和連接到所述第一和第二傳輸門的非倒相字線。
16.如權(quán)利要求8所述的隨機(jī)存取存儲(chǔ)器單元，其特征在于所述第二反相器的所述輸入端直接連接到所述第一反相器的所述輸出端。
17.一種隨機(jī)存取存儲(chǔ)器單元，它包括第一、第二、第三、第四、第五和第六MOSFET，它們具有柵極、源極和漏極；無蕭特基二極管的第七M(jìn)OSFET，它具有柵極、源極和漏極；其中，所述第三和第四MOSFET的所述柵極連接在一起；其中，所述第五和第六MOSFET的所述柵極連接在一起；其中，所述第三和第五MOSFET的所述源極連接在一起；其中，所述第四和第六MOSFET的所述漏極連接在一起；其中，所述第三MOSFET的所述漏極連接到所述第四MOSFET的所述源極；其中，所述第五MOSFET的所述漏極連接到所述第六MOSFET的所述源極；其中，所述第三和第四MOSFET的柵極通過所述無蕭特基二極管的第七M(jìn)OSFET的所述源極和漏極連接到所述第五MOSFET的所述漏極和所述第六MOSFET的所述源極；其中，所述第五和第六MOSFET的所述柵極連接到所述第三MOSFET的漏極和所述第四MOSFET的源極；其中，所述第一MOSFET的所述源極和漏極之一連接到所述第三和第四MOSFET的所述柵極；其中，所述第二MOSFET的所述源極和漏極之一連接到所述第五和第六MOSFET的所述柵極；以及其中，所述第一和第二MOSFET的所述柵極連接到寫入線。
18.如權(quán)利要求17所述的隨機(jī)存取存儲(chǔ)器單元，其特征在于所述無蕭特基二極管的第七M(jìn)OSFET包括具有負(fù)閾值和N+多晶硅柵極的耗盡型NMOSFET。
19.如權(quán)利要求17所述的隨機(jī)存取存儲(chǔ)器單元，其特征在于所述無蕭特基二極管的第七M(jìn)OSFET包括具有正閾值和N+多晶硅柵極的增強(qiáng)型NMOSFET。
20.如權(quán)利要求18所述的隨機(jī)存取存儲(chǔ)器單元，其特征在于所述寫入線包括非倒相字線，并且其中，所述非倒相字線連接到所述NMOSFET的所述柵極。
21.如權(quán)利要求17所述的隨機(jī)存取存儲(chǔ)器單元，其特征在于所述無蕭特基二極管的第七M(jìn)OSFET包括具有負(fù)閾值的耗盡型PMOSFET。
22.如權(quán)利要求17所述的隨機(jī)存取存儲(chǔ)器單元，其特征在于所述無蕭特基二極管的第七M(jìn)OSFET包括具有正閾值和N+多晶硅柵極的增強(qiáng)型PMOSFET。
23.如權(quán)利要求21所述的隨機(jī)存取存儲(chǔ)器單元，其特征在于所述寫入線包括非倒相字線，并且其中，倒相字線連接到所述PMOSFET的所述柵極。
24.如權(quán)利要求17所述的隨機(jī)存取存儲(chǔ)器單元，其特征在于所述第五和第六MOSFET的所述柵極直接連接到所述第三MOSFET的柵極和所述第四MOSFET的源極。
全文摘要
一種隨機(jī)存取存儲(chǔ)器單元，它包括各自具有輸入端和輸出端的第一和第二反相器。第一反相器的輸入端通過無蕭特基二極管的MOSFET連接到第二反相器的輸出端。第二反相器的輸入端連接到第一反相器的輸出端。
文檔編號G11C11/412GK1784749SQ03812227
公開日2006年6月7日 申請日期2003年4月3日 優(yōu)先權(quán)日2002年4月4日
發(fā)明者M·S·劉, S·P·辛哈 申請人:霍尼韋爾國際公司