專利名稱：具有內(nèi)建自測功能的存儲模塊和存儲部件的制作方法
背景技術(shù)：
1、發(fā)明領(lǐng)域本發(fā)明一般涉及存儲系統(tǒng)，特別涉及具有內(nèi)建自測功能的存儲模塊和存儲部件，如存儲器件或存儲器緩沖器。
2、背景技術(shù)集成電路器件如隨機(jī)存取存儲器(RAM)在制造期間通常經(jīng)受器件檢驗測試。通常，設(shè)計這種檢驗測試以檢測存儲器陣列中的靜態(tài)和動態(tài)缺陷。靜態(tài)缺陷例如包括集成電路器件中的開路和短路缺陷。動態(tài)缺陷包括如產(chǎn)生計時靈敏缺陷的弱高導(dǎo)通或低導(dǎo)通晶體管等缺陷。
通常采用專用的集成電路器件測試器以進(jìn)行制造檢驗測試。例如，這種集成電路器件測試器可用于對存儲器陣列進(jìn)行讀/寫檢驗周期測試。通常相對低速(例如20MHz)、低成本集成電路器件測試器足夠用于檢測存儲器陣列中的靜態(tài)缺陷。然而，需要極其昂貴的集成電路測試器來檢測超高速存儲器陣列中的動態(tài)缺陷。這種昂貴的高速集成電路測試器增加了這種器件的總制造成本。此外，對于包括大存儲器陣列的集成電路器件，進(jìn)行這種讀/寫測試所需要的周期時間與陣列的尺寸成比例增加。
為克服涉及測試集成電路器件的困難而做的嘗試包括實現(xiàn)內(nèi)建自測功能(BIST)電路。例如，集成電路高速緩沖存儲器陣列可包含在存儲器陣列上進(jìn)行標(biāo)準(zhǔn)靜態(tài)隨機(jī)存取存儲器(SRAM)13N March測試算法的電路。通常采用狀態(tài)機(jī)隨著采樣數(shù)據(jù)輸出的電路產(chǎn)生13N March測試算法并產(chǎn)生結(jié)果的信號。然后該信號再次與期望值比較以確定存儲器陣列中是否存在缺陷。這種BIST電路通常在避免使用昂貴高速測試器的同時也能進(jìn)行高速測試。
不幸的是，這些BIST例程一般只能對存儲器陣列施加預(yù)編程的測試序列。隨著這種存儲器陣列的制造工藝的發(fā)展，制造測試技術(shù)人員通常研制了用于檢測存儲器陣列中的靜態(tài)和動態(tài)缺陷的一種改進(jìn)策略。
而且，這種用于檢測缺陷的改進(jìn)策略只能應(yīng)用于將器件放入昂貴集成電路器件測試器中時進(jìn)行的測試。因此，在不用昂貴測試器的情況下或在不重新設(shè)計電路器件的情況下，技術(shù)人員不能實現(xiàn)改進(jìn)測試策略的優(yōu)點。由于存儲器技術(shù)的發(fā)展，特別是在窄的高速總線領(lǐng)域的發(fā)展(這通常以約1.6GHz的速度運行，用于與動態(tài)隨機(jī)存取存儲器(DRAM)一起使用)，為獲得能以這種高操作頻率測試存儲模塊或存儲部件的高速測試器是很昂貴的。因此，昂貴高速硬件測試器的附加使用增加了確定硬件故障所需要的時間，更不必說大大增加了這些存儲模塊和存儲部件的總制造成本。


圖1示出了根據(jù)本發(fā)明實施例的具有內(nèi)建自測功能的存儲模塊；和圖2示出了根據(jù)本發(fā)明實施例的具有內(nèi)建自測功能的存儲部件。
具體實施例方式
圖1表示根據(jù)本發(fā)明實施例的具有內(nèi)建自測功能(BIST)的存儲模塊。利用圖1的存儲模塊100，不需要昂貴的外部高速測試器用于測試存儲模塊100。存儲模塊100如此構(gòu)成，以便在不需要任何外部設(shè)備的情況下使用BIST。
圖1中所示的存儲模塊100利用一組緩沖器130、140、150，以便提供與處理器部件如存儲控制器(未示出)的接口，它們可能在不同于存儲器件110、120如動態(tài)隨機(jī)存取存儲器(DRAM)器件的電壓和/或頻率下工作。在圖1的實施例中，存儲模塊100采用了三個緩沖器結(jié)構(gòu)兩個數(shù)據(jù)緩沖器1st130、2nd140、以及地址和指令緩沖器150。然而，第一與第二數(shù)據(jù)緩沖器130、140以及地址和指令緩沖器150可以安裝到單個緩沖器件中，或者可同樣使用附加的緩沖器部件。
在一個實施例中，內(nèi)建自測功能(BIST)邏輯和電路結(jié)合了地址和指令緩沖器150。地址和指令緩沖器優(yōu)選包括地址和指令發(fā)生器154，以便產(chǎn)生要傳輸給存儲器件110、120用于測試的地址和指令以及測試數(shù)據(jù)，并且代替產(chǎn)生測試數(shù)據(jù)，BIST邏輯可利用從數(shù)據(jù)總線的存儲控制器提取的已有數(shù)據(jù)作為測試數(shù)據(jù)。隨著產(chǎn)生測試數(shù)據(jù)，地址和指令發(fā)生器154還產(chǎn)生比較測試數(shù)據(jù)，其用于將從存儲器件110、120讀取的測試數(shù)據(jù)與開始從地址和指令發(fā)生器154傳輸?shù)酱鎯ζ骷?10、120用于儲存的測試數(shù)據(jù)(與比較測試數(shù)據(jù)相同)相比較。
在一個實施例中，由地址/指令發(fā)生器154產(chǎn)生的測試數(shù)據(jù)被傳輸?shù)酱鎯ζ骷?10、120并儲存在其中。然后，從存儲器件110讀取被儲存(寫)在存儲器件110、120中的測試數(shù)據(jù)并與比較測試數(shù)據(jù)相比較，該比較測試數(shù)據(jù)與測試數(shù)據(jù)相同也是由地址和指令發(fā)生器154產(chǎn)生的?？梢栽诿恳粋€數(shù)據(jù)緩沖器130、140中提供比較器145如“異或”(XOR)比較器，以便將從存儲器件110、120讀取的測試數(shù)據(jù)與由地址/指令發(fā)生器154提供的比較測試數(shù)據(jù)相比較。由比較器145確定該比較是否是匹配的或有失敗的，然后結(jié)果優(yōu)選傳輸給可設(shè)置在地址和指令緩沖器150內(nèi)的測試結(jié)果/狀態(tài)寄存器156。然后測試結(jié)果/狀態(tài)寄存器156向外部器件如存儲控制器提供測試狀態(tài)或結(jié)果信號。由測試結(jié)果/狀態(tài)寄存器156產(chǎn)生的測試狀態(tài)/結(jié)果信號可利用兩位信息組，表示例如下列狀態(tài)不能執(zhí)行BIST(00)；執(zhí)行BIST(01)；BIST無效(10)；BIST通過(11)。雖然圖1示出了具有兩個存儲器件110、120的存儲模塊100，存儲模塊100不限于只有兩個存儲器件，可以采用任何合適數(shù)量的存儲器件。
此外，不采用高速時鐘信號進(jìn)行測試，存儲模塊100可采用慢速時鐘信號，只產(chǎn)生一個時鐘，并利用在地址和指令緩沖器150中時鐘倍增器152，以便倍增和向存儲器件110、120分配時鐘信號。因而，通過圖1中所示的存儲模塊100，可獨立于其它系統(tǒng)而測試存儲模塊100，并且不需要昂貴的高速測試器以測試存儲器件110、120和在存儲模塊100本身內(nèi)部的它們的連接。
圖2表示根據(jù)本發(fā)明實施例的具有BIST的存儲部件。如圖2所示，BIST邏輯可完全設(shè)置在一個存儲部件如緩沖器210和存儲器件220內(nèi)。即，每個存儲部件可以獨立于任何其它部件使用并對其自身進(jìn)行測試。緩沖器210可以是地址和指令緩沖器150，或數(shù)據(jù)緩沖器130、140，如上面參照圖1所述的。
BIST邏輯包括控制器260以進(jìn)行BIST操作。控制器260優(yōu)選接收時鐘信號，并且還提供來自存儲部件如緩沖器210或存儲器件220的測試結(jié)果信號。與圖1的地址和指令發(fā)生器154一樣，控制器260適于產(chǎn)生測試數(shù)據(jù)并比較測試數(shù)據(jù)以測試緩沖器部件210的功能邏輯或存儲器陣列250(這取決于存儲部件的類型，例如緩沖器或存儲器件)、或存儲器件220。測試數(shù)據(jù)優(yōu)選提供給功能邏輯或存儲器陣列250，然后該測試數(shù)據(jù)傳輸?shù)捷斎?輸出接口230、240。測試數(shù)據(jù)還可以從控制器260直接傳輸?shù)捷斎?輸出接口230、240以測試輸入/輸出接口230、240。
輸入/輸出接口230、240設(shè)有反饋回路(loopback)，因而測試數(shù)據(jù)可以從輸入/輸出接點返回到比較寄存器270，以便比較來自輸入/輸出接口230、240的測試數(shù)據(jù)，最后達(dá)到測試功能邏輯或存儲器陣列250的目的?？刂破?60適于產(chǎn)生比較測試數(shù)據(jù)并將其提供給比較寄存器270，以便比較寄存器270可比較從輸入/輸出接口230、240接收的測試數(shù)據(jù)與比較測試數(shù)據(jù)，從而確定是否匹配和測試是否成功。因而，比較寄存器270根據(jù)測試結(jié)果做出決定，并優(yōu)選通過控制器260報告測試結(jié)果。比較寄存器270和控制器260可以在一單個器件內(nèi)或公共電路內(nèi)實現(xiàn)。
因此，通過采用帶有BIST的存儲部件如緩沖器210和存儲器件220，在制造緩沖器210和存儲器件220之后可進(jìn)行本地自測試。然而，部件-級內(nèi)建自測功能可以在制造和封裝的各個階段進(jìn)行，包括在晶片探測階段、在后封裝期間、以及甚至在后組裝期間。相應(yīng)地，圖2的存儲部件210、220可以獨立于其它部件進(jìn)行測試，并且在測試存儲部件210、220時不需要昂貴的高速測試器。
前面已經(jīng)參照本發(fā)明的具體實施例進(jìn)行了說明，應(yīng)該理解在不脫離本發(fā)明的精神的情況下可以做很多修改。所附權(quán)利要求書趨于覆蓋落入本發(fā)明的范圍和精神范圍內(nèi)的這些修改。因此這里公開的實施例只是示意性的并不是限制性的，本發(fā)明的范圍由所附權(quán)利要求書表示，而不是由前述說明表示，因此落入權(quán)利要求書的等效含義和范圍內(nèi)的所有修改都將包含在本發(fā)明。
權(quán)利要求
1.一種具有內(nèi)建自測功能的存儲部件，包括耦合到存儲器陣列并具有反饋回路的輸入/輸出接口；控制器，其向輸入/輸出接口傳輸輸入/輸出測試數(shù)據(jù)，并從輸入/輸出接口的反饋回路接收輸入/輸出測試數(shù)據(jù)；和比較寄存器，將傳輸給輸入/輸出接口的輸入/輸出測試數(shù)據(jù)與從輸入/輸出接口接收的輸入/輸出測試數(shù)據(jù)進(jìn)行比較。
2.根據(jù)權(quán)利要求1的存儲部件，其中該存儲部件是動態(tài)隨機(jī)存取存儲器(DRAM)。
3.根據(jù)權(quán)利要求1的存儲部件，其中該存儲部件是緩沖器。
4.根據(jù)權(quán)利要求3的存儲部件，其中該緩沖器是地址和指令緩沖器。
5.根據(jù)權(quán)利要求3的存儲部件，其中該緩沖器是數(shù)據(jù)緩沖器。
6.根據(jù)權(quán)利要求3的存儲部件，其中該緩沖器是地址和指令以及數(shù)據(jù)緩沖器。
7.根據(jù)權(quán)利要求1的存儲部件，其中比較寄存器根據(jù)傳輸給輸入/輸出接口的輸入/輸出測試數(shù)據(jù)與從該輸入/輸出接口接收的輸入/輸出測試數(shù)據(jù)的比較而產(chǎn)生一個測試結(jié)果。
8.根據(jù)權(quán)利要求1的存儲部件，其中控制器適于向存儲器陣列傳輸存儲器陣列測試數(shù)據(jù)以在其中儲存測試數(shù)據(jù)，并且從存儲器陣列讀取存儲器陣列測試數(shù)據(jù)，以及比較寄存器適于將傳輸?shù)酱鎯ζ麝嚵械拇鎯ζ麝嚵袦y試數(shù)據(jù)與從存儲器陣列讀取的存儲器陣列測試數(shù)據(jù)相比較。
9.一種具有內(nèi)建自測功能的存儲部件，包括存儲器陣列；耦合到存儲器陣列并具有反饋回路的輸入/輸出接口；控制器，其向存儲器陣列傳輸存儲器陣列測試數(shù)據(jù)以儲存存儲器陣列測試數(shù)據(jù)，并從存儲器陣列讀取存儲器陣列測試數(shù)據(jù)；和比較寄存器，將傳輸給存儲器陣列的的存儲器陣列測試數(shù)據(jù)與從存儲器陣列讀取的存儲器陣列測試數(shù)據(jù)進(jìn)行比較。
10.根據(jù)權(quán)利要求9的存儲部件，其中該存儲部件是動態(tài)隨機(jī)存取存儲器(DRAM)。
11.根據(jù)權(quán)利要求9的存儲部件，其中該存儲部件是緩沖器。
12.根據(jù)權(quán)利要求11的存儲部件，其中該緩沖器是地址和指令緩沖器。
13.根據(jù)權(quán)利要求11的存儲部件，其中該緩沖器是數(shù)據(jù)緩沖器。
14.根據(jù)權(quán)利要求11的存儲部件，其中該緩沖器是地址和指令以及數(shù)據(jù)緩沖器。
15.根據(jù)權(quán)利要求9的存儲部件，其中比較寄存器根據(jù)傳輸給存儲器陣列的存儲器陣列測試數(shù)據(jù)與從存儲器陣列讀取的存儲陣列測試數(shù)據(jù)的比較而產(chǎn)生一個測試結(jié)果。
16.一種測試具有內(nèi)建自測功能的存儲部件的方法，包括向具有反饋回路的輸入/輸出接口傳輸輸入/輸出測試數(shù)據(jù)；從輸入/輸出接口的反饋回路接收輸入/輸出測試數(shù)據(jù)；和將傳輸?shù)捷斎?輸出接口的輸入/輸出測試數(shù)據(jù)與從輸入/輸出接口接收的輸入/輸出測試數(shù)據(jù)相比較。
17.根據(jù)權(quán)利要求16的方法，其中該存儲部件是動態(tài)隨機(jī)存取存儲器(DRAM)。
18.根據(jù)權(quán)利要求16的方法，其中該存儲部件是緩沖器。
19.根據(jù)權(quán)利要求18的方法，其中該緩沖器是地址和指令緩沖器。
20.根據(jù)權(quán)利要求18的方法，其中該緩沖器是數(shù)據(jù)緩沖器。
21.根據(jù)權(quán)利要求18的方法，其中該緩沖器是地址和指令以及數(shù)據(jù)緩沖器。
22.根據(jù)權(quán)利要求16的方法，其中比較寄存器根據(jù)傳輸給輸入/輸出接口的輸入/輸出測試數(shù)據(jù)與從該輸入/輸出接口接收的輸入/輸出測試數(shù)據(jù)的比較而產(chǎn)生一個測試結(jié)果。
23.根據(jù)權(quán)利要求16的方法，還包括向存儲器陣列傳輸存儲器陣列測試數(shù)據(jù)；在存儲器陣列中儲存存儲器陣列測試數(shù)據(jù)；從存儲器陣列讀取存儲器陣列測試數(shù)據(jù)；和將傳輸?shù)酱鎯ζ麝嚵械拇鎯ζ麝嚵袦y試數(shù)據(jù)與從存儲器陣列讀取的存儲器陣列測試數(shù)據(jù)相比較。
24.一種測試具有內(nèi)建自測功能的存儲部件的方法，包括向存儲器陣列傳輸存儲器陣列測試數(shù)據(jù)；在存儲器陣列中儲存存儲器陣列測試數(shù)據(jù)；從存儲器陣列讀取存儲器陣列測試數(shù)據(jù)；和將傳輸?shù)酱鎯ζ麝嚵械拇鎯ζ麝嚵袦y試數(shù)據(jù)與從存儲器陣列讀取的存儲器陣列測試數(shù)據(jù)相比較。
25.根據(jù)權(quán)利要求24的方法，其中該存儲部件是動態(tài)隨機(jī)存取存儲器(DRAM)。
26.根據(jù)權(quán)利要求24的方法，其中該存儲部件是緩沖器。
27.根據(jù)權(quán)利要求26的方法，其中該緩沖器是地址和指令緩沖器。
28.根據(jù)權(quán)利要求26的方法，其中該緩沖器是數(shù)據(jù)緩沖器。
29.根據(jù)權(quán)利要求26的方法，其中該緩沖器是地址和指令以及數(shù)據(jù)緩沖器。
30.根據(jù)權(quán)利要求24的方法，其中比較寄存器根據(jù)傳輸給存儲器陣列的存儲器陣列測試數(shù)據(jù)與從存儲器陣列讀取的存儲陣列測試數(shù)據(jù)的比較而產(chǎn)生一個測試結(jié)果。
31.一種具有內(nèi)建自測功能的存儲模塊，包括至少一個存儲部件；適于向至少一個存儲部件傳輸?shù)刂泛椭噶顢?shù)據(jù)以及測試數(shù)據(jù)的地址和指令緩沖器，其中地址和指令緩沖器包括寄存器以接收測試結(jié)果；和至少一個數(shù)據(jù)緩沖器，以便從地址和指令緩沖器接收測試數(shù)據(jù)、從至少一個存儲部件接收測試數(shù)據(jù)、并將從地址和指令緩沖器接收的測試數(shù)據(jù)與從該至少一個存儲部件接收的測試數(shù)據(jù)相比較以便產(chǎn)生測試結(jié)果。
32.根據(jù)權(quán)利要求31的存儲模塊，其中地址和指令緩沖器以及數(shù)據(jù)緩沖器位于一個緩沖器芯片內(nèi)。
33.根據(jù)權(quán)利要求31的存儲模塊，其中至少一個存儲部件是動態(tài)隨機(jī)存取存儲器(DRAM)。
34.根據(jù)權(quán)利要求31的存儲模塊，其中地址和指令緩沖器包括時鐘倍增器，以便接收時鐘信號并使傳輸給至少一個存儲部件和至少一個數(shù)據(jù)緩沖器的時鐘信號倍增。
35.根據(jù)權(quán)利要求31的存儲模塊，其中地址和指令緩沖器包括地址和指令發(fā)生器以產(chǎn)生地址和指令數(shù)據(jù)。
36.根據(jù)權(quán)利要求31的存儲模塊，其中測試數(shù)據(jù)是通過存儲控制器從數(shù)據(jù)總線獲得的。
37.根據(jù)權(quán)利要求31的存儲模塊，其中寄存器從該至少一個數(shù)據(jù)緩沖器接收測試結(jié)果并作為以下狀態(tài)之一報告測試結(jié)果沒有啟動內(nèi)建自測功能，啟動內(nèi)建自測功能，內(nèi)建自測功能失敗，以及內(nèi)建自測功能通過。
38.根據(jù)權(quán)利要求31的存儲模塊，其中至少一個數(shù)據(jù)緩沖器利用異或(XOR)比較器將從地址和指令緩沖器接收的測試數(shù)據(jù)與從至少一個存儲部件接收的測試數(shù)據(jù)相比較。
39.一種測試具有內(nèi)建自測功能的存儲模塊的方法，該方法包括從地址和指令緩沖器向存儲部件傳輸?shù)刂泛椭噶顢?shù)據(jù)以及測試數(shù)據(jù)；從地址和指令緩沖器接收測試數(shù)據(jù)；從存儲部件接收測試數(shù)據(jù)；和將從地址和指令緩沖器接收的測試數(shù)據(jù)與從存儲部件接收的測試數(shù)據(jù)相比較，以便產(chǎn)生測試結(jié)果。
40.根據(jù)權(quán)利要求39的方法，其中在數(shù)據(jù)緩沖器中執(zhí)行從地址和指令緩沖器接收測試數(shù)據(jù)、從存儲部件接收測試數(shù)據(jù)以及比較測試數(shù)據(jù)。
41.根據(jù)權(quán)利要求40的方法，其中數(shù)據(jù)緩沖器以及地址和指令緩沖器位于一個緩沖器芯片內(nèi)。
42.根據(jù)權(quán)利要求39的方法，其中存儲部件是動態(tài)隨機(jī)存取存儲器(DRAM)。
43.根據(jù)權(quán)利要求39的方法，還包括通過地址和指令緩沖器的時鐘倍增器接收時鐘信號；倍增時鐘信號；和向存儲部件和數(shù)據(jù)緩沖器傳輸時鐘信號。
44.根據(jù)權(quán)利要求39的方法，還包括從地址和指令緩沖器的地址和指令數(shù)據(jù)發(fā)生器產(chǎn)生地址和指令數(shù)據(jù)。
45.根據(jù)權(quán)利要求39的方法，還包括通過存儲器控制器從數(shù)據(jù)總線獲得測試數(shù)據(jù)。
46.根據(jù)權(quán)利要求39的方法，還包括在地址和指令緩沖器的寄存器中接收測試結(jié)果；和作為以下狀態(tài)之一報告來自寄存器的測試結(jié)果沒有啟動內(nèi)建自測功能，啟動內(nèi)建自測功能，內(nèi)建自測功能失敗，以及內(nèi)建自測功能通過。
47.根據(jù)權(quán)利要求39的方法，其中將從地址和指令緩沖器接收的測試數(shù)據(jù)與從存儲部件接收的測試數(shù)據(jù)相比較是通過利用異或(XOR)比較器的數(shù)據(jù)緩沖器執(zhí)行的。
48.一種具有內(nèi)建自測功能的存儲模塊，包括至少一個存儲部件；適于向至少一個存儲部件傳輸?shù)刂泛椭噶顢?shù)據(jù)以及測試數(shù)據(jù)的地址和指令緩沖器，其中地址和指令緩沖器包括接收測試結(jié)果的寄存器，接收時鐘信號和倍增時鐘信號用于傳輸?shù)臅r鐘倍增器，和產(chǎn)生地址和指令數(shù)據(jù)的地址和指令發(fā)生器；和至少一個數(shù)據(jù)緩沖器，以便從地址和指令緩沖器接收測試數(shù)據(jù)，從至少一個存儲部件接收測試數(shù)據(jù)，以及將從地址和指令緩沖器接受的測試數(shù)據(jù)與從至少一個存儲部件接收的測試數(shù)據(jù)相比較，由此產(chǎn)生測試結(jié)果。
49.根據(jù)權(quán)利要求48的存儲模塊，其中地址和指令緩沖器以及數(shù)據(jù)緩沖器位于一個緩沖器芯片內(nèi)。
50.根據(jù)權(quán)利要求48的存儲模塊，其中該至少一個存儲部件是動態(tài)隨機(jī)存取存儲器(DRAM)。
51.根據(jù)權(quán)利要求48的存儲模塊，其中測試數(shù)據(jù)是通過存儲控制器從數(shù)據(jù)總線獲得的。
52.根據(jù)權(quán)利要求48的存儲模塊，其中寄存器從至少一個數(shù)據(jù)緩沖器接收測試結(jié)果并作為以下狀態(tài)之一報告測試結(jié)果沒有啟動內(nèi)建自測功能，啟動內(nèi)建自測功能，內(nèi)建自測功能失敗，以及內(nèi)建自測功能通過。
53.根據(jù)權(quán)利要求48的存儲模塊，其中至少一個數(shù)據(jù)緩沖器利用異或(XOR)比較器將從地址和指令緩沖器接收的測試數(shù)據(jù)與從至少一個存儲部件接收的測試數(shù)據(jù)相比較。
全文摘要
一種具有內(nèi)建自測功能的存儲部件包括存儲器陣列。輸入/輸出接口耦合到存儲器陣列并具有反饋回路。提供控制器以向存儲器陣列傳輸存儲器陣列測試數(shù)據(jù)，以便儲存存儲器陣列測試數(shù)據(jù)，并從存儲器陣列讀取存儲器陣列測試數(shù)據(jù)。還提供比較寄存器以便將傳輸?shù)酱鎯ζ麝嚵械拇鎯ζ麝嚵袦y試數(shù)據(jù)與從存儲器陣列讀取的存儲器陣列測試數(shù)據(jù)相比較。
文檔編號G11C29/14GK1475015SQ01818984
公開日2004年2月11日 申請日期2001年9月14日 優(yōu)先權(quán)日2000年9月18日
發(fā)明者約翰·哈爾伯特, 蘭迪·搏內(nèi)拉, 搏內(nèi)拉, 約翰 哈爾伯特 申請人:英特爾公司