專利名稱：與非門型多階存儲器控制系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種非易失(non-volatile)半導體存儲器，且特別是涉及一種電可擦可編程非易失存儲器(EEPROM)。
為了因應日漸增加的高效率及高可靠度數(shù)子電腦系統(tǒng)的需求，相對的對于高容量的非短暫性半導體存儲器需求也逐日增加。為達到此需求量，發(fā)展出了一種特別型式的EEPROM。在這種EEPROM內(nèi)，在一塊晶片里，由于形成存儲單元陣列所需的晶體管數(shù)量減少，所以存儲單元的集成密度得以明顯的增加。這種類型的EEPROM稱為『與非門型EEPROM』。
根據(jù)與非門型存儲單元的操作原理，在編程或是讀取操作期間，被當做″數(shù)據(jù)傳輸門″的非選定存儲單元必需符合以下的特定需求1)在存儲單元內(nèi)的啟始電壓必須嚴格限制；以及2)啟始電壓的變化極限需落在事先決定的范圍之內(nèi)。如果未能滿足以上的條件，則用來做為程序的寫入數(shù)據(jù)將在選定的存儲單元晶體管內(nèi)在與非門之間變換位置。結(jié)果將會導致編程可靠度的降低。
由于制造過程中固有的差異導致存儲單元晶體管傾向于具有多變的啟始電壓，因此在同一晶片里可能同時存在有″容易寫入″的存儲單元和″難以寫入″的存儲單元。在這種情況下，對于一個存取操作要在存儲單元晶體管組中保持一致性以及固定性是很困難的。因此，操作的可靠度將有可能降低。而且，在高集成多階存儲單元應用中，啟始電壓變動的問題會變得更為嚴重而且復雜。
因此，本發(fā)明的目的在于提供一種改進的非易失半導體存儲器系統(tǒng)以及一種可以讓所需的程序有高度一致性與可靠性的編程/寫入驗證的演算法。
根據(jù)本發(fā)明前述的目的，一種多階數(shù)據(jù)與非門型EEPROM是依照以下的步驟來編程a)將數(shù)據(jù)寫入EEPROM中的存儲單元內(nèi)；b)根據(jù)所述存儲單元啟始電壓分布，定義每一存儲單元為不足，超出或是正常；c)當所述存儲單元中任一存儲單元被定義為不足的存儲單元時，用額外的寫入操作修改該存儲單元直到預定的數(shù)據(jù)被寫入在該不足的存儲單元中；以及d)當任一所述存儲單元被定義為超出的存儲單元，用額外的擦除方法修改該存儲單元直到預定的數(shù)據(jù)被寫入在該超出的存儲單元中。
上述方法中所述的與非門型EEPROM最好是具有儲存多階數(shù)據(jù)的能力。其中多階數(shù)據(jù)最好是包括至少四個電壓位準，如0，1，2和3。其中不足存儲單元可以是定義成有比正常啟始電壓低的啟始電壓。其中超出存儲單元是定義成有比正常啟始電壓高的啟始電壓。
由于對各存儲單元有加以驗證以及修正的程序，可以讓存儲單元的啟始電壓落在正常的范圍內(nèi)，所以可以提供一種改進的非易失半導體存儲器系統(tǒng)，同時也提供給所需的程序一個高度一致性與可靠性的環(huán)境。
本發(fā)明提供的一種將多階數(shù)據(jù)寫入與非門型EEPROM的系統(tǒng)，包括一第一電路，用以將數(shù)據(jù)寫入該與非門型EEPROM存儲單元；一第二電路，用以根據(jù)該存儲單元啟始電壓分布定義該存儲單元為不足，超出或是正常；當發(fā)現(xiàn)任一存儲單元形式為不足時，能將該存儲單元以額外的寫入電路修改該存儲單元直到該多階數(shù)據(jù)以預定的層級被寫入在該不足的存儲單元中；以及當發(fā)現(xiàn)任一存儲單元形式為超出時，能將該存儲單元以額外的擦除電路修改該存儲單元直到該多階數(shù)據(jù)以預定的層級被寫入在該超出的存儲單元中。
較好的是，在上述的系統(tǒng)中，其中的與非門型EEPROM有可以儲存至少四層級的多階數(shù)據(jù)的能力。基于存儲單元電壓分布的定義較好是，該不足存儲單元是定義成有比正常啟始電壓低的啟始電壓；該超出存儲單元是定義成有比正常啟始電壓高的啟始電壓。其中第二電路可以分別被區(qū)分為為了驗證不足或超出的存儲單元的第三、第四電路；該第三電路可以與該額外的寫入電路相結(jié)合；該第四電路可以與該額外的擦除電路相結(jié)合。
在本發(fā)明中，不足的存儲單元是定義為具有比正常啟始電壓低的啟始電壓，而超出的存儲單元則是定義為具有比正常啟始電壓高的啟始電壓。
采用本發(fā)明的編程一與非門型EEPROM的方法和寫入系統(tǒng)，通過根據(jù)存儲單元中啟始電壓分布定義而成的″不足″，″超出″或″正?！鍋砑右则炞C各存儲單元，并以額外的寫入或擦除操作來分別修正任何不足或超出的存儲單元，能夠?qū)㈩A定的多階數(shù)據(jù)正確的寫入在不足或超出的存儲單元內(nèi)，從而克服了已有技術(shù)中存在的操作可靠性低的問題，提供了一致性好且可靠性高的系統(tǒng)環(huán)境。
為讓本發(fā)明的上述和其他目的、特征、和優(yōu)點能更明顯易懂，下文配合附圖
，作詳細說明第1圖繪示的是一種擁有多階儲存數(shù)據(jù)的與非門型存儲單元陣列；第2a圖繪示的是根據(jù)本發(fā)明所述的″不足″啟始電壓的區(qū)域；第2b圖繪示的是根據(jù)本發(fā)明所述的″超出″啟始電壓的區(qū)域；第3圖繪示的是根據(jù)本發(fā)明的一種存儲單元驗證與補償程序；第4圖繪示的是根據(jù)本發(fā)明的另外一種存儲單元驗證與補償程序；第5圖繪示的是根據(jù)本發(fā)明畫出的圖形2a與2b所繪出的一個多階″寫入/程序驗證″控制門波形(Vp)與相對應的數(shù)目對啟始電壓分布(V)圖；第6圖繪示的是根據(jù)本發(fā)明得到的如圖5所示的對于不足存儲單元的驗證程序結(jié)果；第7圖繪示的是根據(jù)本發(fā)明得到的如圖5所示的對于超出存儲單元的驗證程序結(jié)果；以及第8圖繪示的是根據(jù)本發(fā)明得到的如圖5所示的對于正常存儲單元的驗證程序結(jié)果。
在本實施例中，利用了啟始電壓分布設定為0，1，2，3的電壓層級的四階數(shù)據(jù)。當使用這些控制電壓中的一種時，就會有一個必需量的電荷儲存于某一存儲單元的浮動柵上。在最佳條件下，就能可靠的決定該存儲單元所處的狀態(tài)。但是，就如同前述的情況，由于對固有的啟始電壓變化有更多實際上的影響，這個存儲單元狀態(tài)的決定有可能是不正確或是不可靠的。
在圖2a和2b中所示的″數(shù)量″對″啟始電壓分布(V)″就是為了顯示這個問題。在圖2a中，IA，IB，和IC是被設定處于本發(fā)明中″不足″的區(qū)域。也就是說，″不足存儲單元″的啟始電壓會落在這些″不足″的區(qū)域范圍內(nèi)，而且是定義成對下一個(電壓增加)狀態(tài)來說太低的情況。
換個方向來看，如圖2b中，EA，EB，和EC是被設定為″超出″的區(qū)域。在這個情況下，″超出存儲單元″的啟始電壓會落在這些″超出″的區(qū)域范圍內(nèi)，而且是定義成對上一個(電壓減少)狀態(tài)來說太高的情況。
為了分析以及補償上述的情形，如圖3所示，在這里我們提出一個創(chuàng)新的演算法。步驟(1)在本實例中，選擇一組由8m個與非門存儲器單元組成的第K組單元組。步驟(2，3)選擇一個與非門存儲器陣列(如，NCU1)并且設定一個NCU記數(shù)器為1(i＝1)。步驟(4，5)選擇一條寫入線(如，WL1)并且設定一個寫入線計數(shù)器為1(J＝1)。步驟(6)將連接于寫入線1的存儲單元晶體管(如，M11-M1m)根據(jù)預定的多階數(shù)據(jù)編程。步驟(7)判定多階數(shù)據(jù)是否以不足的形態(tài)被寫入存儲單元中。也就是說，一個存儲單元的啟始電壓層級是否處于不足的寫入?yún)^(qū)域。步驟(8)判定多階數(shù)據(jù)是否以超出的形態(tài)被寫入存儲單元中。也就是說，一個存儲單元的啟始電壓層級是否處于超出的寫入?yún)^(qū)域。步驟(9，10)假如發(fā)現(xiàn)有一個存儲單元處于不足的形態(tài)，則以額外的寫入訊號更新此存儲單元，并且重復步驟7-10直到根據(jù)多階儲存狀態(tài)決定的數(shù)據(jù)被正確寫入于存儲單元中。步驟(11，12)假如發(fā)現(xiàn)有一個存儲單元處于超出的形態(tài)，則以額外的擦除訊號更新此存儲單元，并且重復步驟8-10直到根據(jù)多階儲存狀態(tài)決定的數(shù)據(jù)被正確寫入于存儲單元中。步驟(13，14)若寫入程序完成，就跳到″結(jié)束″。步驟(13，15，16)若寫入程序還要繼續(xù)，重復步驟5-16直到全部的″J″(1-8)寫入程序都完成。步驟(17，18)若第K個單元組的寫入程序已經(jīng)完成，則進行下一個(K+1)單元組的程序，并且從步驟1開始。步驟(17，19)若寫入程序尚未完成，重復步驟3-19直到全部的″i″(1-m)寫入程序完成，然后進行步驟18。
圖4所示為一個更換的演算法，此演算法為上述程序(圖3)的改良版本。在圖4中，步驟1到6與圖3相同。在這一點，程序開始有所變動，如此一來使得在確定與重新編程超出的存儲單元(步驟10，11)之前，我們得以先重新編程不足的存儲單元(步驟7，8，9)。
步驟(12，13)和圖3的步驟(13，14)相同，而步驟(14，15，16)和圖3的步驟(17，18，19)相同。
圖5所繪是一個多階″寫入/程序驗證″控制門波形與相對應繪于圖2a與2b的數(shù)量對啟始電壓分布(V)圖的關(guān)系。電壓Vp1到Vp3用來決定一個存儲單元是否如圖3的步驟(7，8)以及圖4的步驟(7，10)所指出的不足，超出或是正常。
驗證程序的結(jié)果依據(jù)不足，超出，正常(正確)存儲單元分別表列于圖6，7，和8。
舉例來說，在圖6中，標示為層級″1″的欄位上，第一個脈沖電壓(Vp1)沒有足夠能力將存儲單元開為ON，所以對存儲單元加以驗證的時候會發(fā)現(xiàn)這是一個不足的存儲單元(低啟始電壓)。相同的，Vp2沒有足夠能力將存儲單元推上層級″2″，而Vp3沒有足夠能力將存儲單元推上層級″3″。
在圖7層級″1″的欄位中，當存儲單元應該是ON(打開)的時候，此存儲單元卻在第二個脈沖Vp1′存在的時候顯現(xiàn)為OFF(關(guān)閉)，所以驗證此存儲單元時為一個超出存儲單元(高啟始電壓)。同樣的，Vp2′無法將存儲單元打開在層級″2″的欄位，Vp3′無法將存儲單元打開在層級″3″的欄位。
圖8表示出一個對正常(正確)存儲單元的適當情況。在這個情況下，Vp1′將存儲單元開為ON(正常啟始電壓)，而Vp2′和Vp3′也相同。
簡單的說，在此揭露了一種在多階EEPROM與非門陣列中辨明不足、超出或正常存儲單元的系統(tǒng)及方法，并且提供一種自我收斂的程序與擦除系統(tǒng)來確保每一個存儲單元都能正確的寫入數(shù)據(jù)。如此一來，高集成多階與非門EEPROM能夠一致而可靠的加以編程。
雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何熟習此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作各種的變更與修飾，因此本發(fā)明的保護范圍應當以后附的權(quán)利要求書的范圍所界定。
權(quán)利要求
1.一種編程一與非門型EEPROM的方法，其特征在于包括以下步驟a)將數(shù)據(jù)寫入EEPROM中的存儲單元內(nèi)；b)根據(jù)所述存儲單元啟始電壓分布，定義每一存儲單元為不足，超出或是正常；c)當所述存儲單元中任一存儲單元被定義為不足的存儲單元時，用額外的寫入操作修改該存儲單元直到預定的數(shù)據(jù)被寫入在該不足的存儲單元中；以及d)當任一所述存儲單元被定義為超出的存儲單元，用額外的擦除方法修改該存儲單元直到預定的數(shù)據(jù)被寫入在該超出的存儲單元中。
2.如權(quán)利要求1所述編程-與非門型EEPROM的方法，其特征在于所述與非門型EEPROM有儲存多階數(shù)據(jù)的能力。
3.如權(quán)利要求2所述編程-與非門型EEPROM的方法，其特征在于該多階數(shù)據(jù)包括至少四個電壓位準，如0，1，2和3。
4.如權(quán)利要求1所述編程-與非門型EEPROM的方法，其特征在于該不足存儲單元是定義成有比正常啟始電壓低的啟始電壓。
5.如權(quán)利要求1所述編程-與非門型EEPROM的方法，其特征在于該超出存儲單元是定義成有比正常啟始電壓高的啟始電壓。
6.一種將多階數(shù)據(jù)寫入與非門型EEPROM的系統(tǒng)，其特征在于包括一第一電路，用以將數(shù)據(jù)寫入該與非門型EEPROM存儲單元；一第二電路，用以根據(jù)該存儲單元啟始電壓分布定義該存儲單元為不足，超出或是正常；當發(fā)現(xiàn)任一存儲單元形式為不足時，能將該存儲單元以額外的寫入電路修改該存儲單元直到該多階數(shù)據(jù)以預定的層級被寫入在該不足的存儲單元中；以及當發(fā)現(xiàn)任一存儲單元形式為超出時，能將該存儲單元以額外的擦除電路修改該存儲單元直到該多階數(shù)據(jù)以預定的層級被寫入在該超出的存儲單元中。
7.如權(quán)利要求6所述將多階數(shù)據(jù)寫入與非門型EEPROM的系統(tǒng)，其特征在于該與非門型EEPROM有可以儲存至少四層級的多階數(shù)據(jù)的能力。
8.如權(quán)利要求6所述將多階數(shù)據(jù)寫入與非門型EEPROM的系統(tǒng)，其特征在于該不足存儲單元是定義成有比正常啟始電壓低的啟始電壓。
9.如權(quán)利要求6所述將多階數(shù)據(jù)寫入與非門型EEPROM的系統(tǒng)，其特征在于該超出存儲單元是定義成有比正常啟始電壓高的啟始電壓。
10.如權(quán)利要求6所述將多階數(shù)據(jù)寫入與非門型EEPROM的系統(tǒng)，其特征在于該第二電路可以分別被區(qū)分為為了驗證不足或超出的存儲單元的第三、第四電路。
11.如權(quán)利要求10所述將多階數(shù)據(jù)寫入與非門型EEPROM的系統(tǒng)，其特征在于該第三電路可以與該額外的寫入電路相結(jié)合。
12.如權(quán)利要求10所述將多階數(shù)據(jù)寫入與非門型EEPROM的系統(tǒng)，其特征在于該第四電路可以與該額外的擦除電路相結(jié)合。
全文摘要
一種用來儲存多階數(shù)據(jù)的與非門型(NAND)電可擦可編程存儲器(EEPROM)單元陣列用來儲存多階數(shù)據(jù),可以使得依照各自啟始電壓分布將存儲單元分類成“不足”,“超出”以及“正常”的分辨程序得到最佳化。不足的存儲單元體會額外的寫入直到預定的多階數(shù)據(jù)正確的儲存好,而超出的存儲單元則會額外的擦除直到預定的多階數(shù)據(jù)正確的儲存妥當。本發(fā)明的系統(tǒng)演算法促使在高集成EEPROM中的程序操作能一致、可靠。
文檔編號G11C16/06GK1378215SQ0111007
公開日2002年11月6日 申請日期2001年3月29日 優(yōu)先權(quán)日2001年3月29日
發(fā)明者曾煥秋 申請人:華邦電子股份有限公司