專利名稱：光盤驅(qū)動(dòng)器中的多電壓加電穩(wěn)定的輸入/輸出緩沖器電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及輸入/輸出(I/O)緩沖器電路，尤其，涉及在加電時(shí)穩(wěn)定的多電壓I/O緩沖器。
背景技術(shù)：
某些先進(jìn)的集成電路在IC中存在兩個(gè)不同的電壓。具有核心電壓和I/O電壓。各電壓互不相同。將其稱為混合電壓集成電路。當(dāng)把兩個(gè)不同的電壓施加到芯片上和從芯片上除去時(shí)，如當(dāng)施加到系統(tǒng)實(shí)施時(shí)，通常在不同的時(shí)間點(diǎn)處施加和除去它們。此外，通過(guò)在IC的核心中的邏輯來(lái)確定輸入/輸出(I/O)緩沖器的狀態(tài)。這意味著在確定輸出緩沖器的狀態(tài)之前，兩個(gè)電壓都必須存在。通常，核心電壓和I/O電壓同時(shí)存在。然而，在I/O電壓出現(xiàn)在核心電壓之前的場(chǎng)合，存在問(wèn)題。問(wèn)題發(fā)生是因?yàn)榇嬖谥T如系統(tǒng)復(fù)位之類的某些信號(hào)，例如，不管核心電壓是否存在，任何時(shí)間存在I/O電壓時(shí)都需要對(duì)其進(jìn)行控制、即作出判定。
由于需要測(cè)試模式，以及緩沖器的動(dòng)態(tài)配置，I/O電源不能單獨(dú)確定I/O緩沖器的狀態(tài)。因此，存在對(duì)于一種解決方案的需求，在所述解決方案中，任何時(shí)候當(dāng)在混合電壓集成電路中存在I/O電壓時(shí)就可以判定緩沖器的狀態(tài)。
發(fā)明概要本發(fā)明針對(duì)前述缺點(diǎn)，是一種在光盤驅(qū)動(dòng)控制器中特別有用的集成電路，保證每次對(duì)I/O緩沖器加電時(shí)，已知基于I/O電壓關(guān)斷的狀態(tài)。然后，在核心電壓已經(jīng)達(dá)到可接受的預(yù)定電平之后，電路允許核心來(lái)判定I/O緩沖器的狀態(tài)。這是通過(guò)把核心電源施加到駐留在I/O緩沖器本身中的附加的邏輯來(lái)實(shí)現(xiàn)的，此外，可以提供到I/O緩沖器的一個(gè)輸入端，它的作用是作為來(lái)自核心邏輯的模式切換。這個(gè)模式切換輸入端對(duì)I/O緩沖器的狀態(tài)是由缺省模式確定還是由核心邏輯確定進(jìn)行控制。
這可以通過(guò)兩個(gè)較佳實(shí)施例而在當(dāng)前的光盤驅(qū)動(dòng)器上實(shí)現(xiàn)。然而，根據(jù)閱讀下列說(shuō)明，熟悉本技術(shù)領(lǐng)域的人員也會(huì)明了其它裝置。第一實(shí)施例實(shí)質(zhì)上包括使用來(lái)自核心的高度活動(dòng)的信號(hào)來(lái)確定何時(shí)從缺省模式切換到核心邏輯模式。第二實(shí)施例實(shí)質(zhì)上包括使用在核心之外的獨(dú)立電平檢測(cè)信號(hào)電路提供一個(gè)信號(hào)，以指示核心電壓處于控制核心邏輯的可接受的電平。然后使用電平檢測(cè)信號(hào)在缺省模式和核心邏輯模式之間切換。
閱讀下面的詳細(xì)說(shuō)明以及參考相關(guān)的圖紙將明了給出本發(fā)明的特征的這些和各種其它特征以及優(yōu)點(diǎn)。
附圖簡(jiǎn)述

圖1表示根據(jù)本發(fā)明的集成電路較佳實(shí)施例的光盤驅(qū)動(dòng)器的平面圖。
圖2表示圖1中示出的光盤驅(qū)動(dòng)器的簡(jiǎn)化的功能方框圖。
圖3表示根據(jù)本發(fā)明第一較佳實(shí)施例的混合電壓集成電路的示意方框圖。
圖4表示根據(jù)本發(fā)明第二較佳實(shí)施例的混合電壓集成電路的示意方框圖。
圖5表示說(shuō)明圖3中集成電路的定時(shí)的各種電壓的定時(shí)圖。
圖6表示圖4中混合電壓集成電路的電平檢測(cè)電路塊的簡(jiǎn)化示意圖。
圖7表示圖3中集成電路的較佳實(shí)施例的簡(jiǎn)化示意圖。
詳細(xì)說(shuō)明在圖1中示出根據(jù)本發(fā)明的較佳實(shí)施例構(gòu)成的光盤驅(qū)動(dòng)器100。光盤驅(qū)動(dòng)器100包括基座102，光盤驅(qū)動(dòng)器100的各種部件安裝在該基座上。對(duì)于傳統(tǒng)方式的光盤驅(qū)動(dòng)器，一部分切除而示出的頂蓋104與基座102結(jié)合而形成一個(gè)內(nèi)部的、密封的環(huán)境。部件包括主軸馬達(dá)106，它以恒定的高速旋轉(zhuǎn)一個(gè)或多個(gè)光盤108。通過(guò)使用致動(dòng)組件110向光盤108的記錄道上寫入信息和從其讀出信息，所述致動(dòng)組件110在搜索期間圍繞位置鄰近光盤108的軸承軸組件112旋轉(zhuǎn)。致動(dòng)組件110包括向光盤108延伸的多個(gè)致動(dòng)器臂114，從每個(gè)致動(dòng)器臂114伸出一個(gè)或多個(gè)彎曲部分116。在每個(gè)彎曲部分116的最遠(yuǎn)端安裝光頭118，它包括空氣軸承滑動(dòng)器，使光頭118能飛行到與相關(guān)聯(lián)的光盤108的相應(yīng)表面接近的上方。
在搜索操作期間，通過(guò)使用音圈馬達(dá)(VCM)124控制光頭118的記錄道位置，音圈馬達(dá)一般包括附加到致動(dòng)組件110的線圈126，以及一個(gè)或多個(gè)永磁鐵128，所述永磁鐵建立線圈126所處的磁場(chǎng)?？刂剖┘拥骄€圈126的電流導(dǎo)致永磁鐵128和線圈126之間的磁交互，以致線圈126根據(jù)眾知的洛倫茲(Lorentz)關(guān)系移動(dòng)。當(dāng)線圈126移動(dòng)時(shí)，致動(dòng)組件110圍繞軸承軸組件112旋轉(zhuǎn)，導(dǎo)致光頭118移動(dòng)而越過(guò)光盤108的表面。
當(dāng)在較長(zhǎng)的時(shí)間周期中不使用光盤驅(qū)動(dòng)器100時(shí)，主軸馬達(dá)106一般不加電。當(dāng)驅(qū)動(dòng)馬達(dá)不加電時(shí)，在接近光盤108的內(nèi)直徑的停泊區(qū)120上方移動(dòng)光頭118。通過(guò)使用致動(dòng)器鎖定裝置使光頭118固定在停泊區(qū)120上方，所述鎖定裝置防止當(dāng)光頭停泊時(shí)的無(wú)意的轉(zhuǎn)動(dòng)。
彎曲組件130提供致動(dòng)組件110必需的電氣連接路徑，同時(shí)允許致動(dòng)組件110在操作期間的繞軸旋轉(zhuǎn)運(yùn)動(dòng)。彎曲組件包括印制電路板132，把光頭導(dǎo)線連接到其上(未示出)，光頭導(dǎo)線的走向是沿致動(dòng)器臂114和彎曲部分116到光頭118的。印制電路板一般包括用于在寫入操作期間把寫入電流施加到光頭118的電路，以及用于在讀出操作期間放大光頭118產(chǎn)生的讀出信號(hào)的前置放大器。彎曲組件終止于彎曲支架134處，所述彎曲支架用于通過(guò)基座面板102聯(lián)系安裝到光盤驅(qū)動(dòng)器100的下側(cè)的光盤驅(qū)動(dòng)印制電路板(未示出)。
參考圖2，圖中示出圖1的光盤驅(qū)動(dòng)器100的功能方框圖，一般示出駐留在光盤驅(qū)動(dòng)印制電路板上的，并用于控制光盤驅(qū)動(dòng)器100的操作的主功能電路。在圖2中示出的光盤驅(qū)動(dòng)器100可操作地連接到主計(jì)算機(jī)140，光盤驅(qū)動(dòng)器100以傳統(tǒng)方式安裝在所述主計(jì)算機(jī)中。在主計(jì)算機(jī)140和光盤驅(qū)動(dòng)微處理器142之間提供控制通信路徑，一般，微處理器142提供高級(jí)通信，并控制光盤驅(qū)動(dòng)器100連同存儲(chǔ)在微處理器存儲(chǔ)器(MEM)143中的用于微處理器142的程序。MEM143可以包括用于微處理器142的隨機(jī)存取存儲(chǔ)器(RAM)、只讀存儲(chǔ)器(ROM)，以及其它駐留存儲(chǔ)器。
主軸控制電路148以恒定高速使光盤108旋轉(zhuǎn)，一般，主軸控制電路148通過(guò)使用反電動(dòng)勢(shì)(BEMF)檢測(cè)與主軸馬達(dá)106進(jìn)行電氣通信。在搜索操作期間，通過(guò)把電流施加到致動(dòng)組件110的線圈126而控制光頭118的記錄道位置。伺服控制電路150提供這種控制。在搜索操作期間，微處理器142接收有關(guān)光頭118的速度和加速度的信息，使用該信息和存儲(chǔ)在存儲(chǔ)器143中的一個(gè)模型與伺服控制電路150進(jìn)行通信，伺服控制電路150將把受控制的電流量施加到音圈馬達(dá)126，從而導(dǎo)致致動(dòng)組件110圍繞軸旋轉(zhuǎn)。
通過(guò)光盤驅(qū)動(dòng)接口144在主計(jì)算機(jī)140和光盤驅(qū)動(dòng)器100之間傳遞數(shù)據(jù)，光盤驅(qū)動(dòng)接口144一般包括一個(gè)緩沖器，以促進(jìn)主計(jì)算機(jī)140和光盤驅(qū)動(dòng)器100之間的高速數(shù)據(jù)傳遞。因此，待寫入光盤驅(qū)動(dòng)器100的數(shù)據(jù)從主計(jì)算機(jī)傳遞到接口144，然后到讀/寫信道146，讀/寫信道146對(duì)數(shù)據(jù)進(jìn)行編碼，并使之成為串行數(shù)據(jù)，并把必需的寫當(dāng)前信號(hào)提供給光頭118。為了得到以前已經(jīng)通過(guò)光盤驅(qū)動(dòng)器100存儲(chǔ)的數(shù)據(jù)，光頭118產(chǎn)生讀信號(hào)，并提供給讀/寫信道146，它執(zhí)行解碼和差錯(cuò)檢測(cè)和校正操作，并把所得到的數(shù)據(jù)輸出到接口144，用于接著傳遞到主計(jì)算機(jī)140。
在圖3和7中示出可以在接口144中使用的根據(jù)本發(fā)明的集成電路的第一實(shí)施例。在圖4和6中示出第二實(shí)施例。在第一實(shí)施例中，I/O緩沖器包括附加邏輯，把所述附加邏輯添加到連接到I/O緩沖器的模式切換輸入端的核心邏輯。在圖3的方框圖中示出這個(gè)配置。第二實(shí)施例具有連接到I/O緩沖器的模式切換輸入端的獨(dú)立的電平檢測(cè)模塊。
在圖3中示出的混合電壓集成電路151包括核心邏輯模塊152和一個(gè)或多個(gè)輸入/輸出(I/O)緩沖器154。核心邏輯模塊152具有連接在核心邏輯152和I/O緩沖器154之間的模式切換線156和I/O緩沖器控制線158。核心邏輯模塊152還具有核心電壓輸出線160。I/O緩沖器154具有I/O輸出電壓線162以及許多數(shù)據(jù)輸出線164。
尤其，圖7是簡(jiǎn)化的示意圖，表示集成電路151的“電源良好”檢測(cè)部分。核心邏輯模塊152包括調(diào)整器300和1.8伏核心邏輯302。調(diào)整器300產(chǎn)生1.8伏電源。把3.3伏電源電壓連接到電壓調(diào)整器300的Vdd引腳。通過(guò)線308把帶隙基準(zhǔn)電壓電路306的輸出304連接到在調(diào)整器300上的REF引腳。帶隙基準(zhǔn)電路306把穩(wěn)定的基準(zhǔn)提供給電壓調(diào)整器300，以致電壓調(diào)整器300能夠產(chǎn)生穩(wěn)定的1.8伏電源。電壓調(diào)整器電路300具有“PG”輸出引腳，它在模式切換線156上把電源良好信號(hào)提供給I/O緩沖器154。當(dāng)且僅當(dāng)存在核心邏輯電壓(1.8伏)并在安全操作電平內(nèi)時(shí)，這種PG信號(hào)是邏輯1。在所有其它時(shí)間，調(diào)整器電路300在模式切換線156上提供邏輯0。
圖5示出了在與I/O電壓、核心電壓和系統(tǒng)復(fù)位信號(hào)有關(guān)的電路151的啟動(dòng)或加電時(shí)，在模式切換線156上的核心邏輯模塊152中的定時(shí)。在時(shí)間t0處，沒(méi)有電源施加到系統(tǒng)。在這個(gè)時(shí)間點(diǎn)上，使I/O緩沖器輸出保持低電平，模式切換線156是低電平以及I/O電壓線162是低電平。在加電程序期間，在t1處，I/O電壓趨向它的額定電壓，例如，3.3伏。在這個(gè)時(shí)間期間，I/O緩沖器輸出保持低電平。然后在t2處，施加核心電壓，并趨向穩(wěn)定的安全工作電平，例如，1.8伏。同時(shí)，從t0直到t3，模式切換保持低電平。當(dāng)核心電壓已經(jīng)到達(dá)例如1.8伏的安全工作電平時(shí)，在t3處，確立模式切換為高電平。在核心邏輯判定已經(jīng)符合所有的系統(tǒng)復(fù)位要求之后，在時(shí)間t4處，核心邏輯對(duì)I/O緩沖器輸出解除一確立，即，I/O輸出趨向高電平，而且使系統(tǒng)從復(fù)位釋放出來(lái)。
在圖4和6中示出的第二實(shí)施例中，集成電路200還包括核心邏輯模塊202和I/O緩沖器204。核心邏輯202具有核心電壓線206，它一般在1.8伏，而I/O緩沖器204具有I/O電壓線208，它一般在3.3伏。I/O緩沖器204還具有許多數(shù)據(jù)輸出線210。然而，在這個(gè)第二實(shí)施例200中，模式切換輸入端214不是直接從核心邏輯模塊202到I/O緩沖器204的。作為替代，把電平檢測(cè)電路模塊212連接在核心電壓線206和I/O電壓輸出線208之間，把電平檢測(cè)電路模塊212的輸出饋送到模式切換輸入端214。此外，輸出緩沖器在兩種模式中的一種模式中操作缺省模式或核心邏輯模式。當(dāng)存在I/O電壓和核心電壓兩者時(shí)，使輸出緩沖器在核心邏輯模式中操作。如果不是這樣，則輸出緩沖器204恢復(fù)到缺省模式。
通過(guò)I/O電壓而不是核心電壓206對(duì)電平檢測(cè)模塊212加電。當(dāng)核心電壓206在預(yù)定工作電平的容差內(nèi)時(shí)，電平檢測(cè)模塊212把“CV良好”信號(hào)提供給到I/O緩沖器204的模式切換輸入端214。在圖4中示出在電平檢測(cè)模塊212中的電平檢測(cè)電路220的簡(jiǎn)化示意圖。電平檢測(cè)電路220包括比較器222，所述比較器的負(fù)輸入端224連接到基準(zhǔn)帶隙塊226。帶隙塊226的輸入端連接到I/O電壓線208。比較器222的正輸入端228連接在連接到核心電壓的，形成分壓器網(wǎng)絡(luò)230的一對(duì)電阻器R1和R2之間。當(dāng)在正輸入端228上的電壓(V+)大于負(fù)輸入端224上的電壓(Vbandgap(帶隙))時(shí)，比較器222將在模式切換輸入端214上輸出邏輯1。當(dāng)V+小于Vbandgap時(shí)，比較器222將輸出邏輯0。選擇R1和R2，致使僅當(dāng)核心電壓在預(yù)定安全工作電平以上時(shí)，在比較器222的正輸入端228上的電壓V+才大于Vbandgap。依次，如果比較器222的輸出是邏輯0，則命令I(lǐng)/O緩沖器處于缺省模式中。如果比較器222的輸出是邏輯1，則I/O緩沖器204在核心邏輯模式中操作。因此，任何時(shí)候當(dāng)核心電壓低于預(yù)定值時(shí)，比較器222輸出邏輯0，因此I/O緩沖器204在缺省模式中操作。這樣保證任何時(shí)候當(dāng)核心電壓低時(shí)，I/O緩沖器處于已知的，確定的狀態(tài)，諸如，在電源復(fù)位、電源下降或電源上升的情況中。只有當(dāng)核心電壓超過(guò)預(yù)定電平而且存在I/O電壓時(shí)，I/O緩沖器才從缺省模式切換到核心邏輯模式。因此，通過(guò)保證任何時(shí)候當(dāng)核心電壓跌落到通過(guò)R1/R2確定的預(yù)定門限值以下時(shí)模式切換而返回缺省模式，電平檢測(cè)電路220還保護(hù)核心邏輯。
概括地說(shuō)，可以認(rèn)為本發(fā)明是一種集成電路(諸如151或200)，這種集成電路具有連接到核心電壓(諸如160或206)的核心邏輯模塊(諸如152或202或302)，連接到輸入/輸出電壓(諸如112或208)的輸入/輸出緩沖器模塊(諸如154或204)，以及連接到核心邏輯模塊(諸如158)的輸入/輸出緩沖器控制線(諸如164或210)，以及在I/O緩沖器模塊(諸如154或204)上的模式切換輸入端(諸如156或214)。在任何時(shí)候當(dāng)核心電壓(諸如160或206)低于安全工作電平時(shí)，可操作模式切換輸入端以阻止I/O緩沖器(諸如154或204)的輸出操作。
用可操作地連接到在I/O緩沖器模塊(諸如154)上的模式切換輸入端(諸如156)的核心邏輯模塊(諸如152)配置一個(gè)較佳實(shí)施例(諸如151)。核心邏輯模塊(諸如152)本身判定何時(shí)符合安全工作電平。
配置另一個(gè)較佳實(shí)施例，使之具有連接到電平檢測(cè)模塊(諸如212)的模式切換輸入端(諸如214)，所述電平檢測(cè)模塊可操作地連接到核心電壓(諸如206)和輸入/輸出電壓(諸如208)。在本實(shí)施例中，電平檢測(cè)模塊(諸如212)判定何時(shí)符合安全工作電平。電平檢測(cè)模塊(諸如212)具有比較器(諸如222)，它對(duì)核心電壓(諸如206)和基準(zhǔn)電壓(諸如224)進(jìn)行比較，以判定安全工作電平。這個(gè)比較器(諸如222)最好具有連接到核心電壓(諸如206)和比較器(諸如222)的正輸入端(諸如228)的分壓器(諸如230)。把輸入/輸出基準(zhǔn)電壓(諸如226)連接到比較器(諸如222)的負(fù)輸入端(諸如224)。輸入/輸出電壓(諸如208)供電給比較器。把基準(zhǔn)電壓(諸如226)連接到輸入/輸出電壓(諸如208)。
另一種說(shuō)法，可以認(rèn)為本發(fā)明是一種集成電路(諸如200)，這種集成電路具有連接到核心邏輯模塊(諸如202)的輸入/輸出(I/O)緩沖器(諸如204)。核心邏輯模塊(諸如202)連接到核心電壓(諸如206)。把I/O緩沖器模塊(諸如204)連接到I/O電壓(諸如208)。把電平檢測(cè)模塊(諸如212)連接到核心電壓(諸如206)和I/O電壓(諸如208)以及在I/O緩沖器(諸如204)上的模式選擇輸入端(諸如214)?？刹僮麟娖綑z測(cè)模塊以控制I/O緩沖器(諸如204)，在阻止I/O緩沖器輸出的缺省模式和核心邏輯模式(允許從核心邏輯模式(諸如202)的I/O緩沖器輸出)之間切換。除非I/O電壓處于安全工作電平，否則電平檢測(cè)模塊(諸如212)就工作而阻止I/O緩沖器(諸如204)的輸出。
電平檢測(cè)模塊(諸如212)具有連接到I/O電壓(諸如208)的比較器(諸如222)和具有通過(guò)分壓器(諸如230)連接到核心電壓(諸如206)的輸入端(諸如228)。比較器(諸如222)具有連接到基準(zhǔn)電壓(諸如226)的另一個(gè)輸入端(諸如224)。把基準(zhǔn)電壓(諸如226)連接到I/O電壓(諸如208)。
可以清楚，可以較佳地適配本發(fā)明以達(dá)到所述的結(jié)果和優(yōu)點(diǎn)以及那些固有的特征。僅為了揭示的目的，已經(jīng)描述了當(dāng)前的較佳實(shí)施例?？梢宰鞒鲈S多改變，這些改變將容易地以它們自己?jiǎn)l(fā)熟悉本技術(shù)領(lǐng)域的人員，而且這些改變包括在所揭示的本發(fā)明的精神中，并如所附的權(quán)利要求書所定義。
權(quán)利要求
1.一種集成電路，其特征在于，包括核心邏輯模塊，所述核心邏輯模塊連接到核心電壓，輸入/輸出緩沖器模塊，所述輸入/輸出緩沖器模塊連接到輸入/輸出電壓和具有連接到核心邏輯模塊的輸入/輸出緩沖器控制線，以及模式切換輸入端，所述模式切換輸入端在I/O緩沖器上可操作，以便無(wú)論何時(shí)當(dāng)核心電壓低于安全工作電平時(shí)阻止I/O緩沖器的輸出操作。
2.如權(quán)利要求1所述的電路，其特征在于，把核心邏輯模塊可操作地連接到I/O緩沖器模塊上的模式切換輸入端，并且核心邏輯模塊判定何時(shí)符合安全工作電平。
3.如權(quán)利要求1所述的電路，其特征在于，把模式切換輸入端可操作地連接到電平檢測(cè)模塊，把所述電平檢測(cè)模塊可操作地連接到核心電壓和輸入/輸出電壓，電平檢測(cè)模塊判定何時(shí)符合安全工作電平。
4.如權(quán)利要求3所述的電路，其特征在于，電平檢測(cè)模塊包括比較器，所述比較器對(duì)核心電壓和基準(zhǔn)電壓進(jìn)行比較以判定安全工作電平。
5.如權(quán)利要求4所述的電路，其特征在于，所述比較器包括分壓器，所述分壓器連接到核心電壓和比較器的正輸入端，以及連接到比較器的負(fù)輸入端的輸入/輸出基準(zhǔn)電壓。
6.如權(quán)利要求5所述的電路，其特征在于，由輸入/輸出電壓供電給比較器。
7.如權(quán)利要求4所述的電路，其特征在于，把基準(zhǔn)電壓連接到輸入/輸出電壓。
8.一種集成電路，具有連接到核心邏輯模塊的輸入/輸出(I/O)緩沖器，核心邏輯模塊被連接到核心電壓，I/O緩沖器被連接到I/O電壓，其特征在于，所述電路包括電平檢測(cè)模塊，所述電平檢測(cè)模塊連接到核心電壓和I/O電壓以及I/O緩沖器上的模式切換輸入端，以便在阻止I/O緩沖器輸出的缺省模式和允許從核心邏輯模塊的I/O緩沖器輸出的核心邏輯模式之間操作控制I/O緩沖器。
9.如權(quán)利要求8所述的電路，其特征在于，除非I/O電壓處于安全工作電平，否則核心邏輯模塊就操作而阻止I/O緩沖器的輸出。
10.如權(quán)利要求9所述的電路，其特征在于，核心邏輯模塊包括比較器，所述比較器連接到I/O電壓，并具有通過(guò)分壓器連接到核心電壓的一個(gè)輸入端。
11.如權(quán)利要求10所述的電路，其特征在于，比較器包括連接到基準(zhǔn)電壓的另一個(gè)輸入端。
12.如權(quán)利要求11所述的電路，其特征在于，把基準(zhǔn)電壓連接到I/O電壓。
13.一種集成電路，其特征在于，包括核心邏輯模塊，連接到核心邏輯模塊的輸入/輸出(I/O)緩沖器，以及連接到核心電壓和I/O電壓的一種裝置，用于控制I/O緩沖器的操作，只有當(dāng)核心電壓處于安全工作電平時(shí)才允許I/O緩沖器的操作。
全文摘要
一種光盤驅(qū)動(dòng)器中特殊應(yīng)用的集成電路，它具有連接到核心電壓的核心邏輯模塊、連接到輸入/輸出電壓和具有連接到核心邏輯模塊的輸入/輸出緩沖器控制線的輸入/輸出緩沖器模塊，以及在I/O緩沖器上的模式切換輸入端，可操作所述模式切換輸入端，無(wú)論何時(shí)當(dāng)核心電壓低于安全工作電平時(shí)阻止I/O緩沖器模塊的輸出操作。一個(gè)實(shí)施例具有核心邏輯模塊，判定何時(shí)符合安全工作電平，并把合適的信號(hào)提供給I/O緩沖器。另一個(gè)實(shí)施例具有可操作地連接到核心電壓和輸入/輸出電壓的獨(dú)立的電平檢測(cè)模塊，判定何時(shí)符合安全工作電平，以及具有連接到在I/O緩沖器模塊上的模式切換輸入端的一個(gè)輸出。
文檔編號(hào)G11B20/10GK1433588SQ00815043
公開日2003年7月30日 申請(qǐng)日期2000年6月26日 優(yōu)先權(quán)日1999年10月28日
發(fā)明者M·A·福漢德 申請(qǐng)人:西加特技術(shù)有限責(zé)任公司