專利名稱：內(nèi)建高速匯流排端接器的高容量記憶體模組的制作方法
相關(guān)專利申請案本申請案與頒給Li等人，發(fā)明名稱為「自動(dòng)裝配式低插入力連接器總成(Self-Assembled Low Insertion Force Connector Assembly)」的美國第5,928,005號(hào)專利案，以及與本案同時(shí)提出和共同待審的第＿＿＿＿號(hào)[HCD-201]與第＿＿＿＿號(hào)[HCD-102]美國專利申請案有關(guān)，所有該等案件均以參照方式并入本案。
發(fā)明范疇本發(fā)明是有關(guān)各種電腦應(yīng)用的高密度記憶體模組，尤指內(nèi)建阻抗受控式傳輸線匯流排，和選擇性內(nèi)建驅(qū)動(dòng)器線路端接器的高密度記憶體模組。
記憶體系統(tǒng)的作業(yè)速率，多半是由記憶體控制器與記憶體裝置或匯流排之間的電氣互連來決定。當(dāng)資料速率增加時(shí)，相較於訊號(hào)的轉(zhuǎn)移時(shí)間，因互連而發(fā)生的訊號(hào)傳播時(shí)間就不再是可以忽視。匯流排速率高時(shí)，那些互連即有當(dāng)成傳輸線網(wǎng)路的作用。該等傳輸線網(wǎng)路的回應(yīng)特性則界定出記憶體匯流排的最高可用速率。
在這一代的記憶體封裝技術(shù)中，單一記憶卡或模組上實(shí)際可用的記憶體數(shù)量由下列二個(gè)因素控制記憶體裝置(晶片)本身的容量以及實(shí)際可對模組作成的電連接數(shù)?？梢允蔷真?zhǔn)降挠洃浛ɑ蚰＝M數(shù)，全視線路驅(qū)動(dòng)器及接收器的容量而決定。為確?？焖儆洃涹w周期時(shí)間，要用極短的快速上升脈沖。
以已知的隨機(jī)存取記憶體(RAM)系統(tǒng)為例，因?yàn)樵谝欢ǖ臅r(shí)間間隔期間，匯流排上只存有一位元，所以匯流排速率主要是由匯流排的訊號(hào)設(shè)定時(shí)間來決定。結(jié)果，這種匯流排目前在個(gè)人電腦(PC)記憶體系統(tǒng)中所能達(dá)到的最高資料速率為每秒266百萬位元(Mbit)。通常，這種已知的RAM系統(tǒng)不需要或未設(shè)有與阻抗匹配的端接器。
為求能達(dá)到更高的匯流排速率，同時(shí)容許具有更大的記憶體容量，必須采用阻抗受控式的匯流排。舉例來說，RAMBUS以記憶體的配置設(shè)定為其特色，其中記憶體裝置設(shè)在(封裝)最多可達(dá)三片的RAMBUS針腳定義記憶體模組(RIMM)卡上，而所有這些模組卡則由一個(gè)高速資料匯流排互連在一主機(jī)板上。主機(jī)板上的匯流排的實(shí)際終端則設(shè)有一個(gè)以上的端接組件。
作業(yè)時(shí)，位址/資料線路離開主機(jī)板上的電路和進(jìn)入記憶體鏈中的第一RIMM卡。這些相同的位址/資料線路必須經(jīng)由一整組第二連接始能離開RIMM。於驅(qū)動(dòng)器線路抵達(dá)其終端前，這繞徑會(huì)持續(xù)施諸于第二及第三RIMM模組。這種記憶體/匯流排配置設(shè)定可透過相當(dāng)長的匯流排而在一記憶體控制器和一資料儲(chǔ)存裝置之間傳輸極快的轉(zhuǎn)移訊號(hào)。這些匯流排可讓多個(gè)位元同時(shí)往下傳播到匯統(tǒng)排的各線路，以達(dá)到每秒800 Mbits的存取資料速率。未來預(yù)期能達(dá)到更高的匯流排速率。
此等匯流排的一項(xiàng)最重要的特色就是能有效控制訊號(hào)傳播路徑的阻抗，并且將匯流排的一端端接到匯流排的特性阻抗，以便保持訊號(hào)的逼真度及完整性。
在采用該等匯流排的系統(tǒng)中，驅(qū)動(dòng)訊號(hào)的振幅大致比已知數(shù)位訊號(hào)的振幅小許多，其原因在于該等裝置的驅(qū)動(dòng)強(qiáng)度(dv/dt)受到限制所致。
所有前述因素使得該等記憶體匯流排極為依賴匯流排沿線各互連之阻抗的控制，始能可靠作業(yè)。訊號(hào)傳輸路徑中如有任何阻抗失配情形，就會(huì)導(dǎo)致訊號(hào)衰減，轉(zhuǎn)而可能造成資料傳輸?shù)腻e(cuò)誤。同時(shí)，所有訊號(hào)位元與時(shí)脈之間保持正確的定時(shí)，對可靠的資料傳輸也極為重要。因此，使訊號(hào)對時(shí)脈的延遲差(資料對時(shí)脈之斜扭)減至最低，則為該等匯流排的另一重要要求。
已知技術(shù)的記憶體系統(tǒng)的設(shè)計(jì)，大致是由一記憶體控制器，一時(shí)脈驅(qū)動(dòng)器和若干匯流排端接器組成，所有全都安裝在主機(jī)板上，該主機(jī)板在控制器和端接器之間則具有最多三個(gè)記憶體插槽。資料訊號(hào)在抵達(dá)端接器之前，必須通過每一模組，也必須通過總計(jì)六個(gè)邊緣連接器。因?yàn)樗鼈兊脑O(shè)計(jì)，現(xiàn)行的邊緣連接器會(huì)引起阻抗失配及串音而降低訊號(hào)品質(zhì)，因而讓訊號(hào)通道的性能受到限制。
記憶體模組本身含有端接器亦提供幾種型式的性能改良。首先，因?yàn)橹恍枋褂靡唤M接點(diǎn)(即匯流排線路不需離開模組)，所以額外的接觸容量可用作單一記憶卡或模組上更多數(shù)量的記憶體的定址容量。以現(xiàn)今的RAMBUS為例，RIMM卡僅支援八到十六片記憶體晶片，每一卡的總?cè)萘坎怀^255 Mbits。然而，本發(fā)明的記憶體模組每一卡卻可支援高達(dá)32片的晶片，因而使記憶體容量增加二至四倍。藉著省除實(shí)質(zhì)一半的所需接點(diǎn)，即可在單卡上封裝更多數(shù)量的晶片(例如64片晶片)。
因?yàn)橛懈嗟挠洃涹w能在單卡上擺置成實(shí)際比以往更能接觸驅(qū)動(dòng)器電路，所以匯流排路徑的總長度即被大幅減少。另因訊號(hào)通過出口接點(diǎn)的額外步驟被省除，因而達(dá)到更進(jìn)一步的改良。再者，已知技術(shù)中記憶體模組與外部端接電阻器之間的那一段匯流排路徑也被省略。
此外，本發(fā)明的設(shè)計(jì)尚可減低主機(jī)板的設(shè)計(jì)復(fù)雜性與制造成本。對于配備一到三個(gè)記憶體模組的記憶體系統(tǒng)而言，使用終端模組作為最后模組有助于達(dá)成最大的系統(tǒng)性能。
本發(fā)明也可讓一通道能具有的所有記憶體晶片全都整合到單一終端模組上，據(jù)以導(dǎo)致更佳的系統(tǒng)整合與降低成本。與已知技術(shù)的模組相比較，本發(fā)明的自行端接式模組只需一半的I/O(輸入/輸出)連接。若將已知的連接器使用在一模組上，可將兩個(gè)記憶體通道整合到一模組上，以致增加頻寬并使記憶體容量加倍。
當(dāng)本發(fā)明的自行端接式記憶體模組與新穎的針腳/插孔技術(shù)結(jié)合時(shí)，即可達(dá)到遠(yuǎn)比以往高出許多的密度。此舉可讓更多的記憶體被封裝在單一記憶體模組或卡上。這表示可將更多的記憶體容量布署得更接近線路驅(qū)動(dòng)器/接收器，因而減低路徑長度，尤其在記憶體模組屬于自行端接式。
高密度自行端接式記憶體模組上可配備熱管理結(jié)構(gòu)。這些結(jié)構(gòu)在與本案同時(shí)提出和共同待審的第＿＿＿＿＿[HCD-201]號(hào)美國專利申請案中有詳細(xì)說明。
因此，本發(fā)明的目的在于提供一種其上可支援高達(dá)64片記憶體晶片的精巧型高密度記憶卡。
本發(fā)明的另一目的是提供一種采用新穎高密度連接器技術(shù)的高密度記憶體模組。
本發(fā)明的再一目的是提供一種本身設(shè)有匯流排端接器的高密度記憶體模組。
本發(fā)明的又一目的是提供一種能在作業(yè)方面減低資料路徑長度的高密度記憶體模組，因而有助于減輕高速數(shù)位電腦等的驅(qū)動(dòng)器的電需求。
本發(fā)明的另一目的是提供一種由可拆卸式子模組構(gòu)成的高密度記憶體模組，這些子模組可被臨時(shí)連接在一起以供進(jìn)行測試和/或預(yù)燒，然后可選擇性的以焊接，電黏合，或執(zhí)行類似的過程而予固定。
本發(fā)明的再一目的是提供一種含有以單一匯流排通道或雙匯流排通道予以支援之所有記憶體容量的單一高密度記憶體模組。
發(fā)明摘要說明本發(fā)明提供一種其上直接安裝有匯流排端接器以便與高速阻抗受控式記憶體匯流排合用的記憶體模組。該記憶體模組可在一習(xí)用印刷電路板上形成，并將未封裝或封裝的記憶體晶片直接固定到該記憶體模組?；蛘?，由可插拔式子模組所裝配成的高密度記憶體模組亦可使用。另可將這些子模組予以臨時(shí)裝配，以供進(jìn)行測試和/或預(yù)燒。使用其上直接黏著匯流排端接器的記憶體模組，可增進(jìn)訊號(hào)品質(zhì)與完整性，因而提升系統(tǒng)的性能。該等設(shè)計(jì)亦可消除連接匯流排出口的需求，讓釋出的連接容量可用于定址模組上額外的記憶體容量。另可配備熱控結(jié)構(gòu)而使高密度記憶體模組保持在可靠的作業(yè)溫度范圍內(nèi)。
圖式簡單說明茲舉實(shí)施例并配合圖式，將本發(fā)明詳述于后，其中

圖1是一已知技術(shù)的多卡記憶體配置的示意圖，其中匯流排端接器設(shè)于主機(jī)板上；圖2a是圖1所示已知記憶卡的前視平面圖；圖2b是圖1所示已知記憶卡的俯視圖；圖2c是圖1所示已知記憶卡的側(cè)視圖；圖3是本發(fā)明的記憶體配置的示意圖，其中匯流排端接器設(shè)最后的記憶體模組上；圖4是本發(fā)明的多卡記憶體配置的示意圖，其中匯流排端接器設(shè)于一記憶卡上；圖5a是圖4所示本發(fā)明的自行端接式記憶卡的前視平面圖；圖5b是圖4所示本發(fā)明的自行端接式記憶卡的俯視圖；圖5c是圖4所示本發(fā)明的自行端接式記憶卡的端視圖；圖6是本發(fā)明的記憶卡采用子卡的另一實(shí)施例；圖7a是圖6所示本發(fā)明的自行端接式記憶卡的前視平面圖；圖7b是圖6所示本發(fā)明的自行端接式記憶卡的俯視圖；圖7c是圖7a和圖7b圖所示子卡的前視示意圖；和圖8是可供支援二個(gè)記憶體通道的自行端接式記憶卡的前視示意圖。
較佳實(shí)施例詳說明一般說來，本發(fā)明是一種由裸記憶體晶片，或黏著在記憶卡或可拆卸記憶體子模組(子卡)上的已知記憶體晶片制成的高密度記憶卡或模組。這些記憶卡或模組具有內(nèi)建的匯流排端接器，并可選擇性地具有熱管理結(jié)構(gòu)。
首先參閱圖1，所示者是一已知技術(shù)的多卡(三卡)記憶體系統(tǒng)10的示意圖。已知的二擴(kuò)充槽和三擴(kuò)充槽板，均需端接在主機(jī)板12，縱然所有擴(kuò)充槽都未使用，亦需如此。當(dāng)然，在此種情況下，于記憶體模組及主機(jī)板上布線之間提供訊號(hào)路徑的模組連接器，可能會(huì)成比例地降低訊號(hào)品質(zhì)。
所示的主機(jī)板12有一部份設(shè)有實(shí)施RAMBUS(記憶體匯流排)記憶體系統(tǒng)所需的支援布線。主機(jī)板上12設(shè)有一個(gè)「直接RAMBUS時(shí)脈產(chǎn)生器(Direct RAMBUS Clock Generator，DRCG)」電路14，和一個(gè)含有「直接RAMBUS專用積體電路單元組(Direct RAMBUS ASIC Cell，RAC)」18的主裝置16。RAMBUS通道20將RAC 18連接到一第一記憶體插座22。插座22被實(shí)體連接到主機(jī)板12。大體上，RAMBUS通道20的連接是由內(nèi)部的各印刷配線線路(未顯示)所達(dá)成。第一插座22大致具有若干經(jīng)設(shè)計(jì)成能與第一RIMM(RAMBUS針腳定義記憶體模組)卡24上的搭配接觸墊接合的彈簧加載式接點(diǎn)。
在RAMBUS架構(gòu)中，各記憶模組上大致設(shè)有184個(gè)接點(diǎn)。RAMBUS通道20是從匯流排入口區(qū)26進(jìn)入RIMM卡24，再被連接到固定于RIMM卡24上的若干單個(gè)式記憶體裝置28。接著，RAMBUS通道經(jīng)由RAMBUS通道出口區(qū)30從RIMM卡24出來，再從第一RIMM卡24回到主機(jī)板12。屆時(shí)其它的印刷配線線路會(huì)將RAMBUS通道20載送到亦設(shè)在主機(jī)板12上的一第二插座31。該第二插座31插有一第二RIMM卡35。
一個(gè)RAMBUS通道入口區(qū)32，一連串記憶體裝置28，和一個(gè)RAMBUS通道出口區(qū)34組成第二RIMM卡35。同樣地，一個(gè)第三插座36，第三RIMM卡38，RAMBUS通道入口區(qū)40，和RAMBUS通道出口區(qū)42組成第三RAMBUS記憶卡。RAMBUS通道20是于匯流排的電路繞徑的終端抵達(dá)端接器44。
端接器組件，例如電阻器、阻流電容器和/或去耦電容器44，亦設(shè)在主機(jī)板12上。RAMBUS通道20的所有訊號(hào)在抵達(dá)端接器44之前，均需先通過三個(gè)插座22、31、36和越過三片RIMM卡24、32、38。對于三片RIMM卡24、32、38之上的記憶體裝置28，相關(guān)的驅(qū)動(dòng)器要求應(yīng)嚴(yán)格始能可靠地存取。訊號(hào)會(huì)沿著RAMBUS通道20的路徑逐步衰減，尤其是在連接器22、31、36處。此外，在主機(jī)板12本身之上亦消耗貴重的「空間(real estate)」。
現(xiàn)請參閱圖2a，圖2b，和圖2c，所示者分別是圖1的典型已知RIMM卡24的前視、俯視和側(cè)視圖。記憶體模組28被安排成四縱列，每列各有四個(gè)模組。然而，其它的有形安排亦可使用。RAMBUS通道20(圖1)是從匯流排入口區(qū)26進(jìn)入RIMM卡24，再被連接到記憶體裝置28。接著，RAMBUS通道20經(jīng)由RAMBUS通道出口區(qū)30從RIMM卡24出來，再從第一RIMM卡24回到主機(jī)板12(圖1)。
圖2b是圖2a之RIMM卡的一俯視圖，其中顯示出位在RIMM卡24兩邊的記憶體裝置28。
圖2c是圖2a之RIMM卡的一側(cè)視圖，其中也顯示出位在RIMM卡24上的記憶體裝置28。
現(xiàn)請參閱圖3，所示者是一具有本發(fā)明的記憶體模組的記憶體系統(tǒng)10示意圖。所示的主機(jī)板12也有一部份設(shè)有實(shí)施RAMBUS記憶體系統(tǒng)所需的支援布線。按照圖1所示及前述的已知記憶卡的相同實(shí)施方式，主機(jī)板上12設(shè)有一個(gè)「直接RAMBUS時(shí)脈產(chǎn)生器(DRCG)」電路14，和一個(gè)含有「直接RAMBUS專用積體電路單元組(RAC)」18的主裝置16。
RAMBUS通道20將RAC 18連接到一記憶體插座22。插座22是被實(shí)體連接到主機(jī)板12，而RAMBUS通道20的連接大體上是由設(shè)在主機(jī)板12的一或二表面上的各印刷配線線路(未顯示)所達(dá)成。或者，可用內(nèi)部印刷配線路(未顥示)來連接。插座22大致具有若干經(jīng)設(shè)計(jì)成能與RIMM卡24上的搭配接觸墊接合的彈簧加載式接點(diǎn)。
RAMBUS通道20是從匯流排入口區(qū)26進(jìn)入RIMM卡24，再被連接到固定于RIMM卡24上的若干單個(gè)式記憶體裝置28。接著，RAMBUS通道20經(jīng)由RAMBUS通道出口區(qū)30從RIMM卡24出來，再從第一RIMM卡24回到主機(jī)板12。屆時(shí)其它的印刷配線線路會(huì)將RAMBUS通道20載送到亦設(shè)在主機(jī)板12上的一第二插座31。該第二插座31插有一第二RIMM卡35。同樣地，RAMBUS通道20從第二習(xí)用RIMM卡35出來，再被連接到最后一片也含有匯流排端接器的RIMM卡54。本發(fā)明不同于已知技術(shù)在于，端接器52是被直接黏著在RIMM卡54上，因而不需要RAMBUS通道出口部30(圖1)。于是，整個(gè)附加組的接點(diǎn)被省除，讓它們可用來處理附加的記憶體容量等。
現(xiàn)請參閱圖4，所示者是本發(fā)明的記憶卡系統(tǒng)50的一示意圖。所示的主機(jī)板12亦有一部份設(shè)有實(shí)施RAMBUS記憶體系統(tǒng)所需的支援布線。按照圖1所示及前述的習(xí)用記憶卡的相同實(shí)施方式，主機(jī)板上12設(shè)有一個(gè)「直接RAMBUS時(shí)脈產(chǎn)生器(DRCG)」電路14，和一個(gè)含有「直接RAMBUS專用積體電路單元組(RAC)」18的主裝置16。
RAMBUS通道20將RAC 18連接到一記憶體插座22。插座22是被實(shí)體連接到主機(jī)板12，而RAMBUS通道20的連接大體上是由設(shè)在主機(jī)板12的一或二表面上的各印刷配線線路(未顯示)達(dá)成。或者，可用內(nèi)部印刷配線路(未顯示)來連接。插座22大致具有若干經(jīng)設(shè)計(jì)成能與RIMM卡54上的搭配接觸墊接合的彈簧加載式接點(diǎn)。
RAMBUS通道20是從匯流排入口區(qū)56進(jìn)入RIMM卡54，再被連接到固定于RIMM卡54上的若干單個(gè)式記憶體裝置28。不同於習(xí)用技藝，端接器52是被直接黏著在RIMM卡54上，因而不需要RAMBUS通道出口部30(圖1)。整個(gè)附加組的接點(diǎn)也被省除。
此時(shí)也請參閱圖5a，圖5b，和圖5c，所示者分別是圖4的其上設(shè)有端接器的RIMM卡54的前視、俯視和側(cè)視圖。記憶體模組28是被安排成二橫行，每行各有八個(gè)模組。然而，其它的形式安排亦可使用。RAMBUS通道20(圖4)是從匯流排入口區(qū)56進(jìn)入RIMM卡54，再被連接到記憶體裝置28。RAMBUS通道20終端的端接器52(圖4)亦設(shè)在RIMM卡54上。
圖5b是圖5a的RIMM卡的一俯視圖，其中顯示出位在RIMM卡54兩邊的記憶體裝置28。
圖5c是圖5a的RIMM卡的一側(cè)視圖，其中也顯示出位在RIMM卡54上的記憶體裝置28。
本發(fā)明的配置設(shè)定具有許多優(yōu)點(diǎn)。匯流排長度若減少時(shí)，就可減輕匯流排上各裝置的驅(qū)動(dòng)器要求，因而降低成本和增進(jìn)可靠性。相較于圖1及圖3，可看出習(xí)用技藝中插槽與端接器之間2-1/2連接器插座以及訊號(hào)路徑相關(guān)連的訊號(hào)衰減均被消除。大致上，增進(jìn)RAMBUS通道的品質(zhì)(即減低其長度，通道延遲，和串音等)即可獲得較高的記憶體存取速率。RIMM卡54與端接器44(圖1)之間路徑長度的減少以及至少一個(gè)插座介面的省除(通?？墒〕€(gè)半的插座)均有助於降低串音。省除插座36(圖1)與端接器44(圖1)之間的線路時(shí)，便釋放出額外的主機(jī)板空間。
這些變更改良電磁干擾(EMI)的敏感性，也降低主機(jī)板12與RIMM卡54組合所輻射出的射頻(RF)放射。端接器52設(shè)于記憶卡54上的另一優(yōu)點(diǎn)就是耦合到主機(jī)板12內(nèi)的雜訊減低，因而增進(jìn)整個(gè)系統(tǒng)的性能。
現(xiàn)請參閱圖6，所示者是本發(fā)明另一實(shí)施例的示意圖，其中使用子卡80連接到一記憶體模組卡82，而且通常是以針腳/插孔連接技術(shù)(未顯示)來改善記憶體模組卡上的記憶體密度。這實(shí)施例在與本案同時(shí)提出和共同待審的第＿＿＿＿＿[HCD-201]號(hào)專利申請案中有詳細(xì)說明。所有外部特徵均與先前詳述者相同(圖4)。
這時(shí)也請參閱圖7a和圖7b，所示者分別是連接到記憶體模組卡82的子卡80的前視及側(cè)視圖。另請參閱圖7c，所示者是子卡80其中之一的前視圖。如圖所示，記憶體裝置28設(shè)在子卡80上。有一個(gè)熱管理結(jié)構(gòu)(未顯示)被連接到記憶體模組28，以便散熱。這些控?zé)峤Y(jié)構(gòu)在與本案同時(shí)提出和共同待審，并以參照方式并入于此的第＿＿＿＿＿[HCD-201]號(hào)專利申請案中有詳細(xì)說明。
子卡80上的針腳(未顯示)是被插入記憶體模組卡82上的插座(未顯示)內(nèi)。本發(fā)明的針腳/插孔連接器在與本案同時(shí)提出和共同待審的第＿＿＿＿＿[HCD-201]號(hào)專利申請案，以及在美國第5,928,005號(hào)專利案中也有詳細(xì)說明，該等案件亦以參照方式并入于此。
現(xiàn)請參閱圖8，所示者是一種二通道RAMBUS模組設(shè)計(jì)，其中采用了可進(jìn)一步展現(xiàn)本發(fā)明優(yōu)點(diǎn)的一種已知技術(shù)的一通道插座。如圖所示，有兩個(gè)獨(dú)立的RAMBUS通道56和57進(jìn)入記憶體模組90。若干記憶體裝置28被連接到RAMBUS通道56和57。設(shè)在模組卡90上的獨(dú)立端接器52可適當(dāng)?shù)亩私痈鱎AMBUS通道56和57。這擴(kuò)展的記憶體模組可將晶片固定到兩邊，也可被插入已知技術(shù)的一通道設(shè)計(jì)的一插座內(nèi)。
以上所舉實(shí)施例僅用以說明本發(fā)明而已，非用以限制本發(fā)明之范圍。舉凡不違本發(fā)明精神所從事的種種修改或變化，俱屬本發(fā)明申請專利范圍。
權(quán)利要求
1.一種自行端接式高頻記憶體模組，其包括a)一基板；b)若干沿著該基板至少一邊緣而設(shè)的電接點(diǎn)，以供連接到一個(gè)外部記憶體匯流排；c)可經(jīng)運(yùn)作而連接到所述之若干電接點(diǎn)的電連接裝置，以供形成外部記憶體匯流排的一延伸部；d)若干黏著在基板上并可選擇性連接到記憶體匯流排延伸部的記憶體裝置；和e)可經(jīng)運(yùn)作而連接到記憶體匯流排延伸部的匯流排端接裝置。
2.如申請專利范圍第1項(xiàng)所述的自行端接式高頻記憶體模組，其中該外部記憶體匯流排包括一特性阻抗，而匯流排端接器則展現(xiàn)出一種實(shí)質(zhì)與該特性阻抗匹配的阻抗。
3.如申請專利范圍第2項(xiàng)所述的自行端接式高頻記憶體模組，其中該匯流排端接裝置包括設(shè)在基板上并被電連接到記憶體匯流排延伸部線路的電阻器、電容器和電感器構(gòu)成的群組中的至少一個(gè)。
4.如申請專利范圍第1項(xiàng)所述的自行端接式高頻記憶體模組，其中該外部記憶體匯流排包括一個(gè)可供容置若干電接點(diǎn)的插座。
5.如申請專利范圍第1項(xiàng)所述的自行端接式高頻記憶體模組，其中該插座包括可供夾緊所述的若干電接點(diǎn)的彈簧接點(diǎn)，以致使基板保持在插座中，和在外部記憶體匯流排與電接點(diǎn)之間建立電連接。
6.如申請專利范圍第1項(xiàng)所述的自行端接式高頻記憶體模組，其中該外部記憶體匯流排包括至少二個(gè)外部記憶體匯流排，該外部記憶體匯流排的延伸部包括該等至少二個(gè)記憶體匯流排的至少二個(gè)延伸部，而所述之若干記憶體裝置則包括至少二組記憶體裝置，各組是被獨(dú)立連接到該等至少二個(gè)記憶體匯流排延伸部的其中一個(gè)。
7.一種自行端接式高頻記憶體模組，其包括a)一基板；b)若干沿著該基板至少一邊緣而設(shè)的導(dǎo)電針腳；c)可經(jīng)運(yùn)作而連接到所述之若干導(dǎo)電針腳的電連接裝置，以供形成具有一預(yù)定匯流排寬度的外部記憶體匯流排的一延伸部；d)若干黏著在基板上并可選擇性地連接到記憶體匯流排延伸部的記憶體裝置；和e)可經(jīng)運(yùn)作而連接到記憶體匯流排延伸部的匯流排端接裝置。
8.如申請專利范圍第8項(xiàng)所述的自行端接式高頻記憶體模組，其中該外部記憶體匯流排包括一特性阻抗，而匯流排端接器則展現(xiàn)出一種實(shí)質(zhì)與該特性阻抗匹配的阻抗。
9.如申請專利范圍第8項(xiàng)所述的自行端接式高頻記憶體模組，其中該匯流排端接裝置包括屬于下列群組的電氣組件設(shè)在基板上并被電連接到包括記憶體匯流排延伸部的各個(gè)線路的電阻器、電容器和電感器。
10.如申請專利范圍第9項(xiàng)所述的自行端接式高頻記憶體模組，其中該電阻器包括分立的電阻器。
11.如申請專利范圍第9項(xiàng)所述的自行端接式高頻記憶體模組，其中包括一電阻器封裝(resistor pack)。
12.如申請專利范圍第9項(xiàng)所述的自行端接式高頻記憶體模組，其中設(shè)在基板上的電阻器包括一固態(tài)電阻裝置。
13.如申請專利范圍第7項(xiàng)所述的自行端接式高頻記憶體模組，其中該外部記憶體匯流排包括若干設(shè)在一印刷電路板結(jié)構(gòu)上的鍍層貫通孔(plated through holes)，以供容置和可卸式地固定所述的若干針腳。
14.一種自行端接式高頻記憶體模組，其包括a)一基板；b)若干連接器，以供容置設(shè)在基板上的子卡；c)至少一片子卡，其具有可供與所述之若干連接器相互作用的電連接裝置，另具有至少一個(gè)固定于其上的記憶體裝置；d)若干沿著基板至少一邊緣而設(shè)的電接點(diǎn)，以供連接到一外部記憶體匯流排；e)設(shè)于基板上可經(jīng)運(yùn)作而連接到所述的若干電接點(diǎn)的配線裝置，以供形成外部記憶體匯流排的一延伸部；和e)可經(jīng)運(yùn)作而連接到記憶體匯流排延伸部的匯流排端接裝置。
15.如申請專利范圍第14項(xiàng)所述的自行端接式高頻記憶體模組，其中所述的若干連接器包括設(shè)在基板上的鍍層貫通孔。
16.如申請專利范圍第15項(xiàng)所述的自行端接式高頻記憶體模組，其中該等鍍層貫通孔另包括一個(gè)從其容置針腳的遠(yuǎn)端往內(nèi)凸伸的導(dǎo)電元件。
17.如申請專利范圍第16項(xiàng)所述的自行端接式高頻記憶體模組，其中該子卡的電連接裝置包括若干導(dǎo)電針腳，以供與所述的若干連接器相互作用。
18.如申請專利范圍第15項(xiàng)所述的自行端接式高頻記憶體模組，其中該子卡包括多層印刷電路板。
19.如申請專利范圍第18項(xiàng)所述的自行端接式高頻記憶體模組，其中至少一個(gè)記憶體裝置包括屬于下列群組中的至少一個(gè)裸晶片，薄小外外框封裝(TSOP)，晶片尺寸封裝(CSP)，和電路板插植晶片(COB)。
20.如申請專利范圍第14項(xiàng)所述的自行端接式高頻記憶體模組，其中該子卡包括若干彼此實(shí)質(zhì)保持平行的子卡。
21.如申請專利范圍第18項(xiàng)所述的自行端接式高頻記憶體模組，其中所述的若干子卡另包括熱管理結(jié)構(gòu)。
22.如申請專利范圍第21項(xiàng)所述的自行端接式高頻記憶體模組，其中該熱管理結(jié)構(gòu)包括所述的至少一個(gè)記憶體裝置熱接觸的導(dǎo)熱鰭片。
23.如申請專利范圍第22項(xiàng)所述的自行端接式高頻記憶體模組，其中所述的若干彼此實(shí)質(zhì)保持平行的子卡是被安裝成實(shí)質(zhì)與基板保持垂直。
24.如申請專利范圍第22項(xiàng)所述的自行端接式高頻記憶體模組，其中所述的若干實(shí)質(zhì)彼此保持平行的子卡，相對于基板的子卡容置表面，是被安裝成與其保持銳角角度。
25.如申請專利范圍第14項(xiàng)所述的自行端接式高頻記憶體模組，其中該外部記憶體匯流排包括至少二個(gè)外部記憶體匯流排，該外部記憶體匯流排的延伸部包括該等至少二個(gè)記憶體匯流排的至少二個(gè)延伸部，而所述的一片具有至少一個(gè)固定于其上的記憶體裝置的子卡則包括至少二組固定于其上的記憶體裝置，各組是被獨(dú)立連接到該等至少二個(gè)記憶體匯流排延伸部的其中一個(gè)。
全文摘要
一種與高速阻抗受控式匯流排配合使用的記憶體模組(24)。各記憶卡(12)可以是一片直接將記憶體晶片(28)固定于其上的習(xí)用印刷電路卡(12)?；蛘?藉由可插拔式子模組(24,35,38)所裝配成的高密度記憶體模組(24,35,38)亦可使用。另可將這些子模組(24,35,38)予以臨時(shí)裝配,以供進(jìn)行測試和/或預(yù)燒。直接黏著在記憶卡(12)或記憶體模組(24,35,38)上的匯流排端接器(52)則可消除連接匯流排出口(42)的需求,讓釋出的連接容量可供他用。
文檔編號(hào)G11C5/06GK1340196SQ00803710
公開日2002年3月13日 申請日期2000年2月15日 優(yōu)先權(quán)日1999年12月14日
發(fā)明者迪克·D·布朗, 許維民, 湯姆斯·L·斯萊 申請人:美國高度連接密度公司