專利名稱：基于SignalML語(yǔ)言的嵌入式通用通信板的制作方法
技術(shù)領(lǐng)域：
基于SignalML語(yǔ)言的嵌入式通用通信板可以實(shí)現(xiàn)不同廠家、不同類型的交通控制信號(hào)機(jī)與上位機(jī)之間的通信，并遵循所提出的一種新的城市交通信號(hào)控制系統(tǒng)數(shù)據(jù)交換標(biāo)準(zhǔn)-SignalML(交通信號(hào)標(biāo)記語(yǔ)言)，可廣泛應(yīng)用于城市交通信號(hào)控制領(lǐng)域。
背景技術(shù)：
城市交通信號(hào)控制系統(tǒng)，作為智能交通系統(tǒng)的一個(gè)重要環(huán)節(jié)，對(duì)于緩解城市交通擁堵、保障交通暢通和維護(hù)良好的交通秩序發(fā)揮著舉足輕重的作用。
然而，目前引進(jìn)的國(guó)外比較成熟的城市交通信號(hào)控制系統(tǒng)所使用的通信協(xié)議都是專用協(xié)議，對(duì)外不開放，導(dǎo)致在進(jìn)行系統(tǒng)擴(kuò)容和新建時(shí)，必須使用原系統(tǒng)的專用信號(hào)機(jī)，且不便于系統(tǒng)的維護(hù)；同時(shí)有些系統(tǒng)通訊控制平臺(tái)屬非開放式，系統(tǒng)二次升級(jí)困難。由于缺乏統(tǒng)一的數(shù)據(jù)交換標(biāo)準(zhǔn)，以及國(guó)外系統(tǒng)的協(xié)議壁壘，不僅限制了不同信號(hào)機(jī)廠商廣泛參與，導(dǎo)致對(duì)原有設(shè)備廠商的過(guò)分依賴，無(wú)法形成一種平等競(jìng)爭(zhēng)的局面，而且也限制了國(guó)內(nèi)外不同信號(hào)控制系統(tǒng)之間的融合，不利于實(shí)現(xiàn)不同控制系統(tǒng)之間的數(shù)據(jù)共享，提高整個(gè)城市交通控制系統(tǒng)的集成度，因此導(dǎo)致無(wú)法發(fā)揮城市交通信號(hào)控制系統(tǒng)的最大效益。
目前，在我國(guó)使用的最具有代表性且具有實(shí)效性的城市交通信號(hào)控制系統(tǒng)及其所使用的信號(hào)控制機(jī)和通信協(xié)議主要有以下幾種，如下表1所示表1交通信號(hào)控制系統(tǒng)和信號(hào)控制機(jī)、通信協(xié)議概況表

綜合分析，我們可以看出以上各個(gè)交通控制系統(tǒng)，中心與信號(hào)機(jī)都按照系統(tǒng)各自專用協(xié)議進(jìn)行數(shù)據(jù)的傳輸并且對(duì)國(guó)產(chǎn)信號(hào)機(jī)無(wú)兼容性、整合不易，雖然ACTRA系統(tǒng)采用了開放的NTCIP協(xié)議，但是該協(xié)議與系統(tǒng)的控制功能和算法聯(lián)系緊密，國(guó)內(nèi)信號(hào)機(jī)遵循它開發(fā)具有很大的局限性，成本高。另外，雖然國(guó)內(nèi)信號(hào)機(jī)的生產(chǎn)廠家也有不少，但生產(chǎn)的信號(hào)機(jī)功能少，可靠性差。
基于以上原因，我們?cè)O(shè)計(jì)了基于SignalML語(yǔ)言的嵌入式通用通信板，它可以實(shí)現(xiàn)不同廠家、不同類型的交通控制信號(hào)機(jī)與上位機(jī)之間的通信。
這里所提到的信號(hào)控制標(biāo)記語(yǔ)言——SignalML語(yǔ)言(SignalMarkup Language)是統(tǒng)一描述、包裝、存儲(chǔ)以及傳遞信號(hào)控制數(shù)據(jù)的格式規(guī)范，便于不同的信號(hào)控制機(jī)可以基于這一規(guī)范方便的進(jìn)行信號(hào)控制、信息的交換和共享。SignalML的建立將使信號(hào)控制數(shù)據(jù)與軟件平臺(tái)和信號(hào)控制器廠商分離，使不同類型平臺(tái)之間數(shù)據(jù)傳輸變得方便、實(shí)時(shí)?？蓴U(kuò)展標(biāo)記語(yǔ)言XML(eXtensible Markup Language)是由W3C開發(fā)的一種數(shù)據(jù)描述語(yǔ)言標(biāo)準(zhǔn)。用XML描述的數(shù)據(jù)可以被計(jì)算機(jī)理解、傳輸和按照數(shù)據(jù)內(nèi)容執(zhí)行相應(yīng)的操作。比如處理數(shù)據(jù)、按一定方式顯示信息、存貯數(shù)據(jù)和對(duì)外場(chǎng)設(shè)備發(fā)布控制指令等。它允許用戶根據(jù)不同的應(yīng)用來(lái)自己定制編寫標(biāo)記，兩個(gè)軟件系統(tǒng)之間只要遵從相同的DTD或SCHEMA，就可以實(shí)現(xiàn)無(wú)障礙通訊。SignalML正是基于XML技術(shù)用來(lái)描述信號(hào)燈控制交叉口控制信息的一種標(biāo)記語(yǔ)言規(guī)范，提供了一種通用的方法來(lái)定義既便于計(jì)算機(jī)解釋又方便用戶理解的信號(hào)燈控制交叉口的“數(shù)據(jù)集”，主要用來(lái)描述交叉口的幾何布局結(jié)構(gòu)、信號(hào)控制類型、交叉口控制、檢測(cè)、監(jiān)控設(shè)備信息，交叉口控制、檢測(cè)參數(shù)信息，交叉口標(biāo)志、標(biāo)線信息，交叉口運(yùn)行評(píng)價(jià)信息等的數(shù)據(jù)交換標(biāo)準(zhǔn)。

發(fā)明內(nèi)容
本發(fā)明的目的在于提出一種切實(shí)可行的專門用于不能互相兼容的交通信號(hào)控制機(jī)與上位機(jī)控制系統(tǒng)之間的基于SignalML語(yǔ)言的嵌入式通用通信板，可以實(shí)現(xiàn)不同廠家、不同類型的交通控制信號(hào)機(jī)與上位機(jī)之間的通信，提高整個(gè)城市交通控制系統(tǒng)的系統(tǒng)集成度，從而發(fā)揮城市交通信號(hào)控制系統(tǒng)的最大效益。
本發(fā)明的特征在于所述的SignalML是指交通信號(hào)標(biāo)記語(yǔ)言，該語(yǔ)言是基于可擴(kuò)展標(biāo)記語(yǔ)言來(lái)描述信號(hào)燈控制交叉路口控制信息的一種標(biāo)記語(yǔ)言規(guī)范，它使信號(hào)控制數(shù)據(jù)與軟件平臺(tái)和信號(hào)控制器廠商分離，實(shí)現(xiàn)不同平臺(tái)之間的數(shù)據(jù)傳輸，該通用通信板包括核心板和目標(biāo)板，而目標(biāo)板通過(guò)接插件把核心板內(nèi)的微處理器以及外擴(kuò)的存儲(chǔ)器集成在一起，其中核心板，包括ColdFire系列微處理器MCF5272，F(xiàn)lash存儲(chǔ)器，采用32M位的AM29LV320D芯片，工作在字模式狀態(tài)，該芯片的輸出使能信號(hào)輸入端、寫使能信號(hào)輸入端、地址線、數(shù)據(jù)線分別與該微處理器MCF5272相應(yīng)輸出端相連，而片選信號(hào)的輸入端和該微處理器MCF5272相連的片選跳線插件JP2的相應(yīng)端相連；SDRAM存儲(chǔ)器，采用128M位的MT48LC4M32B2芯片，該芯片包含的時(shí)鐘信號(hào)、時(shí)鐘使能信號(hào)、片選信號(hào)、寫使能信號(hào)、行列地址脈沖輸出引腳信號(hào)、地址線以及數(shù)據(jù)線在內(nèi)的各端與該微處理器MCF5272的相應(yīng)端相連；總線啟動(dòng)模式跳線接插件JP1，經(jīng)過(guò)八位總線緩沖器74LCX541與該微處理器MCF5272的隊(duì)列串行外圍接口的相應(yīng)信號(hào)端相連，作為總線啟動(dòng)時(shí)的模式跳線，缺省配置為1、2相連，選擇32bits總線傳輸；
時(shí)鐘電路，采用OSC 66M外部振蕩電路芯片，向該微處理器MCF5272輸出時(shí)鐘信號(hào)；復(fù)位電路，采用MAX708TCSA芯片，當(dāng)按下復(fù)位按鈕時(shí)，該芯片便向該微處理器MCF5272提供復(fù)位信號(hào)；目標(biāo)板，包括嵌入式TESTMODULE組件通過(guò)插件JP3和JP4將微處理器MCF5272以及外擴(kuò)的存儲(chǔ)器集成在該模塊上，并設(shè)有兩個(gè)UART接口、以太網(wǎng)接口、BDM接口、LCD接口、兩個(gè)總線接口、PA接口及功能接口其中，UART接口采用芯片SP3243E，其發(fā)射器輸入端、接收器輸出端分別接在TESTMODULE組件的UART控制器接口的相應(yīng)端上，而該芯片SP3243E的輸出引腳、輸入引腳分別與RS-232發(fā)射器的輸入端和接收器的輸出端相連，以便微處理器MCF5272實(shí)現(xiàn)對(duì)信號(hào)機(jī)及其它外部設(shè)備的通信；以太網(wǎng)接口采用芯片LXT972ALC，采用25M的時(shí)鐘振蕩電路，該芯片LXT972ALC的發(fā)射和接收接口數(shù)據(jù)、時(shí)鐘信號(hào)及其相應(yīng)的控制信號(hào)端分別與所述TESTMODULE組件的以太網(wǎng)接口的相應(yīng)端相連，所述芯片LXT972ALC的輸入輸出數(shù)據(jù)線經(jīng)隔離變壓器芯片TG110-S050N5作用后，分別接在以太網(wǎng)接口的各相應(yīng)管腳上，所述芯片LXT972ALC管理數(shù)據(jù)時(shí)鐘信號(hào)及管理數(shù)據(jù)輸入輸出信號(hào)和啟動(dòng)信號(hào)也分別接在所述的TESTMODULE組件的各相應(yīng)端上，以便上位機(jī)通過(guò)該以太網(wǎng)接口對(duì)微處理器MCF5272的訪問(wèn)；BDM接口是一種背景調(diào)試接口，與TESTMODULE組件的BDM控制器接口的相應(yīng)端相連，供外部對(duì)核心板中的Flash存儲(chǔ)器、SDRAM存儲(chǔ)器調(diào)試用；CPLD，采用Xilinx CPLD系列器件XC95288XL-7TQ144C，該CPLD的測(cè)試接口引出作為目標(biāo)板的JTAG接口，用于對(duì)該CPLD進(jìn)行測(cè)試，將所述TESTMODULE組件的啟動(dòng)輸出信號(hào)、定時(shí)器的輸入輸出信號(hào)和脈寬調(diào)制輸出信號(hào)分別與所述CPLD相應(yīng)端相連；所述微處理器MCF5272通過(guò)嵌入式TESTMODULE組件，使該微處理器的通用I/O信號(hào)、片選信號(hào)、地址線、數(shù)據(jù)線及各控制信號(hào)輸出端與該CPLD各相應(yīng)輸入端相連，以充分利用可編程邏輯器件的優(yōu)勢(shì)，對(duì)外圍總線接口GPBUS1進(jìn)行控制，該外圍總線接口GPBUS1不僅與CPLD各輸出信號(hào)控制端相連，而且又與TESTMODULE組件的片選信號(hào)、輸出使能信號(hào)、寫使能信號(hào)、數(shù)據(jù)信號(hào)、傳遞應(yīng)答信號(hào)、數(shù)據(jù)總線傳輸標(biāo)記信號(hào)、中斷輸入信號(hào)相連，使得該總線能根據(jù)需要進(jìn)行配置；PA接口，與TESTMODULE組件的通用I/O口的A端口相連，作為控制電路用；功能接口FUNC，與TESTMODULE組件的脈寬調(diào)制輸出信號(hào)、定時(shí)器的輸入輸出信號(hào)以及隊(duì)列串行外圍接口的一些信號(hào)端相連，作為控制電路用；BUS1總線接口，與TESTMODULE組件的片選信號(hào)、數(shù)據(jù)總線傳輸標(biāo)記信號(hào)、中斷輸入信號(hào)、輸出使能信號(hào)、寫使能信號(hào)、傳遞應(yīng)答信號(hào)、數(shù)據(jù)線、地址線相連；LCD接口，與TESTMODULE組件的數(shù)據(jù)線、輸出使能信號(hào)、寫使能信號(hào)、片選信號(hào)、傳遞應(yīng)答信號(hào)端相連，用于程序調(diào)試或者程序運(yùn)行過(guò)程當(dāng)中一些狀態(tài)信息的顯示；所述上位機(jī)中設(shè)置SignalML文檔，而核心板的微處理器MCF5272上設(shè)有SignalML解析程序、SignalML生成程序和信號(hào)燈總線協(xié)議轉(zhuǎn)化程序，核心板通過(guò)目標(biāo)板的以太網(wǎng)接口以HTTP協(xié)議形式從上位機(jī)讀取SignalML文件，經(jīng)過(guò)SignalML解析后，生成信號(hào)機(jī)信息、信號(hào)燈信息、配時(shí)信息，然后再由信號(hào)燈總線協(xié)議轉(zhuǎn)化程序?qū)⑦@些具體的信息以信號(hào)機(jī)可以理解的方式，發(fā)送給信號(hào)機(jī)，完成對(duì)信號(hào)機(jī)的控制；同時(shí)信號(hào)燈總線協(xié)議轉(zhuǎn)化程序通過(guò)目標(biāo)板的串口能夠得到信號(hào)機(jī)的一些具體信息，再由SignalML生成程序?qū)⑦@些具體的信號(hào)機(jī)信息、信號(hào)燈信息及配時(shí)信息轉(zhuǎn)化為SignalML形式的信息，存儲(chǔ)起來(lái)，并由Web服務(wù)接口程序?qū)⑦@些SignalML信息通過(guò)以太網(wǎng)接口傳遞給上位機(jī)，在上位機(jī)再將這些信息以頁(yè)面的形式顯示或者生成相應(yīng)的文件，存儲(chǔ)起來(lái)。
試驗(yàn)證明本發(fā)明實(shí)現(xiàn)了不同廠家、不同類型的交通控制信號(hào)機(jī)與上位機(jī)之間的通信，提高了整個(gè)城市交通控制系統(tǒng)的集成度，從而使城市交通信號(hào)控制系統(tǒng)發(fā)揮出最大效益。


圖1嵌入式通用通信板的核心板原理圖；圖2嵌入式通用通信板的核心板與目標(biāo)板之間連接插件圖；圖3嵌入式通用通信板的目標(biāo)板原理圖；圖4嵌入式通用通信板的目標(biāo)板電源電路部分設(shè)計(jì)；
圖5嵌入式通用通信板的信息流程圖；圖6 SignalML結(jié)構(gòu)框架。
具體實(shí)施例方式
本發(fā)明的技術(shù)方案此基于SignalML語(yǔ)言的嵌入式通用通信板包括核心板和目標(biāo)板兩塊板，其中核心板采用的是ColdFire微處理器5272，它具有可變長(zhǎng)RISC(精簡(jiǎn)指令集)結(jié)構(gòu)，并集成了具有高度代碼密度的高性能內(nèi)核和大量外圍接口，采用μCLinux嵌入式操作系統(tǒng)。μCLinux是基于Linux內(nèi)核開發(fā)的，是專門為無(wú)存儲(chǔ)器管理單元的微處理器而打造的嵌入式操作系統(tǒng)，并且它也是在免費(fèi)軟件GNU公共許可證(GPL)下發(fā)布的自由軟件。核心板包括存儲(chǔ)器擴(kuò)展部分(包括Flash和SDRAM存儲(chǔ)器擴(kuò)展兩個(gè)部分)、復(fù)位和時(shí)鐘電路設(shè)置部分以及啟動(dòng)電路配置部分。而目標(biāo)板主要包括嵌入式TESTMODULE組件、電源電路部分、CPLD部分以及一些外圍接口電路以太網(wǎng)接口、兩個(gè)UART接口、BDM接口(背景調(diào)試端口)、LCD接口、JTAG接口、兩個(gè)總線接口以及PA接口和一個(gè)功能接口FUNC。嵌入式TESTMODULE組件通過(guò)管腳JP3和JP4(如圖2所示)將微處理器MCF5272以及外擴(kuò)的存儲(chǔ)器Flash和SDRAM集成在該模塊上，使用時(shí)可將其作為一個(gè)元件處理。
核心板原理圖如圖1所示ColdFire系列微處理器MCF5272具有高性能、低價(jià)位、集成度高、性能優(yōu)異等優(yōu)點(diǎn)，片內(nèi)32位地址和數(shù)據(jù)總線，處理器內(nèi)核及總線頻率為66MHZ，片內(nèi)具有4KB SDRAM、16KB ROM和1KB的指令Cache，并且提供了豐富的外圍接口，如兩個(gè)通用異步/同步收發(fā)器(UART)、以太網(wǎng)模塊、通用串行總線(USB)模塊、外部存儲(chǔ)器接口、隊(duì)列串行外圍接口(QSPI)等。
微處理器MCF5272存儲(chǔ)器擴(kuò)展包括Flash存儲(chǔ)器擴(kuò)展和SDRAM擴(kuò)展兩個(gè)部分，前者作為可在線進(jìn)行電擦寫的非易失性存儲(chǔ)器，主要用來(lái)存放程序代碼、常量以及在系統(tǒng)掉電后需要保存的用戶數(shù)據(jù)；而后者則具有存儲(chǔ)空間大、存取速度快、價(jià)格低的優(yōu)點(diǎn)，主要用作程序的運(yùn)行空間、數(shù)據(jù)及堆棧區(qū)，但必須定時(shí)刷新。其中Flash存儲(chǔ)器采用存儲(chǔ)容量為32M位的AM29LV320D芯片，將AM29LV320D的BYTE#接高電平，使AM29LV320D工作在字模式，并將該芯片的輸出使能信號(hào)OE#、寫使能信號(hào)WE#分別與MCF5272相對(duì)應(yīng)的OE/RD和R/W相連，以便于MCF5272控制其相應(yīng)的輸出使能和讀寫操作，將其地址線A0-A20、數(shù)據(jù)線DQ0-DQ15分別與MCF5272的A1-A21、D16-D31相連，并將其片選信號(hào)接到核心板上的連接管腳JP2上的Flash.CS上，將復(fù)位信號(hào)RESET#引腳接高電平；而SDRAM存儲(chǔ)器系統(tǒng)采用的是128M位的MT48LC4M32B2芯片，由于該芯片的數(shù)據(jù)總線寬度為32位，所以要將它的地址線A0-A9，A10和A11、數(shù)據(jù)線DQ0-DQ31分別與MCF5272對(duì)應(yīng)的A2-A11，A10_PRECHG和A13、D0-D31相連，該芯片的時(shí)鐘使能信號(hào)CKE、時(shí)鐘信號(hào)CLK、片選信號(hào)CS#、寫使能信號(hào)WE#、CAS#、RAS#、BA0-BA1分別與MCF5272的SDRAM控制器對(duì)應(yīng)的SDCLKE、SDCLK、SDRAMCS/CS7、SDWE、CAS0、RAS0、SDBA0-SDBA1相連，將DQM0-DQM3分別與SDRAM控制器的BS0-BS3相連，這樣MCF5272就可以對(duì)SDRAM進(jìn)行隨意的讀寫操作了。
啟動(dòng)配置電路包括總線啟動(dòng)模式跳線JP1和Flash片選跳線JP2，前者用于選擇總線傳輸寬度，后者用于確定Flash存儲(chǔ)器的片選信號(hào)。其中JP1經(jīng)過(guò)八位的總線緩沖器74LCX51與QSPI(隊(duì)列串行外圍接口)模塊的相應(yīng)信號(hào)相連，作為總線啟動(dòng)時(shí)的模式跳線，缺省配置為1、2相連，選擇32bits總線傳輸；JP2作為FLASH的片選跳線，用于選擇FLASH存儲(chǔ)器芯片的片選信號(hào)，1、2相連時(shí)使用片選信號(hào)CS0，2、3相連時(shí)使用片選信號(hào)CS1。
微處理器MCF5272的時(shí)鐘模塊由振蕩頻率為66MHZ的外部振蕩電路模塊提供，復(fù)位模塊由電壓監(jiān)控電路芯片MAX708TCSA的RST引腳來(lái)提供復(fù)位信號(hào)，并將其與MCF5272微處理器的RESET引腳相連。當(dāng)按下復(fù)位按鈕S1時(shí)，MAX708TCSA的RST引腳輸出低電平，對(duì)MCF5272進(jìn)行復(fù)位操作。
目標(biāo)板原理圖如圖3所示它詳細(xì)的描述了目標(biāo)板的電路連接原理圖，共包括嵌入式TESTMODULE組件、電源電路部分、CPLD部分、以太網(wǎng)接口、兩個(gè)UART接口、BDM接口(背景調(diào)試端口)、LCD接口、JTAG口、兩個(gè)總線接口以及PA口和一個(gè)功能接口FUNC。嵌入式TESTMODULE組件通過(guò)管腳JP3、JP4將MCF5272、Flash、SDRAM集成在一個(gè)模塊上，然后才在嵌入式TESTMODULE組件基礎(chǔ)上進(jìn)行了相應(yīng)的接口電路的擴(kuò)展，因此也可以說(shuō)通過(guò)嵌入式TESTMODULE組件實(shí)現(xiàn)了核心板微處理器MCF5272對(duì)目標(biāo)板的相關(guān)接口和器件的控制。
電源電路部分(如圖4所示)將5v的交流電經(jīng)過(guò)橋式整流之后，再經(jīng)過(guò)正向調(diào)節(jié)器LM7805輸出5v直流電，經(jīng)過(guò)電容濾波之后，就可以提供穩(wěn)定的5v直流電源，由于有些器件需要3.3v的直流電壓，所以還要經(jīng)過(guò)一個(gè)電壓變換器，將5v的電壓變換為3.3v的電壓，最后再經(jīng)過(guò)濾波處理之后，就可提供穩(wěn)定的3.3v電源了。
CPLD部分采用的是Xilinx CPLD系列器件XC95288XL-7TQ144C，可使用Xilinx ISE軟件進(jìn)行開發(fā)設(shè)計(jì)，含有JTAG測(cè)試接口電路，具有可測(cè)試性，并且還具有在線可編程(ISPIn System Programmable)能力。已將CPLD模塊的測(cè)試接口電路引出，作為目標(biāo)板的JTAG接口，以便于對(duì)CPLD模塊進(jìn)行相應(yīng)的測(cè)試。并且將MCF5272微處理器的通用I/O(GPIO)信號(hào)CPU.GPIO.PA
以及一些片選信號(hào)CS[2:6]、地址線A1-A22、數(shù)據(jù)線D16-D31、控制信號(hào)CPU.WE、CPU.OE、CPU.RST0等與CPLD相連，以充分利用可編程邏輯器件的優(yōu)勢(shì)，對(duì)外圍總線接口GPBUS1進(jìn)行控制。由于外圍總線接口GPBUS1不僅與CPLD的輸出相連，而且與嵌入式TESTMODULE組件的片選信號(hào)CS6、使能信號(hào)CPU.WE和CPU.OE、數(shù)據(jù)線D16-D31等相連，因此該總線可以便于根據(jù)需要進(jìn)行配置，具有良好的擴(kuò)展性。
以太網(wǎng)接口采用的是可以支持10Mbps和100Mbps的全雙工操作的LXT972A快速以太網(wǎng)收發(fā)器芯片，以太網(wǎng)收發(fā)器芯片采用的時(shí)鐘頻率是25MHZ的時(shí)鐘振蕩電路，將LXT972A芯片的輸入輸出數(shù)據(jù)線TPIP、TPIN、TPFOP、TPFON經(jīng)隔離變壓器芯片TG110-S050N5作用之后，分別接在以太網(wǎng)接口的3、6、1、2管腳上，LXT972A的發(fā)送接受數(shù)據(jù)、時(shí)鐘信號(hào)及其相應(yīng)的控制信號(hào)TX EN、TX ER、TXD
、TX_CLK、RX_CLK、RX_DV、RX_ER、RXD
、COL、CRS分別與目標(biāo)板TESTMODULE組件的以太網(wǎng)接口的ETH.ETXEN、ETH.ETXERR、ETH.ETXD
、ETH.ETXCLK、ETH.ERXCLK、ETH.ERXDV、ETH.ERXERR、ETH.ERXD
、ETH.ETXCOL、ETH.ECRS相連，并將LXT972A的管理數(shù)據(jù)時(shí)鐘信號(hào)MDC及其輸入輸出信號(hào)MDIO和RESET分別接在嵌入式TESTMODULE組件的引腳ETH.EMDC、ETH.EMDIO、CPU.RST0上，這樣就可以實(shí)現(xiàn)上位機(jī)通過(guò)以太網(wǎng)對(duì)嵌入式通信板的訪問(wèn)了。
UART接口采用的是SIPEX公司生產(chǎn)的RS-232收發(fā)器的SP3243芯片，它是一個(gè)三驅(qū)動(dòng)、五接收器芯片。該芯片的發(fā)射器三個(gè)輸入端T1IN、T2IN、T3IN引腳分別TESTMODULE組件的UART接口的UART.TXD2、UART.RTS2、UART.TXD1引腳上，其接收器輸出端R1OUT、R2OUT、R5OUT分別接在UART接口的UART.CTS2、UART.RXD2、UART.RXD1引腳上，而該芯片的輸出引腳T1OUT、T2OUT、T3OUT分別接在UART.J2的3、7引腳和UART.J1的3引腳上，作為RS-232發(fā)射器的輸入；該芯片的輸入引腳R1IN、R2IN、R5IN分別接在UART.J2的8、2引腳和UART.J1的2引腳上。這樣兩個(gè)串口就可以在MCF5272微處理器的控制之下與外部設(shè)備進(jìn)行通信了。通過(guò)UART接口，一方面可以實(shí)現(xiàn)對(duì)μCLinux的配置，如添加用戶程序、添加設(shè)備驅(qū)動(dòng)和應(yīng)用程序的移植等；另一方面通過(guò)串口，實(shí)現(xiàn)對(duì)信號(hào)機(jī)或者其他設(shè)備的訪問(wèn)或者控制。
MCF5272微處理器采用背景調(diào)試模式(BDM，Background DebugMode)調(diào)試，通過(guò)BDM接口，可以實(shí)現(xiàn)SDRAM檢測(cè)、Flash檢測(cè)、Flash文件燒寫、RAM文件燒寫、單步調(diào)試等等。通過(guò)LCD接口，可以實(shí)現(xiàn)在程序調(diào)試或者程序運(yùn)行過(guò)程當(dāng)中一些狀態(tài)信息的顯示，可以起到增強(qiáng)系統(tǒng)可視化的效果。其它的接口可參見(jiàn)本圖中相應(yīng)的原理子圖，這些接口為嵌入式通用通信板提供了豐富的外圍設(shè)備接口資源、調(diào)試接口和電源接口，為系統(tǒng)功能的調(diào)試、擴(kuò)充提供了強(qiáng)有力的設(shè)備資源基礎(chǔ)。
結(jié)合5圖作進(jìn)一步的說(shuō)明參照?qǐng)D5，基于SignalML語(yǔ)言的嵌入式通用通信板的信息流程框圖如圖5所示，上位機(jī)通過(guò)以太網(wǎng)與嵌入式通用通信板相連，而信號(hào)機(jī)又可以通過(guò)串口與通信板相連，由此就可以完成上位機(jī)與信號(hào)機(jī)的互連，實(shí)現(xiàn)上位機(jī)對(duì)信號(hào)機(jī)狀態(tài)信息的查詢和控制操作。針對(duì)信號(hào)機(jī)通信協(xié)議的封閉性或者多樣性，嵌入式通用通信板完成SignalML信息的HTTP傳輸協(xié)議與信號(hào)燈總線協(xié)議的轉(zhuǎn)化，實(shí)現(xiàn)兩者之間的無(wú)障通信。當(dāng)上位機(jī)欲控制信號(hào)機(jī)時(shí)，將相關(guān)的信息以SignalML形式按照HTTP協(xié)議，通過(guò)以太網(wǎng)與嵌入式通信板取得聯(lián)系，然后再由SignalML的解析程序?qū)ignalML信息分解成信號(hào)機(jī)的配時(shí)等其它的具體信息，然后再由信號(hào)燈總線協(xié)議轉(zhuǎn)化程序?qū)⑦@些具體的信息以信號(hào)機(jī)可以理解的方式，發(fā)送給信號(hào)機(jī)，完成對(duì)信號(hào)機(jī)的控制；當(dāng)欲查詢信號(hào)機(jī)的狀態(tài)時(shí)，通過(guò)信號(hào)燈總線協(xié)議轉(zhuǎn)化程序，可以獲得信號(hào)機(jī)的一些具體信息，然后再由SignalML生成程序?qū)⑦@些具體的信息轉(zhuǎn)化為SignalML格式存儲(chǔ)起來(lái)，最后將這些信息以SignalML格式按照HTTP協(xié)議傳到上位機(jī)的服務(wù)器端程序，并將這些SignalML格式的信息以頁(yè)面形式顯示或者生成相應(yīng)的文件，存儲(chǔ)起來(lái)。
根據(jù)交通控制系統(tǒng)的數(shù)據(jù)需求分析，和考慮到本數(shù)據(jù)規(guī)范的實(shí)際應(yīng)用，所定義的既便于計(jì)算機(jī)解釋，又方便用戶理解的信號(hào)燈控制交叉口的“數(shù)據(jù)集”的初步架構(gòu)如圖6所示。
權(quán)利要求
1.基于SignalML語(yǔ)言的嵌入式通用通信板，其特征在于，所述的SignalML是指交通信號(hào)標(biāo)記語(yǔ)言，該語(yǔ)言是基于可擴(kuò)展標(biāo)記語(yǔ)言來(lái)描述信號(hào)燈控制交叉路口控制信息的一種標(biāo)記語(yǔ)言規(guī)范，它使信號(hào)控制數(shù)據(jù)與軟件平臺(tái)和信號(hào)控制器廠商分離，實(shí)現(xiàn)不同平臺(tái)之間的數(shù)據(jù)傳輸，該通用通信板包括核心板和目標(biāo)板，而目標(biāo)板通過(guò)接插件把核心板內(nèi)的微處理器以及外擴(kuò)的存儲(chǔ)器集成在一起，其中核心板，包括ColdFire系列微處理器MCF5272，F(xiàn)lash存儲(chǔ)器，采用32M位的AM29LV320D芯片，工作在字模式狀態(tài)，該芯片的輸出使能信號(hào)輸入端、寫使能信號(hào)輸入端、地址線、數(shù)據(jù)線分別與該微處理器MCF5272相應(yīng)輸出端相連，而片選信號(hào)的輸入端和該微處理器MCF5272相連的片選跳線插件JP2的相應(yīng)端相連；SDRAM存儲(chǔ)器，采用128M位的MT48LC4M32B2芯片，該芯片包含的時(shí)鐘信號(hào)、時(shí)鐘使能信號(hào)、片選信號(hào)、寫使能信號(hào)、行列地址脈沖輸出引腳信號(hào)、地址線以及數(shù)據(jù)線在內(nèi)的各端與該微處理器MCF5272的相應(yīng)端相連；總線啟動(dòng)模式跳線接插件JP1，經(jīng)過(guò)八位總線緩沖器74LCX541與該微處理器MCF5272的隊(duì)列串行外圍接口的相應(yīng)信號(hào)端相連，作為總線啟動(dòng)時(shí)的模式跳線，缺省配置為1、2相連，選擇32bits總線傳輸；時(shí)鐘電路，采用OSC_66M外部振蕩電路芯片，向該微處理器MCF5272輸出時(shí)鐘信號(hào)；復(fù)位電路，采用MAX708TCSA芯片，當(dāng)按下復(fù)位按鈕時(shí)，該芯片便向該微處理器MCF5272提供復(fù)位信號(hào)；目標(biāo)板，包括嵌入式TESTMODULE組件通過(guò)插件JP3和JP4將微處理器MCF5272以及外擴(kuò)的存儲(chǔ)器集成在該模塊上，并設(shè)有兩個(gè)UART接口、以太網(wǎng)接口、BDM接口、LCD接口、兩個(gè)總線接口、PA接口及功能接口其中，UART接口采用芯片SP3243E，其發(fā)射器輸入端、接收器輸出端分別接在TESTMODULE組件的UART控制器接口的相應(yīng)端上，而該芯片SP3243E的輸出引腳、輸入引腳分別與RS-232發(fā)射器的輸入端和接收器的輸出端相連，以便微處理器MCF5272實(shí)現(xiàn)對(duì)信號(hào)機(jī)及其它外部設(shè)備的通信；以太網(wǎng)接口采用芯片LXT972ALC，采用25M的時(shí)鐘振蕩電路，該芯片LXT972ALC的發(fā)射和接收接口數(shù)據(jù)、時(shí)鐘信號(hào)及其相應(yīng)的控制信號(hào)端分別與所述TESTMODULE組件的以太網(wǎng)接口的相應(yīng)端相連，所述芯片LXT972ALC的輸入輸出數(shù)據(jù)線經(jīng)隔離變壓器芯片TG110-S050N5作用后，分別接在以太網(wǎng)接口的各相應(yīng)管腳上，所述芯片LXT972ALC管理數(shù)據(jù)時(shí)鐘信號(hào)及管理數(shù)據(jù)輸入輸出信號(hào)和啟動(dòng)信號(hào)也分別接在所述的TESTMODULE組件的各相應(yīng)端上，以便上位機(jī)通過(guò)該以太網(wǎng)接口對(duì)微處理器MCF5272的訪問(wèn)；BDM接口是一種背景調(diào)試接口，與TESTMODULE模組件的BDM控制器接口的相應(yīng)端相連，供外部對(duì)核心板中的Flash存儲(chǔ)器、SDRAM存儲(chǔ)器調(diào)試用；CPLD，采用Xilinx CPLD系列器件XC95288XL-7TQ144C，該CPLD的測(cè)試接口引出作為目標(biāo)板的JTAG接口，用于對(duì)該CPLD進(jìn)行測(cè)試，將所述TESTMODULE組件的啟動(dòng)輸出信號(hào)、定時(shí)器的輸入輸出信號(hào)和脈寬調(diào)制輸出信號(hào)分別與所述CPLD相應(yīng)端相連；所述微處理器MCF5272通過(guò)嵌入式TESTMODULE組件，使該微處理器的通用I/O信號(hào)、片選信號(hào)、地址線、數(shù)據(jù)線及各控制信號(hào)輸出端與該CPLD各相應(yīng)輸入端相連，以充分利用可編程邏輯器件的優(yōu)勢(shì)，對(duì)外圍總線接口GPBUS1進(jìn)行控制，該外圍總線接口GPBUS1不僅與CPLD各輸出信號(hào)控制端相連，而且又與TESTMODULE組件的片選信號(hào)、輸出使能信號(hào)、寫使能信號(hào)、數(shù)據(jù)信號(hào)、傳遞應(yīng)答信號(hào)、數(shù)據(jù)總線傳輸標(biāo)記信號(hào)、中斷輸入信號(hào)相連，使得該總線能根據(jù)需要進(jìn)行配置；PA接口，與TESTMODULE組件的通用I/O口的A端口相連，作為控制電路用；功能接口FUNC，與TESTMODULE組件的脈寬調(diào)制輸出信號(hào)、定時(shí)器的輸入輸出信號(hào)以及隊(duì)列串行外圍接口的一些信號(hào)端相連，作為控制電路用；BUS1總線接口，與TESTMODULE組件的片選信號(hào)、數(shù)據(jù)總線傳輸標(biāo)記信號(hào)、中斷輸入信號(hào)、輸出使能信號(hào)、寫使能信號(hào)、傳遞應(yīng)答信號(hào)、數(shù)據(jù)線、地址線相連；LCD接口，與TESTMODULE組件的數(shù)據(jù)線、輸出使能信號(hào)、寫使能信號(hào)、片選信號(hào)、傳遞應(yīng)答信號(hào)端相連，用于程序調(diào)試或者程序運(yùn)行過(guò)程當(dāng)中一些狀態(tài)信息的顯示；所述上位機(jī)中設(shè)置SignalML文檔，而核心板的微處理器MCF5272上設(shè)有SignalML解析程序、SignalML生成程序和信號(hào)燈總線協(xié)議轉(zhuǎn)化程序，核心板通過(guò)目標(biāo)板的以太網(wǎng)接口以HTTP協(xié)議形式從上位機(jī)讀取SignalML文件，經(jīng)過(guò)SignalML解析后，生成信號(hào)機(jī)信息、信號(hào)燈信息、配時(shí)信息，然后再由信號(hào)燈總線協(xié)議轉(zhuǎn)化程序?qū)⑦@些具體的信息以信號(hào)機(jī)可以理解的方式，發(fā)送給信號(hào)機(jī)，完成對(duì)信號(hào)機(jī)的控制；同時(shí)信號(hào)燈總線協(xié)議轉(zhuǎn)化程序通過(guò)目標(biāo)板的串口能夠得到信號(hào)機(jī)的一些具體信息，再由SignalML生成程序?qū)⑦@些具體的信號(hào)機(jī)信息、信號(hào)燈信息及配時(shí)信息轉(zhuǎn)化為SignalML形式的信息，存儲(chǔ)起來(lái)，并由Web服務(wù)接口程序?qū)⑦@些SignalML信息通過(guò)以太網(wǎng)接口傳遞給上位機(jī)，在上位機(jī)再將這些信息以頁(yè)面的形式顯示或者生成相應(yīng)的文件，存儲(chǔ)起來(lái)。
全文摘要
本發(fā)明屬于城市交通信號(hào)控制領(lǐng)域，其特征在于該通信板是一種基于可擴(kuò)展標(biāo)記語(yǔ)言來(lái)描述信號(hào)燈控制交叉路口控制信息的標(biāo)記語(yǔ)言規(guī)范，可使不同廠家、不同類型的交通控制信號(hào)機(jī)與上位機(jī)之間通信的通信板，它把目標(biāo)板與核心板相集成，通過(guò)目標(biāo)板來(lái)實(shí)現(xiàn)上位機(jī)與核心板之間的通信，同時(shí)在目標(biāo)板上又配置了CPLD器件，以便核心板通過(guò)目標(biāo)板上的CPLD來(lái)控制并按需配置總線，實(shí)現(xiàn)對(duì)信號(hào)機(jī)及其他總線設(shè)備的通信。本發(fā)明具有同用性強(qiáng)、集成度高、能充分發(fā)揮城市交通信號(hào)控制系統(tǒng)最大效益的優(yōu)點(diǎn)。
文檔編號(hào)G08G1/00GK1750532SQ20051010249
公開日2006年3月22日 申請(qǐng)日期2005年9月15日 優(yōu)先權(quán)日2005年9月15日
發(fā)明者石建軍, 于泉, 顧九春 申請(qǐng)人:北京工業(yè)大學(xué)