專利名稱：具有并口的網(wǎng)絡(luò)稅控器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于稅控設(shè)備技術(shù)領(lǐng)域，具體地說，是涉及一種可支持并口通信的網(wǎng)
絡(luò)稅控器。
背景技術(shù)：
網(wǎng)絡(luò)稅控器是目前的新興產(chǎn)品，是一種監(jiān)控POS系統(tǒng)打印發(fā)票信息數(shù)據(jù)的專用設(shè) 備。網(wǎng)絡(luò)稅控器不僅需要通過互聯(lián)網(wǎng)絡(luò)與分散在不同區(qū)域的P0S終端設(shè)備連接通信，以實(shí) 現(xiàn)網(wǎng)絡(luò)稅控器對各P0S終端設(shè)備的統(tǒng)一監(jiān)控及數(shù)據(jù)采集和管理功能；而且還需要與本地的 某些輸出設(shè)備相連接，比如打印機(jī)等，以實(shí)現(xiàn)數(shù)據(jù)的導(dǎo)出功能。為了方便網(wǎng)絡(luò)稅控器與打印 機(jī)等需要并口通信的本地設(shè)備連接通訊，在網(wǎng)絡(luò)稅控器上需要設(shè)計(jì)至少一路并行接口。目 前的標(biāo)準(zhǔn)并口一般都定義有25根引腳，通過網(wǎng)絡(luò)稅控器內(nèi)部的主控芯片按照標(biāo)準(zhǔn)并口定 義生成并行數(shù)據(jù)，通過主控芯片傳輸至外部設(shè)備。為了實(shí)現(xiàn)主控芯片與并行接口的連接通 信，傳統(tǒng)的電路設(shè)計(jì)都是需要采用具有并口的集成芯片作為主控芯片來設(shè)計(jì)系統(tǒng)電路，不 僅限制了系統(tǒng)電路設(shè)計(jì)的靈活性，而且增加了硬件成本。 基于此，如何利用任一主控芯片都具備的普通GPIO 口來實(shí)現(xiàn)并口通訊功能，以提 高系統(tǒng)電路設(shè)計(jì)的靈活性，是本實(shí)用新型所要解決的主要問題。

實(shí)用新型內(nèi)容本實(shí)用新型的目的在于提供一種通過GPIO 口實(shí)現(xiàn)并口通信功能的網(wǎng)絡(luò)稅控器， 以擺脫在系統(tǒng)電路設(shè)計(jì)時對主控芯片類型選擇上的限制，進(jìn)而提高系統(tǒng)電路設(shè)計(jì)的靈活 性，降低硬件電路成本。 為了解決上述技術(shù)問題，本實(shí)用新型采用以下技術(shù)方案予以實(shí)現(xiàn) —種具有并口的網(wǎng)絡(luò)稅控器，包括主控芯片和并口 ，所述主控芯片利用其多路
GPIO 口來傳輸標(biāo)準(zhǔn)并口定義所要求的數(shù)據(jù)信號和控制信號，進(jìn)而通過邏輯驅(qū)動電路連接所
述的并口。 為了防止靜電對系統(tǒng)電路產(chǎn)生干擾，優(yōu)選在所述邏輯驅(qū)動電路的輸出端與并口連 接線路上增設(shè)防靜電電路。 為了進(jìn)一步確保信號傳輸?shù)目煽啃?，?yōu)選在所述邏輯驅(qū)動電路與并口的連接線路
上增設(shè)電平上拉電路，對通過邏輯驅(qū)動電路輸出的高電平信號進(jìn)行電位上拉。 進(jìn)一步的，在所述電平上拉電路中包含有直流電源和上拉電阻，所述直流電源通
過上拉電阻連接在所述邏輯驅(qū)動電路與并口的連接線路中用于傳輸控制信號的連線上。 當(dāng)在所述網(wǎng)絡(luò)稅控器上僅設(shè)置一路并口時，所述主控芯片利用其17路GPIO 口產(chǎn)
生一路并口所需的8位數(shù)據(jù)信號和9路控制信號，傳輸至并口的相應(yīng)管腳。 其中，所述并口的接地管腳連接網(wǎng)絡(luò)稅控器中系統(tǒng)電路的地線。 當(dāng)所述網(wǎng)絡(luò)稅控器需要配置兩路并口時，所述主控芯片利用其另外l 7路GPI0口
產(chǎn)生另外一路并口所需的8位數(shù)據(jù)信號和9路控制信號，傳輸至所述另外一路并口的相應(yīng)
3[0013] 又進(jìn)一步的，所述另外一路并口的接地管腳連接網(wǎng)絡(luò)稅控器中系統(tǒng)電路的地線。 再進(jìn)一步的，所述的兩路并口集成在一個標(biāo)準(zhǔn)54針連接器中。 更進(jìn)一步的，所述并口利用其6路管腳兼作為串行信號傳輸管腳對應(yīng)連接主控芯 片中用于傳輸串行信號的6路GPI0 口。 與現(xiàn)有技術(shù)相比，本實(shí)用新型的優(yōu)點(diǎn)和積極效果是本實(shí)用新型的網(wǎng)絡(luò)稅控器采 用主控芯片的GPIO 口來實(shí)現(xiàn)并口通信功能，從而擺脫了對主控芯片類型選擇上的限制，方 便了技術(shù)人員的電路設(shè)計(jì)。技術(shù)人員可以采用不具備并口的集成芯片作為主控芯片來設(shè)計(jì) 系統(tǒng)電路，從而降低了網(wǎng)絡(luò)稅控器的硬件電路成本，提高了整機(jī)產(chǎn)品的市場競爭能力。 結(jié)合附圖閱讀本實(shí)用新型實(shí)施方式的詳細(xì)描述后，本實(shí)用新型的其他特點(diǎn)和優(yōu)點(diǎn) 將變得更加清楚。

圖1是本實(shí)用新型所提出的網(wǎng)絡(luò)稅控器中并行通訊電路的一種實(shí)施例的結(jié)構(gòu)示 意圖； 圖2是圖1所示并行通訊電路的一種實(shí)施例的電路原理圖。
具體實(shí)施方式
以下結(jié)合附圖對本實(shí)用新型的具體實(shí)施方式
進(jìn)行詳細(xì)地描述。 本實(shí)用新型的網(wǎng)絡(luò)稅控器采用主控芯片的GPIO 口作為并行接口，產(chǎn)生并口通信
所需的數(shù)據(jù)信號和控制信號，經(jīng)邏輯驅(qū)動電路進(jìn)行信號放大處理后，傳輸至網(wǎng)絡(luò)稅控器的
并口，參見圖l所示，比如標(biāo)準(zhǔn)的并口連接器件DB25，進(jìn)而通過標(biāo)準(zhǔn)并口連接器件DB25與外
部支持并口通信的設(shè)備連接通訊。 下面通過一個具體的實(shí)施例來詳細(xì)闡述所述并行通信電路的具體連接結(jié)構(gòu)及其 工作原理。 實(shí)施例一，參見圖2所示，本實(shí)施例的網(wǎng)絡(luò)稅控器設(shè)置有兩路并口，并口物理層定 義與標(biāo)準(zhǔn)并口定義相同，并口的邏輯實(shí)現(xiàn)采用嵌入式主控芯片的普通GPIO 口控制實(shí)現(xiàn)標(biāo) 準(zhǔn)并口通訊。 由于目前的標(biāo)準(zhǔn)并口都設(shè)置有2 5根引腳，其管腳定義為1、選通端STR0BE ;2-9、 數(shù)據(jù)端PD0-PD7 ;10、確認(rèn)端PRNACK ;11、系統(tǒng)忙BUSY ;12、缺紙PE ;13、選擇SLCT ;14、自動 換行AUTO FEED ;15、錯誤ERROR ; 16、初始化PRINIT ;17、選擇輸入SLCT IN ;18-25、地線 GND。因此，對于每一路并口都需要占用主控芯片的17路GPI0 口來傳輸并行通訊所要求的 8位數(shù)據(jù)信號和9路控制信號。由于本實(shí)施例的網(wǎng)絡(luò)稅控器設(shè)置有兩路并口，因此，需要占 用主控芯片的34路GPI0 口來傳輸兩路并口所要求的數(shù)據(jù)信號和控制信號，如圖2中的A 部分所示，上面17路GPIO 口傳輸其中一路并口所要求的8位數(shù)據(jù)信號和9路控制信號；下 面17路GPI0 口傳輸另外一路并口所要求的8位數(shù)據(jù)信號和9路控制信號。 所述主控芯片用于并行通訊的這34路GPIO 口與邏輯驅(qū)動電路相連接，通過邏輯 驅(qū)動電路對并行信號進(jìn)行功率放大處理，進(jìn)而與并口的相應(yīng)管腳對應(yīng)連接。在本實(shí)施例中， 所述的邏輯驅(qū)動電路可以采用邏輯放大芯片進(jìn)行設(shè)計(jì)，也可以采用雙向電平轉(zhuǎn)換芯片進(jìn)行設(shè)計(jì)，本實(shí)施例對此不進(jìn)行具體限制。 所述邏輯驅(qū)動電路通過排阻RA16、RA18-RA21、RA23、RA24、RA26和電阻R310、R314 連接兩路并口的相應(yīng)管腳，如圖2中的B部分和D部分。在本實(shí)施例中，所述的兩路并口集 成在一個標(biāo)準(zhǔn)54針連接器C0N29中，通過所述連接器C0N29與外部的并行通信設(shè)備(比如 計(jì)算機(jī)或者打印機(jī)等)連接通訊。當(dāng)然，也可以采用兩個獨(dú)立的標(biāo)準(zhǔn)25針并口連接器DB25 進(jìn)行設(shè)計(jì)，本實(shí)施例并不僅限于以上舉例。 為了提高并行信號在傳輸過程中的可靠性，避免弱信號在線路傳輸過程中被干擾 信號所湮滅，優(yōu)選在邏輯驅(qū)動電路與并口的連接線路中增設(shè)電平上拉電路，以提高高電平 信號的幅值。在本實(shí)施例中，優(yōu)選在傳輸控制信號的連線上增設(shè)電平上拉電路，如圖2中的 B部分，通過電阻R2或排阻RA22、RA25連接直流電源+5VDC,將高電平控制信號的幅值上拉 到+5V。 為了避免靜電干擾對系統(tǒng)電路造成影響，本實(shí)施例優(yōu)選在并口連接器C0N29的數(shù) 據(jù)信號和控制信號的傳輸管腳上增設(shè)防靜電電路，如圖2中的C部分，可以具體采用多路防 靜電芯片U41-U47進(jìn)行設(shè)計(jì)，以消除靜電干擾。 在本實(shí)施例的并口連接器C0N29中，兩路并口的接地管腳18_25、43_50連接系統(tǒng) 電路的地線，如圖2中D部分所示。 當(dāng)然，本實(shí)施例僅以2路并口為例進(jìn)行說明，對于僅需要配置一路并口的網(wǎng)絡(luò)稅 控器來說，可以僅選擇主控芯片的17路GPIO 口來產(chǎn)生并口所需的8位數(shù)據(jù)信號和9路控 制信號經(jīng)邏輯驅(qū)動電路、上拉電路和防靜電電路連接所述的并口的相應(yīng)管腳即可完成電路 設(shè)計(jì)。 在本實(shí)施例的并行通訊電路的基礎(chǔ)上，還可以擴(kuò)展出串口通信電路，如圖2中的E 部分，可以采用主控芯片的6路GPI0 口產(chǎn)生一路串口通信所要求的6路信號DSR2、 CTS2、 RXD2、TXD2、RTS2、DTR2，或者采用主控芯片的12路GPIO 口產(chǎn)生兩路串口通信所要求的12 路信號DSR2、 CTS2、 RXD2、 TXD2、 RTS2、 DTR2以及DSR3、 CTS3、 RXD3、 TXD3、 RTS3、 DTR3，連接 至并口連接器C0N29的相應(yīng)管腳上，比如2-6、20以及2 7-31、45管腳，如圖2中的D部分， 進(jìn)而實(shí)現(xiàn)網(wǎng)絡(luò)稅控器與外部串行通信設(shè)備的連接通訊。 本實(shí)施例的網(wǎng)絡(luò)稅控器采用主控芯片的普通GPIO 口加上邏輯驅(qū)動電路直接實(shí)現(xiàn) 并口邏輯通訊功能，電路結(jié)構(gòu)簡單，信號通信的實(shí)時性好。 當(dāng)然，以上所述僅是本實(shí)用新型的一種優(yōu)選實(shí)施方式而已，應(yīng)當(dāng)指出的是，對于本 技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本實(shí)用新型原理的前提下，還可以做出若干改進(jìn) 和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本實(shí)用新型的保護(hù)范圍。
權(quán)利要求一種具有并口的網(wǎng)絡(luò)稅控器，包括主控芯片和并口，其特征在于所述主控芯片利用其多路GPIO口來傳輸標(biāo)準(zhǔn)并口定義所要求的數(shù)據(jù)信號和控制信號，進(jìn)而通過邏輯驅(qū)動電路連接所述的并口。
2. 根據(jù)權(quán)利要求1所述的具有并口的網(wǎng)絡(luò)稅控器，其特征在于在所述邏輯驅(qū)動電路與并口的連接線路上連接有防靜電電路。
3. 根據(jù)權(quán)利要求2所述的具有并口的網(wǎng)絡(luò)稅控器，其特征在于在所述邏輯驅(qū)動電路與并口的連接線路上連接有電平上拉電路。
4. 根據(jù)權(quán)利要求3所述的具有并口的網(wǎng)絡(luò)稅控器，其特征在于在所述電平上拉電路中包含有直流電源和上拉電阻，所述直流電源通過上拉電阻連接在所述邏輯驅(qū)動電路與并口的連接線路中用于傳輸控制信號的連線上。
5. 根據(jù)權(quán)利要求1至4中任一項(xiàng)所述的具有并口的網(wǎng)絡(luò)稅控器，其特征在于所述主控芯片利用其17路GPIO 口產(chǎn)生一路并口所需的8位數(shù)據(jù)信號和9路控制信號，傳輸至并口的相應(yīng)管腳。
6. 根據(jù)權(quán)利要求5所述的具有并口的網(wǎng)絡(luò)稅控器，其特征在于所述并口的接地管腳連接網(wǎng)絡(luò)稅控器中系統(tǒng)電路的地線。
7. 根據(jù)權(quán)利要求6所述的具有并口的網(wǎng)絡(luò)稅控器，其特征在于所述并口包括兩路，所述主控芯片利用其另外17路GPI0 口產(chǎn)生另外一路并口所需的8位數(shù)據(jù)信號和9路控制信號，傳輸至所述另外一路并口的相應(yīng)管腳。
8. 根據(jù)權(quán)利要求7所述的具有并口的網(wǎng)絡(luò)稅控器，其特征在于所述另外一路并口的接地管腳連接網(wǎng)絡(luò)稅控器中系統(tǒng)電路的地線。
9. 根據(jù)權(quán)利要求8所述的具有并口的網(wǎng)絡(luò)稅控器，其特征在于所述的兩路并口集成在一個標(biāo)準(zhǔn)54針連接器中。
10. 根據(jù)權(quán)利要求5所述的具有并口的網(wǎng)絡(luò)稅控器，其特征在于所述并口利用其6路管腳兼作為串行信號傳輸管腳對應(yīng)連接主控芯片中用于傳輸串行信號的6路GPI0 口。
專利摘要本實(shí)用新型公開了一種具有并口的網(wǎng)絡(luò)稅控器，包括主控芯片和并口，所述主控芯片利用其多路GPIO口來傳輸標(biāo)準(zhǔn)并口定義所要求的數(shù)據(jù)信號和控制信號，進(jìn)而通過邏輯驅(qū)動電路連接所述的并口。本實(shí)用新型的網(wǎng)絡(luò)稅控器采用主控芯片的GPIO口來實(shí)現(xiàn)并口通信功能，從而擺脫了對主控芯片類型選擇上的限制，方便了技術(shù)人員的電路設(shè)計(jì)。技術(shù)人員可以采用不具備并口的集成芯片作為主控芯片來設(shè)計(jì)系統(tǒng)電路，從而降低了網(wǎng)絡(luò)稅控器的硬件電路成本，提高了整機(jī)產(chǎn)品的市場競爭能力。
文檔編號G07G1/14GK201532678SQ20092028223
公開日2010年7月21日 申請日期2009年11月25日 優(yōu)先權(quán)日2009年11月25日
發(fā)明者劉文陽, 胡彥磊 申請人:青島海信智能商用設(shè)備有限公司