專利名稱：提高金融稅控專用soc數(shù)據(jù)可靠性的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及金融稅控技術(shù)應(yīng)用領(lǐng)域，具體地說是一種提高金融稅控專用SOC數(shù)據(jù)可靠性的方法。
2、技術(shù)背景目前，金融稅控收款機、稅控收款機、稅控器、稅控打印機、金融POS機、各類商業(yè)POS機在各行各業(yè)已得到廣泛應(yīng)用，但在實際應(yīng)用中所存在的不足是由于對金融、稅控和商業(yè)等關(guān)鍵數(shù)據(jù)的處理運算可靠性不高，經(jīng)常出現(xiàn)關(guān)鍵數(shù)據(jù)損壞或出錯現(xiàn)象，導(dǎo)致金融稅控數(shù)據(jù)錯誤引發(fā)的各種經(jīng)濟糾紛，嚴重地侵害了消費者的合法權(quán)益，同時也給一些不法商戶進行偷漏稅提供了機會。
3、發(fā)明內(nèi)容本發(fā)明主要采用增加功能IP核和多層次容錯機制來提高處理器IP的可靠性，從而達到對金融稅控數(shù)據(jù)的可靠處理運算的目的。本發(fā)明的方法采用奇偶校驗、三模冗余寄存器(簡稱TMR)、片上EDAC、流水線重起和強迫CACHE不命中等多層次容錯來保證數(shù)據(jù)的可靠處理。
實現(xiàn)金融稅控數(shù)據(jù)的可靠處理運算的步驟如下1)CACHE的容錯采用2位奇偶校驗位，其中1位用作奇校驗，1位用作偶校驗，在讀CACHE時同時校驗，當校驗出錯時，強制CACHE丟失，并從外部寄存器去獲取數(shù)據(jù)；2)處理器寄存器文件的錯誤保護采用1、2奇偶校驗位和32.7BCH校驗進行容錯，保證內(nèi)部寄存器狀態(tài)的正確性；3)觸發(fā)器的錯誤保護金融數(shù)據(jù)分別通過三組冗余寄存器進行容錯，再通過表決器來決定正確的輸出；4)外部存儲器的錯誤保護采用外掛EDAC單元實現(xiàn)錯誤保護，EDAC采用標準的32.7BCH碼，每32位字可糾正1位錯誤和檢測2位錯誤。
本發(fā)明的方法可應(yīng)用于金融稅控收款機、稅控收款機、稅控器、稅控打印機、金融POS機、各類商業(yè)POS機等對金融數(shù)據(jù)或稅控數(shù)據(jù)的處理運算要求很高的產(chǎn)品中，同樣也可廣泛應(yīng)用于對數(shù)據(jù)處理的可靠性有一定要求的產(chǎn)品，如網(wǎng)絡(luò)終端、機頂盒、數(shù)碼相機等，還可應(yīng)用于工業(yè)控制、醫(yī)療控制等高可靠性應(yīng)用領(lǐng)域。


圖1是本發(fā)明的IP處理器的結(jié)構(gòu)示意圖；圖2是本發(fā)明的三模冗余容錯機制示意圖；圖3是本發(fā)明的EDAC模塊的工作原理圖。
5、實施方式本發(fā)明的方法是采用對處理器IP的多層次容錯機制來提高SOC的可靠性，從而實現(xiàn)對金融稅控數(shù)據(jù)的可靠處理，可靠處理實現(xiàn)步驟如下1)CACHE的容錯采用2位奇偶校驗位，1位用作奇校驗，1位偶校驗，在讀CACHE時同時校驗，當校驗出錯時，強制CACHE丟失，并從外部寄存器去獲取數(shù)據(jù)。
2)處理器寄存器文件的錯誤保護采用1、2奇偶校驗位和(32.7)BCH校驗進行容錯，保證內(nèi)部寄存器狀態(tài)的正確性。
3)觸發(fā)器的錯誤保護采用TMR(三模冗余的方法進行容錯，通過表決器來決定正確的輸出。
4)外部存儲器的錯誤保護采用掛上的EDAC單元實現(xiàn)，EDAC采用標準的(32.7)BCH碼，每32位字可糾正1位錯誤和檢測2位錯誤。
實施例由于金融稅控收款機的工作環(huán)境比較惡劣、金融數(shù)據(jù)和稅控數(shù)據(jù)的處理比較紛繁復(fù)雜，需頻繁對各種金融稅控數(shù)據(jù)進行處理運算，在未使用本發(fā)明的方法之前，由于對這些數(shù)據(jù)的處理運算不可靠，從而造成數(shù)據(jù)丟失出錯，由于沒有冗錯校驗檢錯糾錯措施而造成部分數(shù)據(jù)錯誤。例如浪潮RE300FB金融稅控收款機采用本發(fā)明的方法后，再沒有出現(xiàn)金融數(shù)據(jù)和稅控數(shù)據(jù)的丟失或損壞問題，確保了這些關(guān)鍵數(shù)據(jù)的可靠性，保證稅控數(shù)據(jù)的安全處理，因而廣大用戶都反饋回滿意信息。
本發(fā)明的方法可應(yīng)用于金融稅控收款機、稅控收款機、稅控器、稅控打印機、金融POS機、各類商業(yè)POS機等對金融數(shù)據(jù)或稅控數(shù)據(jù)需要可靠處理設(shè)備中，同樣也可廣泛應(yīng)用于對數(shù)據(jù)處理的可靠性有一定要求的網(wǎng)絡(luò)終端、機頂盒、數(shù)碼相機等設(shè)備以及工業(yè)控制、醫(yī)療控制等高可靠性應(yīng)用領(lǐng)域。
本發(fā)明的方法中所設(shè)計的處理器IP核、功能塊IP核、存儲器IP核、BISTIP核、寄存器、表決器和EDAC模塊為金融稅控設(shè)備通用器件。
本發(fā)明的方法與現(xiàn)有技術(shù)相比具有數(shù)據(jù)處理安全可靠，應(yīng)用范圍廣泛，因此具有很好的推廣使用價值。
權(quán)利要求
1.提高金融稅控專用SOC數(shù)據(jù)可靠性的方法，其特征在于在處理器IP中增設(shè)多個功能塊IP核，并采用奇偶校驗、三模冗余寄存器、片上EDAC、流水線重起和強迫CACHE不命中多層次容錯的方法提高處理器IP的可靠性，實現(xiàn)金融稅控數(shù)據(jù)的可靠處理運算的步驟如下1)CACHE的容錯采用2位奇偶校驗位，其中1位用作奇校驗，1位用作偶校驗，在讀CACHE時同時校驗，當校驗出錯時，強制CACHE丟失，并從外部寄存器去獲取數(shù)據(jù)；2)處理器寄存器文件的錯誤保護采用1、2奇偶校驗位和32.7BCH校驗進行容錯，保證內(nèi)部寄存器狀態(tài)的正確性；3)觸發(fā)器的錯誤保護金融數(shù)據(jù)分別通過三組冗余寄存器進行容錯，再通過表決器來決定正確的輸出；4)外部存儲器的錯誤保護采用外掛EDAC單元實現(xiàn)錯誤保護，EDAC采用標準的32.7BCH碼，每32位字可糾正1位錯誤和檢測2位錯誤。
2.根據(jù)權(quán)利要求1所述的提高金融稅控專用SOC數(shù)據(jù)可靠性的方法，其特征在于至少有4個功能塊IP核、1個存儲器IP核和1個BIST IP核與處理器IP核連接。
3.根據(jù)權(quán)利要求1所述的提高金融稅控專用SOC數(shù)據(jù)可靠性的方法，其特征在于方法應(yīng)用于金融稅控收款機、稅控收款機、稅控器、稅控打印機、金融POS機、各類商業(yè)POS機或稅控數(shù)據(jù)需要可靠處理設(shè)備。
4.根據(jù)權(quán)利要求2所述的提高金融稅控專用SOC數(shù)據(jù)可靠性的方法，其特征在于改方法應(yīng)用于對數(shù)據(jù)處理的可靠性有一定要求的網(wǎng)絡(luò)終端、機頂盒、數(shù)碼相機以及工業(yè)控制、醫(yī)療控制的高可靠性應(yīng)用技術(shù)領(lǐng)域。
全文摘要
本發(fā)明提供一種提高金融稅控專用SOC數(shù)據(jù)可靠性的方法該方法是在處理器IP中增設(shè)多個功能塊IP核，并采用奇偶校驗、三模冗余寄存器、片上EDAC、流水線重起和強迫CACHE不命中多層次容錯的方法提高處理器IP的可靠性，本發(fā)明的方法可應(yīng)用于金融稅控收款機、稅控收款機、稅控器、稅控打印機、金融POS機、各類商業(yè)POS機等對金融數(shù)據(jù)或稅控數(shù)據(jù)需要可靠處理設(shè)備中，同樣也可廣泛應(yīng)用于對數(shù)據(jù)處理的可靠性有一定要求的網(wǎng)絡(luò)終端、機頂盒、數(shù)碼相機等設(shè)備以及工業(yè)控制、醫(yī)療控制等高可靠性應(yīng)用領(lǐng)域。本發(fā)明的方法與現(xiàn)有技術(shù)相比具有數(shù)據(jù)處理安全可靠，應(yīng)用范圍廣泛，因此具有很好的推廣使用價值。
文檔編號G07G1/00GK1928831SQ200610069668
公開日2007年3月14日 申請日期2006年8月7日 優(yōu)先權(quán)日2006年8月7日
發(fā)明者于治樓, 武立忠, 王永軍, 王培元, 周士崢 申請人:浪潮齊魯軟件產(chǎn)業(yè)有限公司