基于pxi總線的定時(shí)計(jì)數(shù)器的制造方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及虛擬儀器技術(shù)領(lǐng)域，具體涉及一種基于PXI總線的定時(shí)計(jì)數(shù)器。
【背景技術(shù)】
[0002]目前，國(guó)內(nèi)外測(cè)量頻率、周期等物理量的定時(shí)計(jì)數(shù)器以臺(tái)式的頻率計(jì)為主。臺(tái)式儀器不但體積偏大，而且不便集成在自動(dòng)化測(cè)試系統(tǒng)中。國(guó)內(nèi)外少數(shù)基于PXI總線的定時(shí)計(jì)數(shù)器模塊只能測(cè)量數(shù)字信號(hào)，無(wú)法直接測(cè)量模擬信號(hào)。

【發(fā)明內(nèi)容】

[0003]本實(shí)用新型旨在提出一種能夠測(cè)量數(shù)字信號(hào)以及模擬信號(hào)的基于PXI總線的定時(shí)計(jì)數(shù)。
[0004]本實(shí)用新型的技術(shù)方案在于:
[0005]—種基于PXI總線的定時(shí)計(jì)數(shù)器，包括模擬電路模塊以及數(shù)字電路模塊；
[0006]所述的模擬電路模塊包括并行的兩組，第一組為依次連接的第一AD轉(zhuǎn)換電路、第一阻抗切換電路、第一衰減電路、第一放大電路以及第一比較器;第二組為依次連接的第二AD轉(zhuǎn)換電路、第二阻抗切換電路、第二衰減電路、第二放大電路以及第二比較器;所述第一放大電路與第一比較器之間還設(shè)有一條支路連接至第二比較器；
[0007]所述的數(shù)字電路包括PXI接口、時(shí)鐘電路以及FPGA;其中，PXI接口以及時(shí)鐘電路均分別連接FPGA;
[0008]第一比較器以及第二比較器均連接FPGA。
[0009]所述的FPGA還連接有一路GATE閘門(mén)輸入通道。
[0010]所述的PXI接口通過(guò)PXI接口電路連接FPGA。
[0011]所述的第一比較器和第二比較器均為超快速比較器。
[0012]所述的時(shí)鐘電路為T(mén)CX0時(shí)鐘電路。
[0013]本實(shí)用新型的技術(shù)效果在于:
[0014]本實(shí)用新型包含模擬電路以及數(shù)字電路兩路輸入通道，實(shí)現(xiàn)對(duì)模擬信號(hào)以及數(shù)字信號(hào)的測(cè)量。優(yōu)選地，采用高穩(wěn)定度的TCX0時(shí)鐘電路，能夠?qū)崿F(xiàn)最高1000MHZ的頻率測(cè)量。
【附圖說(shuō)明】
[0015]圖1為本實(shí)用新型總原理示意圖。
[0016]圖2為本實(shí)用新型總應(yīng)用示意圖。
[0017]圖3為本實(shí)用新型FPGA結(jié)構(gòu)示意圖。
[0018]圖4為本實(shí)用新型電源電路原理圖。
[0019]其中，1-第一AD轉(zhuǎn)換電路，2-第一阻抗切換電路，3-第一衰減電路，4-第二 AD轉(zhuǎn)換電路，5-第二阻抗切換電路，6-第二衰減電路，7-第一放大電路，8-第二放大電路，9- PXI接口，10- PXI接口電路，11-時(shí)鐘電路，12-第一比較器，13-第一比較器，14-FPGA。
【具體實(shí)施方式】
[0020]—種基于PXI總線的定時(shí)計(jì)數(shù)器，包括模擬電路模塊以及數(shù)字電路模塊;所述的模擬電路模塊包括并行的兩組，第一組為依次連接的第一 AD轉(zhuǎn)換電路1、第一阻抗切換電路2、第一衰減電路3、第一放大電路7以及第一比較器12;第二組為依次連接的第二 AD轉(zhuǎn)換電路
4、第二阻抗切換電路5、第二衰減電路6、第二放大電路8以及第二比較器13;所述第一放大電路7與第一比較器12之間還設(shè)有一條支路連接至第二比較器13;所述的數(shù)字電路包括PXI接口 9、時(shí)鐘電路11以及FPGA14;其中，PXI接口 9以及時(shí)鐘電路11均分別連接FPGA;第一比較器12以及第二比較器13均連接FPGA14。所述的FPGA14還連接有一路GATE閘門(mén)輸入通道15，GATE閘門(mén)輸入通道15通過(guò)Buf連接FPGA14，。所述的PXI接口 9通過(guò)PXI接口電路10連接FPGA14。所述的第一比較器12和第二比較器13均為超快速比較器，第一比較器12和第二比較器13還分別連接有ERIG CONTROL電路。所述的時(shí)鐘電路11為T(mén)CX0時(shí)鐘電路，所述PXI接口電路 10 為 PCI9054。
[0021 ]模擬電路模塊通過(guò)對(duì)輸入信號(hào)經(jīng)過(guò)AD轉(zhuǎn)換、50 Ω /1ΜΩ阻抗切換、衰減、放大從而使得輸入信號(hào)滿足比較器的輸入電壓范圍。經(jīng)過(guò)調(diào)理后的信號(hào)輸入到比較器，比較器電路將輸入信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)并傳輸至FPGA。在比較器選擇上，為了提高比較器的抗干擾能力，有效的消除因?yàn)樾盘?hào)抖動(dòng)而帶來(lái)的誤差，本實(shí)用新型采用具有遲滯功能的超快速比較器。
[0022]數(shù)字電路中，PXI接口9完成PXI總線的控制邏輯;TCX0時(shí)鐘電路產(chǎn)生高穩(wěn)定度的時(shí)鐘信號(hào);FPGA14是數(shù)字電路的執(zhí)行中心，完成PXI總線到各功能模塊、各功能模塊之間的組合和時(shí)序邏輯控制以及測(cè)量功能。
[0023]本實(shí)用新型的電源由PXI接口9提供，數(shù)字電路模塊所需電源電壓為+3.3 V及+
1.2V，+3.3V電壓由PXI接9 口直接提供，+1.2V電壓由+3.3V經(jīng)LD0轉(zhuǎn)換實(shí)現(xiàn);模擬電路電源電壓為± 5V，由PXI接口 9提供的+5V電壓經(jīng)電源轉(zhuǎn)換芯片轉(zhuǎn)換實(shí)現(xiàn)。
[0024]FPGA14內(nèi)部主要分為時(shí)鐘復(fù)位控制模塊、TRIG DA控制模塊、HYST DA控制模塊、RELAY控制模塊、LocalBus控制模塊、EEPR0M控制模塊、COUNTER控制模塊、路由及其它控制模塊。FPGA14各控制模塊功能如下:時(shí)鐘復(fù)位控制模塊產(chǎn)生整個(gè)系統(tǒng)的時(shí)鐘、復(fù)位信號(hào)，并對(duì)其進(jìn)行管理；TRIG DA控制模塊通過(guò)SPI接口控制DA輸出電壓設(shè)置輸入信號(hào)觸發(fā)電平；HYST DA控制模塊通過(guò)SPI接口控制DA輸出電壓設(shè)置輸入信號(hào)遲滯電平;RELAY控制模塊通過(guò)SPI接口控制繼電器驅(qū)動(dòng)芯片來(lái)控制繼電器切換;LocalBus控制模塊LocalBus控制模塊實(shí)現(xiàn)與處理器的交互，實(shí)現(xiàn)對(duì)各功能子模塊的控制；EEPR0M控制模塊存儲(chǔ)波形輸出校準(zhǔn)數(shù)據(jù)調(diào)整波形參數(shù);COUNTER控制模塊實(shí)現(xiàn)頻率、周期、時(shí)間間隔、脈沖寬度等測(cè)量功能；路由及其它控制模塊根據(jù)寄存器設(shè)置選擇觸發(fā)源，計(jì)數(shù)時(shí)鐘源，GATE源并可設(shè)置路由輸出。
【主權(quán)項(xiàng)】
1.一種基于PXI總線的定時(shí)計(jì)數(shù)器，包括模擬電路模塊以及數(shù)字電路模塊；其特征在于: 所述的模擬電路模塊包括并行的兩組，第一組為依次連接的第一 AD轉(zhuǎn)換電路(1)、第一阻抗切換電路(2)、第一衰減電路(3)、第一放大電路(7)以及第一比較器(12);第二組為依次連接的第二 AD轉(zhuǎn)換電路(4)、第二阻抗切換電路(5)、第二衰減電路(6)、第二放大電路(8)以及第二比較器(13);所述第一放大電路(7)與第一比較器(12)之間還設(shè)有一條支路連接至第二比較器(13); 所述的數(shù)字電路包括PXI接口(9)、時(shí)鐘電路(11)以及FPGA(14);其中，PXI接口(9)以及時(shí)鐘電路(11)均分別連接FPGA ； 第一比較器(12)以及第二比較器(13)均連接FPGA( 14)。2.根據(jù)權(quán)利要求1所述的一種基于PXI總線的定時(shí)計(jì)數(shù)器，其特征在于:所述的FPGA(14)還連接有一路GATE閘門(mén)輸入通道(15)。3.根據(jù)權(quán)利要求1所述的一種基于PXI總線的定時(shí)計(jì)數(shù)器，其特征在于:所述的PXI接口(9)通過(guò)PXI接口電路(10)連接FPGA( 14)。4.根據(jù)權(quán)利要求1所述的一種基于PXI總線的定時(shí)計(jì)數(shù)器，其特征在于:所述的第一比較器(12)和第二比較器(13)均為超快速比較器。5.根據(jù)權(quán)利要求1所述的一種基于PXI總線的定時(shí)計(jì)數(shù)器，其特征在于:所述的時(shí)鐘電路(11)為T(mén)CXO時(shí)鐘電路。
【專利摘要】本實(shí)用新型涉及虛擬儀器技術(shù)領(lǐng)域，具體涉及一種基于PXI總線的定時(shí)計(jì)數(shù)器。一種基于PXI總線的定時(shí)計(jì)數(shù)器，包括模擬電路部分以及數(shù)字電路部分；所述的模擬電路部分包括并行的兩組，第一組為依次連接的第一AD轉(zhuǎn)換電路、第一阻抗切換電路、第一衰減電路、第一放大電路以及第一比較器；第二組為依次連接的第二AD轉(zhuǎn)換電路、第二阻抗切換電路、第二衰減電路、第二放大電路以及第二比較器；所述第一放大器與第一比較器之間還設(shè)有一條支路連接至第二比較器；所述的數(shù)字電路部分包括PXI接口、時(shí)鐘電路以及FPGA；其中，PXI接口以及時(shí)鐘電路均分別連接FPGA；第一比較器以及第二比較器均連接FPGA。本實(shí)用新型實(shí)現(xiàn)對(duì)模擬信號(hào)以及數(shù)字信號(hào)的測(cè)量。
【IPC分類】G06F13/42, G06F13/40
【公開(kāi)號(hào)】CN205139911
【申請(qǐng)?zhí)枴緾N201520942763
【發(fā)明人】郭恩全, 嚴(yán)昭瑩, 劉雪芬, 閆永勝
【申請(qǐng)人】陜西海泰電子有限責(zé)任公司
【公開(kāi)日】2016年4月6日
【申請(qǐng)日】2015年11月24日