W完全地在用戶計(jì)算機(jī)上執(zhí)行、部分地在用戶計(jì)算機(jī)上執(zhí)行、作為一個獨(dú) 立的軟件包執(zhí)行、部分在用戶計(jì)算機(jī)上部分在遠(yuǎn)程計(jì)算機(jī)上執(zhí)行、或者完全在遠(yuǎn)程計(jì)算機(jī) 或服務(wù)器上執(zhí)行。在涉及遠(yuǎn)程計(jì)算機(jī)的情形中，遠(yuǎn)程計(jì)算機(jī)可W通過任意種類的網(wǎng)絡(luò)一包 括局域網(wǎng)（LAN)或廣域網(wǎng)（WAN)-連接到用戶計(jì)算機(jī)，或者，可W連接到外部計(jì)算機(jī)（例如 利用因特網(wǎng)服務(wù)提供商來通過因特網(wǎng)連接）。在一些實(shí)施例中，通過利用計(jì)算機(jī)可讀程序指 令的狀態(tài)信息來個性化定制電子電路，例如可編程邏輯電路、現(xiàn)場可編程口陣列腫GA)或 可編程邏輯陣列（PLA)，該電子電路可W執(zhí)行計(jì)算機(jī)可讀程序指令，從而實(shí)現(xiàn)本發(fā)明的各個 方面。
[0077] 送里參照根據(jù)本發(fā)明實(shí)施例的方法、裝置（系統(tǒng)）和計(jì)算機(jī)程序產(chǎn)品的流程圖和/ 或框圖描述了本發(fā)明的各個方面。應(yīng)當(dāng)理解，流程圖和/或框圖的每個方框W及流程圖和 /或框圖中各方框的組合，都可W由計(jì)算機(jī)可讀程序指令實(shí)現(xiàn)。
[0078] 送些計(jì)算機(jī)可讀程序指令可W提供給通用計(jì)算機(jī)、專用計(jì)算機(jī)或其它可編程數(shù)據(jù) 處理裝置的處理器，從而生產(chǎn)出一種機(jī)器，使得送些指令在通過計(jì)算機(jī)或其它可編程數(shù)據(jù) 處理裝置的處理器執(zhí)行時(shí)，產(chǎn)生了實(shí)現(xiàn)流程圖和/或框圖中的一個或多個方框中規(guī)定的功 能/動作的裝置。也可W把送些計(jì)算機(jī)可讀程序指令存儲在計(jì)算機(jī)可讀存儲介質(zhì)中，送些 指令使得計(jì)算機(jī)、可編程數(shù)據(jù)處理裝置和/或其他設(shè)備W特定方式工作，從而，存儲有指令 的計(jì)算機(jī)可讀介質(zhì)則包括一個制造品，其包括實(shí)現(xiàn)流程圖和/或框圖中的一個或多個方框 中規(guī)定的功能/動作的各個方面的指令。
[0079] 也可W把計(jì)算機(jī)可讀程序指令加載到計(jì)算機(jī)、其它可編程數(shù)據(jù)處理裝置、或其它 設(shè)備上，使得在計(jì)算機(jī)、其它可編程數(shù)據(jù)處理裝置或其它設(shè)備上執(zhí)行一系列操作步驟，W產(chǎn) 生計(jì)算機(jī)實(shí)現(xiàn)的過程，從而使得在計(jì)算機(jī)、其它可編程數(shù)據(jù)處理裝置、或其它設(shè)備上執(zhí)行的 指令實(shí)現(xiàn)流程圖和/或框圖中的一個或多個方框中規(guī)定的功能/動作。
[0080] 附圖中的流程圖和框圖顯示了根據(jù)本發(fā)明的多個實(shí)施例的系統(tǒng)、方法和計(jì)算機(jī)程 序產(chǎn)品的可能實(shí)現(xiàn)的體系架構(gòu)、功能和操作。在送點(diǎn)上，流程圖或框圖中的每個方框可W 代表一個模塊、程序段或指令的一部分，所述模塊、程序段或指令的一部分包含一個或多個 用于實(shí)現(xiàn)規(guī)定的邏輯功能的可執(zhí)行指令。在有些作為替換的實(shí)現(xiàn)中，方框中所標(biāo)注的功能 也可不同于附圖中所標(biāo)注的順序發(fā)生。例如，兩個連續(xù)的方框?qū)嶋H上可W基本并行地 執(zhí)行，它們有時(shí)也可W按相反的順序執(zhí)行，送依所涉及的功能而定。也要注意的是，框圖和 /或流程圖中的每個方框、W及框圖和/或流程圖中的方框的組合，可W用執(zhí)行規(guī)定的功 能或動作的專用的基于硬件的系統(tǒng)來實(shí)現(xiàn)，或者可W用專用硬件與計(jì)算機(jī)指令的組合來實(shí) 現(xiàn)。
[0081] W上已經(jīng)描述了本發(fā)明的各實(shí)施例，上述說明是示例性的，并非窮盡性的，并且也 不限于所披露的各實(shí)施例。在不偏離所說明的各實(shí)施例的范圍和精神的情況下，對于本技 術(shù)領(lǐng)域的普通技術(shù)人員來說許多修改和變更都是顯而易見的。本文中所用術(shù)語的選擇，旨 在最好地解釋各實(shí)施例的原理、實(shí)際應(yīng)用或?qū)κ袌鲋械募夹g(shù)的技術(shù)改進(jìn)，或者使本技術(shù)領(lǐng) 域的其它普通技術(shù)人員能理解本文披露的各實(shí)施例。
【主權(quán)項(xiàng)】
1. 一種用于對電路設(shè)計(jì)進(jìn)行仿真的方法，包括： 識別電路設(shè)計(jì)中的至少一個時(shí)序邏輯元件到時(shí)序邏輯元件S2S塊，其中所述S2S塊包 括至少一個輸入端時(shí)序邏輯元件，至少一個輸出端時(shí)序邏輯元件，和輸入端時(shí)序邏輯元件 與輸出端時(shí)序邏輯元件之間的中間部分，并且其中所述中間部分包括至少一個組合邏輯元 件； 確定所述中間部分的邏輯特性和時(shí)序特性；和 以具有所述邏輯特性和時(shí)序特性的功能性模塊替換所述中間部分，生成簡化的電路設(shè) 計(jì)用于仿真。2. 根據(jù)權(quán)利要求1所述的方法，其中確定所述中間部分的邏輯特性和時(shí)序特性包括： 獲取所述S2S塊的輸入時(shí)序邏輯元件和輸出時(shí)序邏輯元件的全部可能狀態(tài)，從而確定 所述中間部分的邏輯特性。3. 根據(jù)權(quán)利要求1所述的方法，其中確定所述中間部分的邏輯特性和時(shí)序特性包括： 確定所述S2S塊所包含的信號路徑，其中如果某個輸入端時(shí)序邏輯元件的邏輯值可能 影響某個輸出端時(shí)序邏輯元件的邏輯值，則該輸入端時(shí)序邏輯元件與該輸出端時(shí)序邏輯元 件之間存在信號路徑； 根據(jù)所述信號路徑所經(jīng)過的元件的時(shí)序特性，確定所述信號路徑的時(shí)序特性；和 以所述信號路徑的時(shí)序特性作為所述中間部分的時(shí)序特性。4. 根據(jù)權(quán)利要求1到3中任意一項(xiàng)所述的方法，其中所述中間部分僅包括組合邏輯元 件。5. 根據(jù)權(quán)利要求4所述的方法，其中識別電路設(shè)計(jì)中的至少一個S2S塊包括： 識別電路中的時(shí)序邏輯元件，其中所述時(shí)序邏輯元件包括時(shí)序檢查約束； 確定任意兩個相鄰時(shí)序邏輯元件； 確定所述兩個相鄰時(shí)序邏輯元件之間的組合邏輯元件；和 將所述兩個相鄰時(shí)序邏輯元件及其之間的組合邏輯元件確定為S2S塊。6. -種用于對電路設(shè)計(jì)進(jìn)行仿真的設(shè)備，包括： 識別裝置，配置為識別電路設(shè)計(jì)中的至少一個時(shí)序邏輯元件到時(shí)序邏輯元件S2S塊， 其中所述S2S塊包括至少一個輸入端時(shí)序邏輯元件，至少一個輸出端時(shí)序邏輯元件，和輸 入端時(shí)序邏輯元件與輸出端時(shí)序邏輯元件之間的中間部分，并且其中所述中間部分包括至 少一個組合邏輯元件； 特性確定裝置，配置為確定所述中間部分的邏輯特性和時(shí)序特性；和 簡化裝置，配置為以具有所述邏輯特性和時(shí)序特性的功能性模塊替換所述中間部分， 生成簡化的電路設(shè)計(jì)用于仿真。7. 根據(jù)權(quán)利要求6所述的設(shè)備，其中所述特性確定裝置包括： 配置為獲取所述S2S塊的輸入時(shí)序邏輯元件和輸出時(shí)序邏輯元件的全部可能狀態(tài)，從 而確定所述中間部分的邏輯特性的模塊。8. 根據(jù)權(quán)利要求6所述的設(shè)備，其中所述特性確定裝置包括： 配置為確定所述S2S塊所包含的信號路徑的模塊，其中如果某個輸入端時(shí)序邏輯元件 的邏輯值可能影響某個輸出端時(shí)序邏輯元件的邏輯值，則該輸入端時(shí)序邏輯元件與該輸出 端時(shí)序邏輯元件之間存在信號路徑； 配置為根據(jù)所述信號路徑所經(jīng)過的元件的時(shí)序特性，確定所述信號路徑的時(shí)序特性的 模塊；和 配置為以所述信號路徑的時(shí)序特性作為所述中間部分的時(shí)序特性的模塊。9. 根據(jù)權(quán)利要求6到8中任意一項(xiàng)所述的設(shè)備，其中所述中間部分僅包括組合邏輯元 件。10. 根據(jù)權(quán)利要求9所述的設(shè)備，其中所述識別裝置包括： 配置為識別電路中的時(shí)序邏輯元件的模塊，其中所述時(shí)序邏輯元件包括時(shí)序檢查約 束； 配置為確定任意兩個相鄰時(shí)序邏輯元件的模塊； 配置為確定所述兩個相鄰時(shí)序邏輯元件之間的組合邏輯元件的模塊；和 配置為將所述兩個相鄰時(shí)序邏輯元件及其之間的組合邏輯元件確定為S2S塊的模塊。
【專利摘要】本發(fā)明公開了用于對電路設(shè)計(jì)進(jìn)行仿真的方法和設(shè)備。所述方法包括：識別電路設(shè)計(jì)中的至少一個時(shí)序邏輯元件到時(shí)序邏輯元件S2S塊，其中所述S2S塊包括至少一個輸入端時(shí)序邏輯元件，至少一個輸出端時(shí)序邏輯元件，和輸入端時(shí)序邏輯元件與輸出端時(shí)序邏輯元件之間的中間部分，并且其中所述中間部分包括至少一個組合邏輯元件；確定所述中間部分的邏輯特性和時(shí)序特性；和以具有所述邏輯特性和時(shí)序特性的功能性模塊替換所述中間部分，生成簡化的電路設(shè)計(jì)用于仿真。采用根據(jù)本發(fā)明實(shí)施例的技術(shù)方案，可以縮短仿真所需的時(shí)間。
【IPC分類】G06F17/50
【公開號】CN105447213
【申請?zhí)枴緾N201410437455
【發(fā)明人】劉洋, 歐鵬, 茍鵬飛, 李德賢, 李宇飛
【申請人】國際商業(yè)機(jī)器公司
【公開日】2016年3月30日
【申請日】2014年8月29日
【公告號】US20160063158