一種憶感器對數(shù)模型等效電路的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于電路設(shè)計技術(shù)領(lǐng)域，涉及一種新的憶感器等效模型及其等效電路，具 體涉及一種憶感器磁通-電流關(guān)系的對數(shù)模型及其具有滯回特性的等效電路。
【背景技術(shù)】
[0002] 蔡少棠在電阻、電容和電感的基礎(chǔ)上提出了憶阻器的概念，2008年惠普實驗室實 現(xiàn)了憶阻器。憶阻器具有納米尺度結(jié)構(gòu)，在非遺失性存儲器及人工神經(jīng)網(wǎng)絡(luò)的研究等方面 具有重要意義。憶感器與憶阻器同屬于記憶器件，無需外部電源即可存儲信息。目前尚未 實現(xiàn)實際的憶感器，為了對憶感器進(jìn)行預(yù)先研究，設(shè)計一種憶感器數(shù)學(xué)模型及其等效電路 進(jìn)行實驗和應(yīng)用研究具有重要意義。
[0003]目前，有關(guān)憶感器的仿真模型中，主要有一次光滑曲線模型和二次光滑曲線模型， 研究者主要應(yīng)用這些少數(shù)的憶感器模型進(jìn)行電路設(shè)計和仿真，難以拓展研究方向。已知的 由硬件等效電路構(gòu)成的憶感器等效電路，實現(xiàn)效果較差，難以模擬實際憶感器的特性。因 此，一種憶感器對數(shù)模型及其等效電路具有較大的意義與價值。

【發(fā)明內(nèi)容】

[0004] 針對上述不足，本發(fā)明提供了一種憶感器對數(shù)模型等效電路，用以模擬憶感器磁 通-電流的滯回特性，作為實際憶感器的仿真器。
[0005] -種憶感器對數(shù)模型等效電路，包括集成運算放大器U1和乘法器U2,集成運算放 大器U1用于實現(xiàn)積分運算、反向加法、對數(shù)運算和反向器；乘法器U2用于實現(xiàn)信號的相乘。 輸入電流通過U1-1的積分電路實現(xiàn)電流的積分，電流的積分輸入到U1-2的反向加法器實 現(xiàn)與常數(shù)的反向相加，U1-2的輸出信號通過U1-3的對數(shù)運算電路進(jìn)行對數(shù)運算后，輸出結(jié) 果再經(jīng)過U1-4的反相器取反，U1-4的輸出結(jié)果與輸入電流共同輸入乘法器U2進(jìn)行乘法運 算，最終得到磁通量。
[0006] 優(yōu)選的，所述的憶感器對數(shù)模型等效電路包括集成運算放大器U1，模擬乘法器 U2,8個電路，1個電容和1個二極管。
[0007] 所述的集成運算放大器U1采用LF347N，模擬乘法器U2采用AD633JN。
[0008] 所述的集成運算放大器U1的第1引腳與第一電容C1的一端、第三電阻R3的一端、 第八電阻R8的一端連接，第2引腳與第一電阻R1的一端、第一電容C1的另一端、第八電阻 R8的另一端連接，第3引腳接地，第4引腳接第一電源的正極，第5引腳接地，第6引腳與 第二電阻R2的一端、第三電阻R3的另一端、第四電阻R4的一端連接，第7引腳與第四電阻 R4的另一端、第七電阻R7的一端連接，第11引腳接第二電源負(fù)極，，第12引腳接地，第13 引腳與二極管D1的正極、第七電阻R7的另一端連接，第14引腳與二極管D1的負(fù)極、第五 電阻R5的一端連接，第10引腳接地，地9引腳與第五電阻R5的另一端、第六電阻R6的一 端連接，第8引腳與第六電阻R6的另一端連接作為U1的輸出并與乘法器U2的第1引腳連 接；乘法器U2的第2、4、6引腳接地，U2的第3引腳與輸入端、第一電阻R1的另一端連接， 第5引腳接第三電源的負(fù)極，第7引腳為磁通輸出，第8引腳接第四電源的正極；第一電源 的負(fù)極、第二電源的正極、第三電源的正極和第四電源的負(fù)極接地.
[0009] 本發(fā)明設(shè)計了一種憶感器對數(shù)模型及其等效電路，含1個集成運放和1個乘法器， 其中，集成運算放大器主要用以實現(xiàn)電流的積分運算、反相加法運算、對數(shù)運算和反相器， 模擬乘法器用以實現(xiàn)對數(shù)運算電路的輸出信號與電流的乘積。其結(jié)構(gòu)簡單，作為實際憶感 器的仿真器，對憶感器的特性和應(yīng)用研究具有重要意義。
【附圖說明】
[0010] 圖1是本發(fā)明的電路結(jié)構(gòu)框圖。
[0011] 圖2是本發(fā)明實現(xiàn)憶感器對數(shù)模型的等效電路原理圖。
【具體實施方式】
[0012] 下面結(jié)合附圖對本發(fā)明作詳細(xì)說明。
[0013] 本發(fā)明提出的憶感器對數(shù)模型的等效電路的一般表達(dá)式：
[0014] Φ=kin(α+βq) .i(k> 0,a> 0,β> 0)
[0015] 式中Φ表示磁通，k、α、β均為常數(shù)，i表示電流、q表示電流的積分。
[0016] 如圖1所示，憶感器對數(shù)模型的等效電路包括集成運算放大器U1和乘法器U2，U1 采用LF347N，U2采用AD633JN。集成運算放大器U1用于實現(xiàn)積分運算（U1-1)、反向加法運 算（U1-2)、對數(shù)運算（U1-3)和反向器（U1-4);乘法器U2實現(xiàn)兩個信號的乘法。
[0017] 如圖2所示，輸入信號i經(jīng)第一電阻R1進(jìn)入由集成運算放大器U1的引腳1、引腳 2、引腳3與第一電阻R1、第八R8,第一電容C1組成的積分電路，得到電流的積分，即U1引 腳1的電壓：
[0018]
[0019] ^輸入到由U1的引腳5、引腳6、引腳7與第二電阻R2、第三電阻R3、第四電阻R4 組成的反向加法器，施加-5V電源，得U1引腳7的電壓：
[0020]
[0021] 令
則u7=a+bq。117輸入到由U1的引腳12、引腳13、引腳14和 二極管D1，第七電阻R7組成的對數(shù)運算電路，得U1引腳14的電壓：
[0022]
[0023]u14輸入到由U1的引腳8、引腳9、引腳10和第五電阻R5、第六電阻R6構(gòu)成的反相 器，得U1引腳8的電壓：
[0024]
[0025]us與i輸入到乘法器U2,得輸出端W引腳的電壓：
[0026]
[0027] 叫為熱電壓，常溫下為常數(shù)，4
，則憶感器 的磁通-電流特性為：
[0028] Φ=kin(α+βq) ·i
[0029] 所述的集成運算放大器U1的第1引腳與第一電容Cl的一端、第三電阻R3的一端、 第八電阻R8的一端連接，第2引腳與第一電阻R1的一端、第一電容C1的另一端、第八電阻 R8的另一端連接，第3引腳接地，第4引腳接第一電源的正極，第5引腳接地，第6引腳與 第二電阻R2的一端、第三電阻R3的另一端、第四電阻R4的一端連接，第7引腳與第四電阻 R4的另一端、第七電阻R7的一端連接，第11引腳接第二電源負(fù)極，，第12引腳接地，第13 引腳與二極管D1的正極、第七電阻R7的另一端連接，第14引腳與二極管D1的負(fù)極、第五 電阻R5的一端連接，第10引腳接地，地9引腳與第五電阻R5的另一端、第六電阻R6的一 端連接，第8引腳與第六電阻R6的另一端連接作為U1的輸出并與乘法器U2的第1引腳連 接；乘法器U2的第2、4、6引腳接地，U2的第3引腳與輸入端、第一電阻R1的另一端連接， 第5引腳接第三電源的負(fù)極，第7引腳為磁通輸出，第8引腳接第四電源的正極；第一電源 的負(fù)極、第二電源的正極、第三電源的正極和第四電源的負(fù)極接地。
[0030] 本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)認(rèn)識到，以上實施例僅是用來驗證本發(fā)明，而并非作 為對本發(fā)明的限定，只要是在本發(fā)明的范圍內(nèi)，對以上實施例的變化、變形都將落在本發(fā)明 的保護(hù)范圍內(nèi)。
【主權(quán)項】
1. 一種憶感器對數(shù)模型等效電路，包括集成運算放大器U1和乘法器U2,其特征在于： 集成運算放大器U1用于實現(xiàn)積分運算、反向加法、對數(shù)運算和反向器；乘法器U2用于實現(xiàn) 信號的相乘；輸入電流通過U1-1的積分電路實現(xiàn)電流的積分，電流的積分輸入到U1-2的反 向加法器實現(xiàn)與常數(shù)的反向相加，U1-2的輸出信號通過U1-3的對數(shù)運算電路進(jìn)行對數(shù)運 算后，輸出結(jié)果再經(jīng)過U1-4的反相器取反，U1-4的輸出結(jié)果與輸入電流共同輸入乘法器U2 進(jìn)行乘法運算，最終得到磁通量。2. 根據(jù)權(quán)利要求1所述的一種憶感器對數(shù)模型等效電路，其特征在于： 所述的集成運算放大器U1采用LF347N，模擬乘法器U2采用AD633JN; 所述的集成運算放大器U1的第1引腳與第一電容C1的一端、第三電阻R3的一端、第 八電阻R8的一端連接，第2引腳與第一電阻R1的一端、第一電容C1的另一端、第八電阻R8 的另一端連接，第3引腳接地，第4引腳接第一電源的正極，第5引腳接地，第6引腳與第二 電阻R2的一端、第三電阻R3的另一端、第四電阻R4的一端連接，第7引腳與第四電阻R4的 另一端、第七電阻R7的一端連接，第11引腳接第二電源負(fù)極，，第12引腳接地，第13引腳 與二極管D1的正極、第七電阻R7的另一端連接，第14引腳與二極管D1的負(fù)極、第五電阻 R5的一端連接，第10引腳接地，地9引腳與第五電阻R5的另一端、第六電阻R6的一端連 接，第8引腳與第六電阻R6的另一端連接作為U1的輸出并與乘法器U2的第1引腳連接； 乘法器U2的第2、4、6引腳接地，U2的第3引腳與輸入端、第一電阻R1的另一端連接，第5 引腳接第三電源的負(fù)極，第7引腳為磁通輸出，第8引腳接第四電源的正極；第一電源的負(fù) 極、第二電源的正極、第三電源的正極和第四電源的負(fù)極接地。
【專利摘要】本發(fā)明公開了一種憶感器對數(shù)模型及其等效電路，該電路包括集成運算放大器U1和乘法器U2，集成運算放大器U1用于實現(xiàn)積分運算、反向加法運算、對數(shù)運算和反向器；積分運算用于實現(xiàn)輸入信號的積分，再通過反向加法器實現(xiàn)與常數(shù)的相加，相加的和輸入到對數(shù)運算電路進(jìn)行對數(shù)運算，再將對數(shù)運算結(jié)果輸入到反相器進(jìn)行取反，將取反后的信號輸入到乘法器U2，乘法器U2的另一端與輸入信號相連，乘法器U2用于實現(xiàn)信號的相乘，最終得到輸出磁通量。本發(fā)明只含1個集成運放和1個乘法器，結(jié)構(gòu)簡單，用以模擬憶感器電流-磁通的滯回特性，替代實際憶感器進(jìn)行實驗和應(yīng)用及研究。
【IPC分類】G06F17/50
【公開號】CN105389443
【申請?zhí)枴緾N201510916922
【發(fā)明人】王光義, 史傳寶, 王晉
【申請人】杭州電子科技大學(xué)
【公開日】2016年3月9日
【申請日】2015年12月10日