調(diào)節(jié)時(shí)鐘頻率的制作方法
【技術(shù)領(lǐng)域】
[0001]本申請(qǐng)涉及具有可調(diào)節(jié)的時(shí)鐘頻率的計(jì)算機(jī)系統(tǒng)。
【背景技術(shù)】
[0002]許多計(jì)算機(jī)系統(tǒng)具有多個(gè)安排用于執(zhí)行指令的處理器。每個(gè)處理器被安排用于接收時(shí)鐘信號(hào)，并且根據(jù)它來(lái)設(shè)置其工作頻率。換言之，處理器的處理周期的頻率是根據(jù)時(shí)鐘信號(hào)的頻率設(shè)置的。通常，處理器的工作頻率等于時(shí)鐘信號(hào)的頻率。該工作頻率決定了處理器處理指令的迅速程度。輸入處理器的時(shí)鐘信號(hào)頻率越高，由處理器實(shí)時(shí)執(zhí)行指令就越快。
[0003]處理周期可以用在有用的工作上和無(wú)用的工作上，有用的工作諸如:例如指令執(zhí)行，有意閑置，無(wú)用的工作諸如:例如當(dāng)風(fēng)險(xiǎn)被引入管線時(shí)或當(dāng)?shù)却鎯?chǔ)器訪問(wèn)完成時(shí)。可以引入有意閑置以避免將風(fēng)險(xiǎn)引入到管線中。風(fēng)險(xiǎn)可以是結(jié)構(gòu)化風(fēng)險(xiǎn)(諸如當(dāng)硬件不能支持并行執(zhí)行的指令合集時(shí))，數(shù)據(jù)風(fēng)險(xiǎn)(諸如當(dāng)指令依賴于仍在處理器管線中的指令結(jié)果)以及控制風(fēng)險(xiǎn)(諸如在其他指令正在執(zhí)行時(shí)需要基于指令的結(jié)果做出決策)。風(fēng)險(xiǎn)的示例之一為指令管線需要根據(jù)分支誤預(yù)測(cè)而清除。
[0004]可以使用每秒指令數(shù)(IPS)計(jì)算用于完成有用的工作的時(shí)間，并且隨后轉(zhuǎn)化為可以由處理器請(qǐng)求執(zhí)行的時(shí)鐘頻率?？梢允褂没谲浖恼?qǐng)求來(lái)獲得IPS?？紤]到無(wú)用的工作也可能被執(zhí)行的現(xiàn)況，使用“最壞情況”轉(zhuǎn)化因數(shù)將IPS的值轉(zhuǎn)化為時(shí)鐘頻率請(qǐng)求值。向計(jì)算機(jī)系統(tǒng)中的控制系統(tǒng)提供時(shí)鐘頻率請(qǐng)求值以用于設(shè)置時(shí)鐘信號(hào)的頻率。

【發(fā)明內(nèi)容】

[0005]本公開的一個(gè)方面提供了一種計(jì)算機(jī)系統(tǒng)。在一個(gè)實(shí)施例中，計(jì)算機(jī)系統(tǒng)包括時(shí)鐘發(fā)生器，至少一個(gè)處理器以及時(shí)鐘頻率控制器。時(shí)鐘發(fā)生器配置為提供具有時(shí)鐘頻率的時(shí)鐘信號(hào)。至少一個(gè)處理器配置為接收時(shí)鐘信號(hào)且根據(jù)時(shí)鐘頻率的速度進(jìn)行工作。時(shí)鐘頻率控制器配置為接收表示至少一個(gè)處理器的當(dāng)前效率的效率信息。時(shí)鐘頻率控制器進(jìn)一步配置為接收來(lái)自處理器的針對(duì)在特定時(shí)間周期內(nèi)處理目標(biāo)數(shù)量的處理器指令的請(qǐng)求。時(shí)鐘頻率控制器進(jìn)一步配置為向時(shí)鐘發(fā)生器輸出頻率控制信號(hào)，用于根據(jù)其控制時(shí)鐘頻率。
[0006]本公開的另一個(gè)方面提供了一種方法。在一個(gè)實(shí)施例中，該方法包括在時(shí)鐘發(fā)生器生成具有時(shí)鐘頻率的時(shí)鐘信號(hào)、以及在處理器接收時(shí)鐘信號(hào)并且使處理器以根據(jù)時(shí)鐘頻率的速度工作。該方法進(jìn)一步包括在時(shí)鐘控制邏輯接收來(lái)自處理器的表示在時(shí)期周期內(nèi)的處理器效率的效率信息。該方法進(jìn)一步包括在時(shí)鐘頻率控制器接收來(lái)自處理器的針對(duì)在時(shí)間周期內(nèi)處理目標(biāo)數(shù)量的處理器指令的請(qǐng)求。該方法進(jìn)一步包括從時(shí)鐘控制邏輯向時(shí)鐘發(fā)生器輸出頻率控制信號(hào)，用于根據(jù)所述頻率控制信號(hào)來(lái)控制時(shí)鐘頻率并且調(diào)節(jié)時(shí)鐘頻率。
【附圖說(shuō)明】
[0007]現(xiàn)結(jié)合附圖來(lái)參考以下描述，其中:
[0008]圖1A是單處理器計(jì)算機(jī)系統(tǒng)的框圖；
[0009]圖1Β是多處理器計(jì)算機(jī)系統(tǒng)的框圖；
[0010]圖2示出了用于在計(jì)算機(jī)系統(tǒng)中調(diào)節(jié)時(shí)鐘頻率信號(hào)的示范性過(guò)程；
[0011]圖3示出了選擇效率參數(shù)的框圖；
[0012]圖4示出了控制時(shí)鐘發(fā)生器的框圖；以及
[0013]圖5示出了典型的處理器架構(gòu)。
【具體實(shí)施方式】
[0014]所述“最壞情況”轉(zhuǎn)化因數(shù)通常對(duì)于多數(shù)處理器的執(zhí)行時(shí)間來(lái)說(shuō)過(guò)大。在時(shí)鐘頻率取決于供應(yīng)時(shí)鐘發(fā)生器的電壓的情況下(諸如時(shí)鐘發(fā)生器為數(shù)字頻率鎖定環(huán)(DFLL)或者另外包括電壓控制振蕩器)，其可能影響電源供應(yīng)的漏壓。在這種情況下，最壞情況轉(zhuǎn)化因數(shù)將造成時(shí)鐘信號(hào)的頻率高于大部分時(shí)間的必要頻率。這意味著時(shí)鐘發(fā)生器將從電源供應(yīng)獲得高于大部分時(shí)間的必要電壓的電壓，其引起了不必要的電源浪費(fèi)。這在電源供應(yīng)有限時(shí)尤其不利，例如，當(dāng)電源供應(yīng)為電池時(shí)，發(fā)明人發(fā)現(xiàn)改進(jìn)所采用的“最壞情況”轉(zhuǎn)化因數(shù)是比較理想的。發(fā)明人進(jìn)一步發(fā)現(xiàn)，難于確定無(wú)用的工作周期的數(shù)量有多個(gè)原因。例如，處理器具有在不同平臺(tái)或不同執(zhí)行條件上的不同的存儲(chǔ)器訪問(wèn)延遲(例如，在共享存儲(chǔ)器系統(tǒng)中有不同級(jí)別的競(jìng)爭(zhēng)性通信量)。對(duì)于這種影響，提供了集成軟件/硬件系統(tǒng)用于控制處理器時(shí)鐘工作的頻率。
[0015]以下公開涉及一種計(jì)算機(jī)系統(tǒng)，其中處理器的時(shí)鐘頻率可以用與計(jì)算機(jī)系統(tǒng)操作相關(guān)的響應(yīng)方式控制。處理器配置為接收時(shí)鐘信號(hào)，其具有根據(jù)在預(yù)定時(shí)間周期內(nèi)執(zhí)行的目標(biāo)數(shù)量的處理器指令和處理器提供的效率信息而可調(diào)節(jié)的頻率。該效率信息表示處理器在特定時(shí)間內(nèi)的效率。其目標(biāo)是:知曉處理器的效率以允許設(shè)置特定時(shí)鐘頻率，其將在固定周期內(nèi)傳遞固定數(shù)量的指令。所述目標(biāo)數(shù)量的指令可以是比率(例如，MIPS)，或者依據(jù)在某個(gè)時(shí)間周期內(nèi)完成的預(yù)期工作，或者在某個(gè)絕限之前。
[0016]為了提供下述情況，圖5示出了處理器500的公知架構(gòu)。而隨后描述的圖1A至圖4的實(shí)施例并不限于該特定處理器架構(gòu)。處理器500包括提取單元501，執(zhí)行管線503，指令存儲(chǔ)器505，寄存器506，以及數(shù)據(jù)存儲(chǔ)器507。雖然被描述為分立實(shí)體，技術(shù)人員應(yīng)當(dāng)理解指令存儲(chǔ)器505和數(shù)據(jù)存儲(chǔ)器507可以用相同的存儲(chǔ)器塊實(shí)現(xiàn)。附圖標(biāo)記504表示了代表在存儲(chǔ)器505中的指令序列的代碼塊。
[0017]所示出的執(zhí)行管線503包括五個(gè)階段，用于完成指令周期的執(zhí)行。完成在執(zhí)行管線503中的每個(gè)階段所用的時(shí)間由來(lái)自時(shí)鐘發(fā)生器502的時(shí)鐘Φ確定。時(shí)鐘發(fā)生器502提供了時(shí)鐘Φ，其定義了時(shí)鐘周期，時(shí)鐘周期是從一個(gè)時(shí)鐘“刻點(diǎn)”到下一個(gè)時(shí)鐘刻點(diǎn)所花費(fèi)的時(shí)間(即，從時(shí)鐘發(fā)生器的一個(gè)邏輯高(或低)到時(shí)鐘發(fā)生器的下一個(gè)邏輯高(或低)所花費(fèi)的時(shí)間)。每個(gè)階段在時(shí)鐘周期內(nèi)完成。由于在執(zhí)行管線503中有五個(gè)階段，五條指令可以在任何時(shí)間裝載進(jìn)入執(zhí)行管線，即，每個(gè)階段一條指令。一旦執(zhí)行管線503被裝滿，每個(gè)時(shí)鐘刻點(diǎn)將標(biāo)記單條指令的完成(假設(shè)沒有風(fēng)險(xiǎn))。
[0018]需要理解，雖然以上描述了僅五個(gè)處理器階段，在執(zhí)行管線503中可以實(shí)現(xiàn)更少或更多的階段。例如，附加階段可以用來(lái)評(píng)估所存儲(chǔ)的操作數(shù)的地址。
[0019]在領(lǐng)域內(nèi)應(yīng)當(dāng)理解，為了增加處理器執(zhí)行指令的速度，應(yīng)當(dāng)增加時(shí)鐘發(fā)生器的頻率。對(duì)于某些類型的諸如那些包括電壓控制振蕩器的時(shí)鐘發(fā)生器，增加頻率會(huì)增加需供應(yīng)時(shí)鐘發(fā)生器的電壓量，其增加了時(shí)鐘使用的電源量并且增加了電源供應(yīng)的漏壓。
[0020]時(shí)鐘信號(hào)的頻率(以及處理器的速度)根據(jù)處理器請(qǐng)求而設(shè)定。該處理器請(qǐng)求下限頻率(其為處理器要求的最小頻率)并且請(qǐng)求優(yōu)選的時(shí)鐘頻率，其對(duì)應(yīng)于處理器在后的時(shí)間周期中預(yù)期執(zhí)行的每秒指令數(shù)(IPS)。時(shí)鐘發(fā)生器利用該信息來(lái)設(shè)置時(shí)鐘信號(hào)的頻率。如上所述并進(jìn)一步解釋如下，通常用一組轉(zhuǎn)化因數(shù)(余裕量)來(lái)高估優(yōu)選的時(shí)鐘頻率，以確保所有指令可以在后續(xù)時(shí)間周期中完成。
[0021]當(dāng)執(zhí)行諸如附圖標(biāo)記504示出的指令序列時(shí)，對(duì)執(zhí)行特定指令序列或代碼塊所花費(fèi)的時(shí)間量具有一定程度的可預(yù)測(cè)性是很重要的。雖然可以知曉在代碼塊中的指令數(shù)量，并且因此可以知曉理論上的執(zhí)行時(shí)間長(zhǎng)度，但事實(shí)上由于上述【背景技術(shù)】部分說(shuō)明的原因，在有用的工作中并不總能夠利用時(shí)鐘的“刻點(diǎn)”。因此為了在某個(gè)最大時(shí)間量中完成某個(gè)指令序列，時(shí)鐘的頻率可能需要不必要的增加。即，通常代碼序列會(huì)在短于最大時(shí)間量的時(shí)間內(nèi)完成，并可能在較慢時(shí)鐘的最大時(shí)間量?jī)?nèi)完成。本公開討論了在設(shè)置時(shí)鐘頻率中將非必要余裕量最小化的機(jī)制。
[0022]在一種先進(jìn)有源電源管理器(APM)中，客戶端軟件可以請(qǐng)求處理器時(shí)鐘頻率，并且在任意后續(xù)時(shí)間請(qǐng)求新的處理器時(shí)鐘頻率。APM以可以實(shí)現(xiàn)為定義(和配置)處理器時(shí)鐘的諸如時(shí)鐘頻率和轉(zhuǎn)化因數(shù)的工作參數(shù)的軟件。APM也配置諸如效率確定單元的其他硬件部件的工作參數(shù)。在具體示例中，在時(shí)鐘發(fā)生器為數(shù)字頻率鎖定環(huán)(DFLL)的情況下，APM確定用于將所請(qǐng)求的時(shí)鐘頻率轉(zhuǎn)化為來(lái)自電源的電壓請(qǐng)求的轉(zhuǎn)化因數(shù)。該轉(zhuǎn)化因數(shù)基于由時(shí)鐘提供的針對(duì)處理器的效率的信息。該轉(zhuǎn)化因數(shù)被配置到DFLL中，因此DFLL將在接收來(lái)自處理器的請(qǐng)求時(shí)鐘頻率的基礎(chǔ)上利用轉(zhuǎn)化因數(shù)將所請(qǐng)求的時(shí)鐘頻率轉(zhuǎn)化為所請(qǐng)求的電壓。該轉(zhuǎn)化使用DFLL中的硬件執(zhí)行。所請(qǐng)求的電壓指示通過(guò)DFLL提供給電源。該電源配置為使用所請(qǐng)求的電壓指示來(lái)調(diào)節(jié)供應(yīng)給DFLL的電壓。
[0023]APM可以具有用于比剩余部分更快地處理部分周期性工作負(fù)載的重復(fù)頻率模式。重復(fù)模式的一個(gè)或多個(gè)分段可以適用于部分工作負(fù)載中的可變工作量。APM也可以被修改以改變存儲(chǔ)器頻率，控制DFLL等等。目標(biāo)為允許APM軟件動(dòng)態(tài)控制頻率。而單獨(dú)的軟件控制雖然有用，但在某些情況下不能足夠迅速地響應(yīng)。
[0024]本公開主要考慮了對(duì)這種類型的APM的修改，并且在本文中被稱為是響應(yīng)式APM情況。在響應(yīng)式APM情況中，諸如DFLL的時(shí)鐘發(fā)生器被控制為傳遞響應(yīng)頻率。作為與上述討論的APM的第一區(qū)別，客戶端軟件(即，響應(yīng)式APM)不請(qǐng)求每處理器(CPU)的頻率(MHz值)。作為替代，客戶端軟件接收在特定時(shí)間周期內(nèi)需要完成的指令數(shù)量的指示。在一個(gè)實(shí)施例中，該指示以每秒要完成的指令的平均數(shù)量的形式提供，諸如每秒百萬(wàn)條指令(MIPS)。在另一個(gè)實(shí)施例中，該指示以在特定時(shí)間周期內(nèi)要執(zhí)行的指令的總數(shù)量的形式、工作完成的形式提供。本文描述了軟件和硬件聯(lián)合工作以將頻率和其他參數(shù)適用于在具體時(shí)間周期內(nèi)執(zhí)行所請(qǐng)求數(shù)量的指令。這允許處理器適用于適應(yīng)其效率的改變，例如改變高速緩存誤碼(misrate)和延遲。頻繁采樣傳遞的結(jié)果(約為幾十毫秒)以確定處理器的效率以及預(yù)編程的硬件響應(yīng)性，允許時(shí)鐘頻率在此