一種基于aic信息準(zhǔn)則的信號(hào)源個(gè)數(shù)估計(jì)硬件電路及其實(shí)現(xiàn)方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明設(shè)及陣列信號(hào)處理領(lǐng)域，具體地說是一種基于AIC信息準(zhǔn)則的信號(hào)源個(gè)數(shù) 估計(jì)硬件電路及其實(shí)現(xiàn)方法。
【背景技術(shù)】
[0002] 陣列信號(hào)處理屬于現(xiàn)代信號(hào)處理的重要研究內(nèi)容，在移動(dòng)通信、電子對(duì)抗、參數(shù)估 計(jì)、信號(hào)識(shí)別等領(lǐng)域都有著廣泛的應(yīng)用前景。一般來講，陣列信號(hào)處理是將多個(gè)傳感器設(shè)置 在空間的不同位置來組成傳感器陣列，通過對(duì)接收機(jī)輸出的數(shù)據(jù)進(jìn)行處理，利用各個(gè)信號(hào) 在空間位置上的差異，提取信號(hào)源的特征信息。運(yùn)些特征信息包括：空間信號(hào)源的方向、數(shù) 目、頻率、相位、調(diào)制形式等。
[0003] 陣列信號(hào)處理中，估計(jì)信號(hào)源的個(gè)數(shù)是一個(gè)十分關(guān)鍵的問題。在實(shí)際應(yīng)用當(dāng)中，信 號(hào)源個(gè)數(shù)往往是一個(gè)未知數(shù)，大部分算法設(shè)計(jì)都需要知道入射信號(hào)源的個(gè)數(shù)，然后才能得 到其他關(guān)于入射信號(hào)的信息，例如入射信號(hào)的方向等。很多學(xué)者提出了在信號(hào)源數(shù)目估計(jì) 方面較為有效的方法，包括信息論方法、平滑秩法、矩陣分解法、蓋氏圓方法W及正則相關(guān) 等方法。
[0004] 信息論的方法是WaxΜ和KailathT提出的，信息論的方法都有一個(gè)統(tǒng)一的表達(dá) 形式
[0005] J(k) =L(k)+p〇〇 (1)
[000引式（1)中，L似是對(duì)數(shù)似然函數(shù)，p(k)是罰函數(shù)。通過對(duì)L(k)和p(k)的不同選 擇就可W得到不同的準(zhǔn)則。其中邸C信息論準(zhǔn)則可W用式（2)表達(dá)，
[0007] EDC (η) = L (M-n) In八（η) +n (2M-n) "L)似
[000引式似中，η為待估計(jì)的信號(hào)源數(shù)（自由度），L為采集信號(hào)的快拍數(shù)，Λ(η)為似 然函數(shù)，Μ為陣元數(shù)目，并有：
[0009]
[0010] 在式似中選擇C(L)為1，就可W得到AIC準(zhǔn)則，即
[0011] AlC(n)=化(Μ-η)ΙηΛ(n)+化（2M-n) (4)
[0012] 由于在設(shè)計(jì)ASIC或者基于FPGA設(shè)計(jì)硬件電路時(shí)，沒有對(duì)數(shù)運(yùn)算單元，導(dǎo)致式（4) 中的對(duì)數(shù)運(yùn)算部分InΛ(η)無法在FPGA和ASIC中求解，使得基于AIC準(zhǔn)則的信號(hào)源估計(jì) 的理論方法無法直接完整地在FPGA或ASIC等硬件電路中實(shí)現(xiàn)；式（3)中Λ(η)的計(jì)算過 程很復(fù)雜，包括乘方運(yùn)算和除法運(yùn)算，在FPGA或者ASIC等硬件電路中實(shí)現(xiàn)乘方運(yùn)算和除法 運(yùn)算，電路設(shè)計(jì)的難度較大，資源消耗較多，并且運(yùn)算時(shí)間較長；如果直接根據(jù)式（4)分別 通過Μ次計(jì)算得到Μ個(gè)輸出AICi，AIC2,…，AIC,，…，AICm，而不考慮Μ次計(jì)算過程中數(shù)據(jù)的 相關(guān)性，會(huì)帶來大量重復(fù)的計(jì)算，浪費(fèi)了運(yùn)算時(shí)間。

【發(fā)明內(nèi)容】

[0013] 本發(fā)明為了避免上述技術(shù)的不足之處，提出了一種基于AIC信息準(zhǔn)則的信號(hào)源個(gè) 數(shù)估計(jì)硬件電路及其實(shí)現(xiàn)方法，W期降低硬件實(shí)現(xiàn)的復(fù)雜度，加快運(yùn)算速度，從而在硬件電 路中高效地實(shí)現(xiàn)信號(hào)源個(gè)數(shù)估計(jì)。
[0014] 本發(fā)明為解決技術(shù)問題采用如下技術(shù)方案：
[0015] 本發(fā)明一種基于AIC信息準(zhǔn)則的信號(hào)源個(gè)數(shù)估計(jì)硬件電路的特點(diǎn)是包括：協(xié)方差 矩陣的特征值累加和的對(duì)數(shù)運(yùn)算模塊、協(xié)方差矩陣的特征值乘積的對(duì)數(shù)運(yùn)算模塊、AIC函數(shù) 值計(jì)算模塊W及AIC函數(shù)值最小值點(diǎn)求解模塊；所述協(xié)方差矩陣的特征值累加和的對(duì)數(shù)運(yùn) 算模塊W及協(xié)方差矩陣的特征值乘積的對(duì)數(shù)運(yùn)算模塊中分別包含對(duì)數(shù)運(yùn)算模塊；
[0016] 所述協(xié)方差矩陣的特征值累加和的對(duì)數(shù)運(yùn)算模塊W及所述協(xié)方差矩陣的特征值 乘積的對(duì)數(shù)運(yùn)算模塊分別依次讀入源操作數(shù)λι，λ,，…，λ,，…，λΜ并進(jìn)行運(yùn)算，分別獲 得Μ個(gè)運(yùn)算結(jié)果ln_sumi,ln_sum2,…，ln_sumj,…，1]1_8111%^及l(fā)n_acc1,ln_acc2,…，1η_ accj,…，ln_accM并輸出給所述AIC函數(shù)值計(jì)算模塊；
[0017]所述AIC函數(shù)值計(jì)算模塊依次讀入2M個(gè)運(yùn)算結(jié)果ln_sum2,…，ln_sumj,…，ln_ sm%ln_acci,ln_acc2,…，ln_accj,…，ln_accMW及采樣頻率K，常數(shù)ω和陣元數(shù)目Μ并進(jìn) 行運(yùn)算，獲得Μ個(gè)運(yùn)算結(jié)果AICi，AIC2,…，AlCj，…，AIQi再輸出給所述AIC函數(shù)值最小值點(diǎn) 求解模塊；
[001引所述AIC函數(shù)值最小值點(diǎn)求解模塊讀入所述Μ個(gè)運(yùn)算結(jié)果AICi，AIC2,…，AlCj，…，AICm并進(jìn)行運(yùn)算，從而獲得信號(hào)源個(gè)數(shù)的估計(jì)值source_num。
[0019] 本發(fā)明一種基于AIC信息準(zhǔn)則的信號(hào)源個(gè)數(shù)估計(jì)硬件電路的實(shí)現(xiàn)方法的特點(diǎn)是 按如下步驟進(jìn)行：
[0020]步驟1、根據(jù)式（1)，利用2個(gè)加法器、1個(gè)減法器、3個(gè)乘法器、2個(gè)除法器、1個(gè)比 較器、1個(gè)選擇器和4個(gè)寄存器設(shè)計(jì)對(duì)數(shù)運(yùn)算模塊LN_PE;將源操作數(shù)a讀入對(duì)所述數(shù)運(yùn)算 模塊LN_PE中進(jìn)行求對(duì)數(shù)運(yùn)算，從而獲得運(yùn)算結(jié)果Ina作為所述對(duì)數(shù)運(yùn)算模塊LN_PE的輸 出值；
[0021]
[002引 式（1)中，i= 1，2, 3···η巧 > 0 ;
[0023]步驟2、根據(jù)式似，利用所述對(duì)數(shù)運(yùn)算模塊LN_PE、1個(gè)加法器、2個(gè)選擇器、(Μ+1) 個(gè)寄存器設(shè)計(jì)協(xié)方差矩陣的特征值累加和的對(duì)數(shù)運(yùn)算模塊；將源操作數(shù)λ1，λ2,…，λ,，… ，入Μ依次讀入所述協(xié)方差矩陣的特征值累加和的對(duì)數(shù)運(yùn)算模塊，從而依次得出Μ個(gè)運(yùn)算結(jié) 果ln_sumi,ln_sum2,…，ln_sumj,…，ln_sumM:
[0024]
[002引式似中，λ1，λ2,…，λ,，…，λΜ表示協(xié)方差矩陣的Μ個(gè)按照從大到小順序排列 的特征值，λ,表示第j個(gè)特征值；ln_sum,表示第j個(gè)特征值λ,所對(duì)應(yīng)的累加和對(duì)數(shù)運(yùn)算 結(jié)果；Μ表示陣元數(shù)目；j= 1，2, 3…Μ;
[0026] 步驟3、根據(jù)式（3)，利用1個(gè)加法器、2個(gè)選擇器、所述對(duì)數(shù)運(yùn)算模塊LN_PE和 (M+1)個(gè)寄存器設(shè)計(jì)協(xié)方差矩陣的特征值的乘積的對(duì)數(shù)運(yùn)算模塊；將源操作數(shù)λ1，λ2,… ，λ，，…，λΜ依次讀入所述設(shè)計(jì)協(xié)方差矩陣的特征值乘積的對(duì)數(shù)運(yùn)算模塊，依次得出Μ個(gè)運(yùn) 算結(jié)果ln_acci,ln_acc2,…，ln_acCj,…，ln_accM:
[0027]
[0028] 式（3)中，ln_accj表示第j個(gè)特征值λj所對(duì)應(yīng)的乘積對(duì)數(shù)運(yùn)算結(jié)果；
[0029]步驟4、根據(jù)式（4)，利用7個(gè)乘法器和3個(gè)減法器設(shè)計(jì)AIC函數(shù)值的運(yùn)算模塊；將 源操作數(shù)
[0030] K, ln_sumi, ln_sum2, ···，ln_sumj, ···，ln_sumM，ln_acci, ln_acc2, ···，ln_acc j, ··· ，ln_accM，ω依次讀入所述AIC函數(shù)值的運(yùn)算模塊，依次得到M個(gè)輸出結(jié)果AICi，AIC2,… ,AlCj,…，AICm:
[0031]
[0032] 式（4)中，K表示采樣頻率，ω表示常數(shù)，并有
[0033] 步驟5、根據(jù)式巧），利用2個(gè)比較器、1個(gè)計(jì)數(shù)器、1個(gè)選擇器、1個(gè)減法器和3個(gè)寄 存器設(shè)計(jì)AIC函數(shù)值的最小值點(diǎn)求解模塊；將源操作數(shù)AICi，AIC2,…，AlCj，…，AICm依次讀 入所述AIC函數(shù)值的最小值點(diǎn)求解模塊，得到AIC函數(shù)值的最小值點(diǎn)min_index和信號(hào)源 個(gè)數(shù)的估計(jì)值sourcejium:
[0036]
[0037] 與現(xiàn)有技術(shù)相比，本發(fā)明有益效果體現(xiàn)在：
[003引 1、本發(fā)明根據(jù)AIC準(zhǔn)則，創(chuàng)造性地提出了一種信號(hào)源個(gè)數(shù)估計(jì)硬件電路及其實(shí)現(xiàn) 方法，對(duì)陣元數(shù)目，采集信號(hào)的快拍數(shù)，入射信號(hào)的參數(shù)（信噪比、頻率、信號(hào)強(qiáng)度等）沒有 限制，硬件電路可W適用于不同的工作條件下，體現(xiàn)了設(shè)計(jì)的通用性和靈活性；本發(fā)明通過 級(jí)數(shù)展開的方法，通過運(yùn)算得出滿足運(yùn)算精度要求的對(duì)數(shù)運(yùn)算結(jié)果，使得AIC準(zhǔn)則可W成 功地運(yùn)用到硬件電路中，實(shí)現(xiàn)來了信號(hào)源個(gè)數(shù)估計(jì)；本發(fā)明可采用不同的數(shù)據(jù)格式，硬件電 路中的各類運(yùn)算器，包括乘法器、加法器、減法器均可W根據(jù)輸入數(shù)據(jù)的格式，選擇合適的 IP核或者進(jìn)行自定義設(shè)計(jì)。
[0039] 2、本發(fā)明根據(jù)對(duì)數(shù)運(yùn)算規(guī)律，從設(shè)計(jì)高效硬件電路的角度出發(fā)，將計(jì)算AIC函數(shù) 值的理論公式進(jìn)行了等價(jià)變形，主要是將ΙηΛ(η)的運(yùn)算中乘方運(yùn)算和除法運(yùn)算轉(zhuǎn)化為乘 積運(yùn)算和減法運(yùn)算，最大程度地降低了設(shè)計(jì)難度，減少了資源消耗并且提高了運(yùn)算速度。
[0040] 3、本發(fā)明中對(duì)數(shù)運(yùn)算模塊LN_PE，源操作數(shù)a的取值范圍是a> 0,適用范圍很廣， 通用性較強(qiáng)，可W通過設(shè)計(jì)或者使用不同精度的運(yùn)算器來滿足精度要求，靈活性較強(qiáng)，對(duì)數(shù) 運(yùn)算模塊不僅可W用于信號(hào)源估計(jì)，而且也能用來進(jìn)行普通對(duì)數(shù)運(yùn)算。
[0041] 4、本發(fā)明中協(xié)方差矩陣的特征值累加和的對(duì)數(shù)運(yùn)算模塊中加法器Add_l的運(yùn)算 結(jié)果保存在寄存器regl中，并且運(yùn)算結(jié)果可W通過反饋?zhàn)鳛榧臃ㄆ鰽dd_l的輸入，運(yùn)種設(shè) 計(jì)方法利用了累加運(yùn)算的中間結(jié)果，避免了重復(fù)的運(yùn)算。
[0042] 5、本發(fā)明中協(xié)方差矩陣的特征值乘積的對(duì)數(shù)運(yùn)算模塊中加法器Add_l的運(yùn)算結(jié) 果保存在寄存器regl中，并且運(yùn)算結(jié)果可W通過反饋?zhàn)鳛榧臃ㄆ鰽dd_l的輸入，運(yùn)種設(shè)計(jì) 方法利用了累加運(yùn)算的中間結(jié)果，避免了重復(fù)的運(yùn)算。
[0043] 6、本發(fā)明中協(xié)方差矩陣的特征值累加和的對(duì)數(shù)運(yùn)算模塊和協(xié)方差矩陣的特征值 乘積的對(duì)數(shù)運(yùn)算模塊是相互獨(dú)立的，二者可W實(shí)現(xiàn)并行計(jì)算，從而縮短了實(shí)現(xiàn)信號(hào)源個(gè)數(shù) 估計(jì)所需要的總時(shí)間。
【附圖說明】、
[0044] 圖1為本發(fā)明基于AIC信息準(zhǔn)則的信號(hào)源個(gè)數(shù)估計(jì)的硬件電路的結(jié)構(gòu)示意圖；
[0045] 圖2為本發(fā)明對(duì)數(shù)運(yùn)算模塊的硬件電路結(jié)構(gòu)示意圖；
[0046] 圖3為本發(fā)明協(xié)方差矩陣特征值的累加和的對(duì)數(shù)運(yùn)算模塊的硬件電路結(jié)構(gòu)示意 圖；
[0047] 圖4為本發(fā)明協(xié)方差矩陣特征值的乘積的對(duì)數(shù)運(yùn)算模塊的硬件電路結(jié)構(gòu)示意圖；
[0048] 圖5為本發(fā)明AIC函數(shù)值運(yùn)算模塊的硬件電路結(jié)構(gòu)示意圖；
[0049] 圖6為本發(fā)明AIC函數(shù)值最小值點(diǎn)求解模塊的硬件電路結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0050] 本實(shí)施例中，如圖1所示，一種基于AIC信息準(zhǔn)則的信號(hào)源個(gè)數(shù)估計(jì)硬件電路包 括：協(xié)方差矩陣的特征值累加和的對(duì)數(shù)運(yùn)算模塊、協(xié)方差矩陣