一種用微處理器實(shí)現(xiàn)串行通信協(xié)議的方法及裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及計(jì)算機(jī)體系結(jié)構(gòu)和串行通信領(lǐng)域，具體是一種用微處理器來實(shí)現(xiàn)串行通信協(xié)議的方法及裝置。
【背景技術(shù)】
[0002]串行通信是主設(shè)備和外部設(shè)備進(jìn)行數(shù)據(jù)通信的重要方式，與并行通信相比，串行通信可以使用更少的數(shù)據(jù)線和控制線來實(shí)現(xiàn)數(shù)據(jù)的通信。隨著芯片設(shè)計(jì)的不斷發(fā)展，芯片的應(yīng)用也越來越廣泛，這就使得串行通信的接口越來越重要。比如在汽車的音響控制中，可能需要兩組IIC接口，一組SPI接口和兩組UART接口 ；而在整個汽車的車身控制上可能需要三組SPI接口，和兩組UART接口等等；由于應(yīng)用場景不同，需要的外圍接口數(shù)量也不一樣。在以往的設(shè)計(jì)中，針對這些不同的外圍接口往往需要重新設(shè)計(jì)硬件，這就意味著需要重新進(jìn)行驗(yàn)證，這就大大的增加了開發(fā)的時間，增加了設(shè)計(jì)成本。

【發(fā)明內(nèi)容】

[0003]有鑒于此，為了解決上述問題，提高開發(fā)設(shè)計(jì)速度，滿足當(dāng)前消費(fèi)市場對芯片設(shè)計(jì)速度不斷加快的要求，本專利提出了一種可以很好的復(fù)用原有硬件設(shè)計(jì)的芯片設(shè)計(jì)方案，使用本專利所描述的設(shè)計(jì)方案，可使原有的硬件設(shè)計(jì)適用于不同的應(yīng)用場合，可以使硬件開發(fā)人員大大的減少硬件開發(fā)和驗(yàn)證時間，只需維護(hù)軟件的設(shè)計(jì)，極大的加快了開發(fā)設(shè)計(jì)的速度。
[0004]為達(dá)到上述目的，本發(fā)明創(chuàng)造的技術(shù)方案是這樣實(shí)現(xiàn)的:一種用微處理器實(shí)現(xiàn)串行通信協(xié)議的方法，其特征在于，包括如下步驟:
[0005]步驟一:通過軟件編程來編寫實(shí)現(xiàn)各個串行通信協(xié)議的代碼，將代碼下載到可編程的外部存儲設(shè)備中；
[0006]步驟二:使用一組通用處理器，各通用處理器根據(jù)自己所對應(yīng)的串行設(shè)備的串行通信接口，從可編程的外部存儲設(shè)備中讀取對應(yīng)的串行通信協(xié)議的代碼；
[0007]步驟三:通過通用處理器的與外部交互的PAD管腳來獲取外部所對應(yīng)的串行通信接口的電平的高、低狀態(tài)，并將其轉(zhuǎn)變?yōu)橥ㄓ锰幚砥骺梢宰R別的信號，從而實(shí)現(xiàn)和串行設(shè)備的通信。
[0008]進(jìn)一步的，步驟一所述實(shí)現(xiàn)串行通信協(xié)議的代碼主要是實(shí)現(xiàn)串行通信協(xié)議的時序。
[0009]更進(jìn)一步的，步驟一所述代碼中包含將串行設(shè)備配置為主設(shè)備或者從設(shè)備的選項(xiàng)，以及速率控制、中斷產(chǎn)生的選項(xiàng)。
[0010]進(jìn)一步的，步驟一所述可編程的外部存儲設(shè)備采用的是flash閃存技術(shù)。
[0011]進(jìn)一步的，步驟二所述通用處理器為小型的通用處理器，基本架構(gòu)為IK門或以上，基本頻率為50M或以上。
[0012]本發(fā)明的另一方面，一種用微處理器實(shí)現(xiàn)串行通信協(xié)議的裝置，其特征在于:包括一組通用處理器，通過編程來實(shí)現(xiàn)不同的硬件功能；可編程的外部存儲設(shè)備，通過編程工具來進(jìn)行編程，并且掉電后不丟失數(shù)據(jù)；編程工具，編寫實(shí)現(xiàn)各個串行通信協(xié)議的代碼；與外部交互的PAD管腳，采集外部電平的高、低狀態(tài)，并轉(zhuǎn)換為通用處理器可以識別的信息。
[0013]進(jìn)一步的，可編程的外部存儲設(shè)備為flash設(shè)備。
[0014]更進(jìn)一步的，所述編程工具為閃存編程器。
[0015]進(jìn)一步的，所述通用處理器為小型的通用處理器，基本架構(gòu)為IK門或以上，基本頻率為50M或以上。
[0016]相對于現(xiàn)有技術(shù)，本發(fā)明所述的方法的有益效果為:
[0017]1.小型的通用處理器，體積小，速度快；
[0018]2.可以實(shí)現(xiàn)諸如IIC，UART以及SPI等協(xié)議的使用編程語言描述的代碼，在芯片開發(fā)初期只需進(jìn)行一次開發(fā)，在以后的開發(fā)設(shè)計(jì)時只需進(jìn)行簡單的維護(hù)即可；
[0019]3.可編程的外部存儲設(shè)備，可以有編程工具來進(jìn)行編程，并且掉電后不丟失數(shù)據(jù)，比如 nor-flash 等；
[0020]4.通過外部的PAD管腳，可以方便的采集外部電平的高、低狀態(tài)，并即時轉(zhuǎn)換為通用處理器可以識別的信息；
[0021]5.在不改變原來硬件設(shè)計(jì)的條件下隨意配置外圍接口數(shù)量的比例，從而使硬件開發(fā)人員大大的減少硬件開發(fā)和驗(yàn)證時間，極大的加快了開發(fā)設(shè)計(jì)的速度。
【附圖說明】
[0022]構(gòu)成本發(fā)明的一部分的附圖用來提供對本發(fā)明創(chuàng)造的進(jìn)一步理解，本發(fā)明創(chuàng)造的示意性實(shí)施例及其說明用于解釋本發(fā)明創(chuàng)造，并不構(gòu)成對本發(fā)明創(chuàng)造的不當(dāng)限定。在附圖中:
[0023]圖1是本發(fā)明的結(jié)構(gòu)示意圖。
[0024]圖2是本發(fā)明的步驟示意圖。
【具體實(shí)施方式】
[0025]需要說明的是，在不沖突的情況下，本發(fā)明的實(shí)施例及實(shí)施例中的特征可以相互組合。
[0026]下面將參考附圖并結(jié)合實(shí)施例來詳細(xì)說明本發(fā)明。
[0027]如圖1所示，本發(fā)明采用了以下技術(shù)方案:使用一組小型的通用處理器，可以編程的外部存儲設(shè)備，以及和外部交互的PAD管腳，來實(shí)現(xiàn)IIC，UART以及SPI等低速串行通信協(xié)議，其具體包括:
[0028]一組小型的通用處理器，其可以通過編程來實(shí)現(xiàn)不同的硬件功能，其特點(diǎn)在于:體積小，速度快，比如天津國芯科技有限公司的CO芯片，其最基本的架構(gòu)只需要IK門左右，其基本頻率能到50M以上；
[0029]—套可以實(shí)現(xiàn)諸如IIC，UART以及SPI等協(xié)議的使用編程語言描述的代碼，這套代碼在芯片開發(fā)初期只需進(jìn)行一次開發(fā)，在以后的開發(fā)設(shè)計(jì)時只需進(jìn)行簡單的維護(hù)即可；
[0030]可以編程的外部存儲設(shè)備，其特點(diǎn)為:可以有編程工具來進(jìn)行編程，并且掉電后部丟失數(shù)據(jù)，比如nor-flash等；
[0031]外部的PAD管腳，其特點(diǎn)在于:可以采集外部電平的高、低狀態(tài)，并可以轉(zhuǎn)換為通用處理器可以識別的信息；
[0032]這樣可以在不改變原來硬件設(shè)計(jì)的條件下隨意配置外圍接口數(shù)量的比例，從而使硬件開發(fā)人員大大的減少硬件開發(fā)和驗(yàn)證時間，極大的加快了開發(fā)設(shè)計(jì)的速度。
[0033]結(jié)合圖2所示，本實(shí)施例具體的步驟如下:
[0034](I)通過軟件編程的手段實(shí)現(xiàn)IIC，UART以及SPI等協(xié)議的時序，將程序下載到flash 中；
[0035](2)使用小型處理器讀取flash中的數(shù)據(jù)；
[0036](3)通過和外部管腳PAD的配合來實(shí)現(xiàn)可以和串行設(shè)備(IIC，UART以及SPI等設(shè)備)通信的功能。
[0037]當(dāng)此方法用來實(shí)現(xiàn)IIC設(shè)備功能時:
[0038]1.通過軟件編程的手段來編寫一段可以實(shí)現(xiàn)IIC串行通信協(xié)議的代碼。此代碼中包含可以將IIC配置為主設(shè)備或者從設(shè)備的選項(xiàng)；以及一些速率控制，中斷產(chǎn)生的選項(xiàng)；
[0039]2.通過編程裝置將步驟I中得到的可執(zhí)行的代碼下載到外部的可編程的存儲設(shè)備中；
[0040]3.通過PAD裝置來獲取外部電平的高、低狀態(tài)，并將其轉(zhuǎn)變?yōu)橥ㄓ锰幚砥骺梢宰R別的信號；
[0041]4.當(dāng)用此方法進(jìn)行一次IIC協(xié)議的主設(shè)備寫傳輸時:
[0042]a)首先，處理器從外部的存儲設(shè)備中讀取已經(jīng)下載好的代碼。
[0043]b)然后，依據(jù)代碼處理器會首先判斷來自外部的電平是否全部為高電平，如果為低電平，則處理器會發(fā)出中斷請求，說明檢測到的電平異常；如果為高電平，則處理器根據(jù)從外部存儲設(shè)備中讀取的配置信息，經(jīng)過配置好的時間之后，拉低IIC的數(shù)據(jù)線SDA來表明此次傳輸?shù)拈_始。
[0044]c)然后，處理器根據(jù)用戶所需要傳輸?shù)牡刂穪硪来卫?、置高?shù)據(jù)總線和時鐘總線直至所有的8比特地址傳輸完成。
[0045]d)然后，處理器會通過PAD裝置來檢測外部傳回來的電平，以判斷是否接受