一種多核處理器系統(tǒng)中混合內(nèi)存進(jìn)行數(shù)據(jù)的遷移方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及混合內(nèi)存領(lǐng)域，尤其涉及一種多核處理器系統(tǒng)中混合內(nèi)存進(jìn)行數(shù)據(jù)的 迀移方法。
【背景技術(shù)】
[0002] 隨著特征尺寸越來(lái)越小，動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM)芯片對(duì)功耗的要求越來(lái)越高，由 于DRAM存儲(chǔ)電容漏電因此每隔一段時(shí)間就必須刷新一次，隨著DRAM容量越來(lái)越大，刷新功 耗也越來(lái)越大。特別是針對(duì)擁有大容量?jī)?nèi)存的服務(wù)器來(lái)說，內(nèi)存功耗在系統(tǒng)功耗中所占的 比例也越來(lái)越高。如何降低內(nèi)存功耗目前也是業(yè)界亟需解決的問題。一種解決辦法是通過 有效存儲(chǔ)空間部分陣列自刷新（PASR)的辦法，將自刷新操作限制在內(nèi)存的某一需要保存 的區(qū)域，從而避免了無(wú)數(shù)據(jù)存儲(chǔ)的區(qū)域不必要的刷新操作。如圖1所示，DRAM內(nèi)存內(nèi)有四 個(gè)區(qū)塊（bank)，分別為區(qū)塊0、區(qū)塊1、區(qū)塊2和區(qū)塊3,每個(gè)區(qū)塊都能夠獨(dú)立控制刷新，當(dāng)某 個(gè)時(shí)刻僅有區(qū)塊〇中存儲(chǔ)數(shù)據(jù)時(shí)，那么對(duì)區(qū)塊1至3來(lái)說，就無(wú)需刷新，避免了無(wú)數(shù)據(jù)存儲(chǔ) 區(qū)域不必要的刷新。雖然能夠降低功耗，但是由于內(nèi)存是易失性存儲(chǔ)器，掉電后需重新從外 部存儲(chǔ)設(shè)備中讀取數(shù)據(jù)，系統(tǒng)喚醒時(shí)間太長(zhǎng)。隨著新型存儲(chǔ)器技術(shù)的不斷成熟，一種混合內(nèi) 存結(jié)構(gòu)被提出以解決系統(tǒng)喚醒時(shí)間長(zhǎng)和內(nèi)存功耗高等問題。如附圖2所示，混合內(nèi)存由動(dòng) 態(tài)隨機(jī)存取存儲(chǔ)器（DRAM)和新型存儲(chǔ)器（NCM)組成。在高負(fù)載時(shí)，系統(tǒng)將數(shù)據(jù)存儲(chǔ)在DRAM 中；在低負(fù)載時(shí)，將數(shù)據(jù)迀移至NCM中，這是因?yàn)榈拓?fù)載時(shí)混合內(nèi)存的IO吞吐量下降，NCM 能夠滿足系統(tǒng)的數(shù)據(jù)請(qǐng)求速率且不影響其性能。此時(shí)DRAM就無(wú)需刷新，而新型存儲(chǔ)器是非 易失性的，因而可以大大降低混合內(nèi)存的功耗。
[0003] 在多核處理器系統(tǒng)中，若同樣采用上述迀移機(jī)制，會(huì)遇到以下問題。首先，若多個(gè) 處理器核均不是處在高負(fù)載情況下，但某一個(gè)處理器核訪問內(nèi)存后，另一個(gè)處理器核緊接 著又訪問內(nèi)存，過一段時(shí)間后另一個(gè)核又繼續(xù)訪問，對(duì)內(nèi)存來(lái)說其一直處于繁忙狀態(tài)，但是 對(duì)每個(gè)處理器核來(lái)說都只是在某一段時(shí)間內(nèi)訪問內(nèi)存，采用傳統(tǒng)的數(shù)據(jù)迀移機(jī)制數(shù)據(jù)就不 能由DRAM迀移至NCM中，因而浪費(fèi)了功耗。其次，當(dāng)某個(gè)處理器核在某段時(shí)間內(nèi)僅與片上的 高速緩存進(jìn)行大量數(shù)據(jù)交互而短暫的沒有對(duì)混合內(nèi)存進(jìn)行存取時(shí)，內(nèi)存系統(tǒng)可能會(huì)錯(cuò)誤的 認(rèn)為該處理器核處于空閑狀態(tài)，而將DRAM中的數(shù)據(jù)迀移至NCM中，若某個(gè)時(shí)刻該處理器所 需數(shù)據(jù)不在片上緩存，那么該處理器核又重新頻繁的訪問DRAM，此時(shí)數(shù)據(jù)必須重新從NCM 中迀移至DRAM中才能保證數(shù)據(jù)存取速率的要求。這種情況不僅不會(huì)節(jié)省功耗，相反會(huì)額外 產(chǎn)生大量數(shù)據(jù)迀移的功耗，并且數(shù)據(jù)迀移會(huì)延遲數(shù)據(jù)訪問，又會(huì)造成系統(tǒng)性能的下降。

【發(fā)明內(nèi)容】

[0004] 鑒于上述問題，本申請(qǐng)記載了一種多核處理器系統(tǒng)中混合內(nèi)存進(jìn)行數(shù)據(jù)迀移的 方法，每個(gè)處理器核都有獨(dú)立的工作電壓和工作頻率，當(dāng)任一處理器核P x的工作電壓為
時(shí)，將所述數(shù)據(jù)從動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器迀移至新 型存儲(chǔ)器中；
[0005] 其中，所述多核處理器系統(tǒng)共有η個(gè)處理器核，n>0, Px表示第X個(gè)處理器核，0 < X彡n，Vwcffk代表所述處理器核P x的工作電壓，V _代表所述多核處理器系統(tǒng)的最高工作 電壓，P為大于1的實(shí)數(shù)；FWOTk代表所述處理器核Px的工作頻率，F(xiàn) niax代表所述多核處理器 系統(tǒng)的最高工作頻率，q為大于1的實(shí)數(shù)。
[0006] 較佳的，當(dāng)所述處理器核Px所需處理的數(shù)據(jù)位于所述新型存儲(chǔ)器中，且所述處理 器核Px的工作電壓范圍為
和/或工作頻率范圍為
將所述數(shù)據(jù)迀移至所述動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器中。
[0007] 較佳的，當(dāng)所述數(shù)據(jù)位于所述新型存儲(chǔ)器中且關(guān)閉所述處理器核匕時(shí)，保持所述 數(shù)據(jù)位于所述新型存儲(chǔ)器中。
[0008] 較佳的，當(dāng)所述處理器核Px的工作電壓V wcJf升至·
和/或工作頻率Fwciri^
,保持所述數(shù)據(jù)位于所述動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器中。
[0009] 較佳的，所述混合內(nèi)存包括易失性的所述動(dòng)態(tài)隨機(jī)存儲(chǔ)器和非易失性的所述新型 存儲(chǔ)器。
[0010] 上述技術(shù)方案具有如下優(yōu)點(diǎn)或有益效果：本發(fā)明針對(duì)采用DVFS技術(shù)的多核處理 器系統(tǒng)中混合內(nèi)存上的數(shù)據(jù)迀移方法，通過不同處理器核的動(dòng)態(tài)電壓和頻率調(diào)整，從而決 定數(shù)據(jù)在混合內(nèi)存中的DRAM區(qū)和NCM區(qū)之間進(jìn)行迀移，不僅能夠有效的降低內(nèi)存的功耗， 而且不影響系統(tǒng)的整體性能。
【附圖說明】
[0011] 參考所附附圖，以更加充分的描述本發(fā)明的實(shí)施例。然而，所附附圖僅用于說明和 闡述，并不構(gòu)成對(duì)本發(fā)明范圍的限制。
[0012] 圖1為現(xiàn)有技術(shù)中DRAM內(nèi)存的區(qū)域劃分方式；
[0013] 圖2為現(xiàn)有技術(shù)中混合內(nèi)存的結(jié)構(gòu)示意圖；
[0014] 圖3為多核處理器芯片與混合內(nèi)存的結(jié)構(gòu)示意圖；
[0015] 圖4為本發(fā)明一種多核處理器系統(tǒng)中混合內(nèi)存進(jìn)行數(shù)據(jù)的迀移方法的流程圖；
[0016] 圖5A為本發(fā)明中利用一種多核處理器系統(tǒng)中混合內(nèi)存進(jìn)行數(shù)據(jù)的迀移方法時(shí)多 核處理器系統(tǒng)的使用狀態(tài)圖一；
[0017] 圖5B為本發(fā)明中利用一種多核處理器系統(tǒng)中混合內(nèi)存進(jìn)行數(shù)據(jù)的迀移方法時(shí)多 核處理器系統(tǒng)的使用狀態(tài)圖二；
[0018] 圖5C為本發(fā)明中利用一種多核處理器系統(tǒng)中混合內(nèi)存進(jìn)行數(shù)據(jù)的迀移方法時(shí)多 核處理器系統(tǒng)的使用狀態(tài)圖三；
[0019] 圖f5D為本發(fā)明中利用一種多核處理器系統(tǒng)中混合內(nèi)存進(jìn)行數(shù)據(jù)的迀移方法時(shí)多 核處理器系統(tǒng)的使用狀態(tài)圖四。
【具體實(shí)施方式】
[0020] 下面結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明一種多核處理器系統(tǒng)中混合內(nèi)存進(jìn)行數(shù)據(jù) 的迀移方法進(jìn)行詳細(xì)說明。
[0021] 動(dòng)態(tài)電壓頻率調(diào)整（Dynamic Voltage Frequency Scaling，DVFS)是一種芯片節(jié) 能技術(shù)，即根據(jù)芯片所運(yùn)行的應(yīng)用程序?qū)τ?jì)算能力的不同需要，動(dòng)態(tài)調(diào)節(jié)芯片的運(yùn)行頻率 和電壓，從而降低功耗。一般情況下，對(duì)同一塊芯片，頻率越高，需要的電壓也越高。降低頻 率可以降低功耗，但是單純的降低頻率并不能節(jié)省功耗，因?yàn)閷?duì)于一個(gè)給定的任務(wù)，F(xiàn)*t (頻 率與時(shí)間的乘積）是一個(gè)常量，只有在降低頻率的同時(shí)降低電壓，才能真正的的降低功耗。 目前很多芯片都支持DVFS，因?yàn)槟軌蚬?jié)省大量功耗，DVFS技術(shù)已經(jīng)得到了廣泛的應(yīng)用，特 別是在便攜式設(shè)備中。
[0022] 本發(fā)明針對(duì)采用DVFS技術(shù)的多核處理器系統(tǒng)提出一種混合內(nèi)存上的數(shù)據(jù)迀移方 法，假設(shè)系統(tǒng)中有η(η>1)個(gè)處理器核，分別為PyP 1,……，Pnl，如圖3所示，每個(gè)核都有獨(dú) 立的工作電壓和工作頻率。假設(shè)多核處理器的最高工作電壓為V niax，最高工作頻率為F_。 混合內(nèi)存由傳統(tǒng)的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（DRAM)和新型非易失性存儲(chǔ)器構(gòu)成。新型非易失 性存儲(chǔ)器可以是相變隨機(jī)存取存儲(chǔ)器（PCRAM)，磁隨機(jī)存取存儲(chǔ)器（MRAM)，鐵電隨機(jī)存取 存儲(chǔ)器（FeRAM)，可變電阻隨機(jī)存取存儲(chǔ)器（ReRAM)或閃存（Flash)等。本發(fā)明針對(duì)采用 DVFS技術(shù)的多核處理器系統(tǒng)中混合內(nèi)存上的數(shù)據(jù)迀移方法具體如下描述：
[0023] (1)當(dāng)處理器核Px (0彡X彡n-1)在工作電壓Vwcirk和工作頻率Fwcirk下工作時(shí)，其
處理器核Px所需處理的應(yīng)用數(shù)據(jù)應(yīng)當(dāng)存儲(chǔ)至
混合內(nèi)存中的DRAM區(qū)。這是因?yàn)榇藭r(shí)該處理器核在高速工作計(jì)算下對(duì)數(shù)據(jù)需求量大，因而 數(shù)據(jù)存放于DRAM中能獲得更高的IO數(shù)據(jù)傳輸速率，滿足該處理器核對(duì)所需數(shù)據(jù)的處理速 度要求。
[0024] (2)若一段時(shí)間后，處理器核匕的工作電壓小于 (P、q均為大于1的實(shí)數(shù)），