LU)622,以及其他這樣的執(zhí)行單元。
[0038] 可以把來自執(zhí)行單元的結(jié)果提供給退役邏輯，即重新排序緩沖器（R0B)640。更具 體地，R0B 640可以包括接收與所執(zhí)行的指令相關聯(lián)的信息的各種陣列和邏輯。然后，R0B 640檢查這種信息，以便判斷指令是否可以有效退役并把結(jié)果數(shù)據(jù)提交給處理器的架構(gòu)的 狀態(tài)，或者判斷是否發(fā)生了阻止了指令的適當退役的一個或多個異常。當然，R0B 640可以 處理與退役相關聯(lián)的其他操作。
[0039] 如圖6中所示出，R0B 640耦合到高速緩存650,在一種實施例中，高速緩存650可 以是低級高速緩存（例如，L1高速緩存），但本發(fā)明的范圍不限于此。而且，執(zhí)行單元620 可以直接耦合到高速緩存650?？梢园l(fā)生從高速緩存650與高級高速緩存、系統(tǒng)存儲器等等 的數(shù)據(jù)通信。盡管在圖6的實施例中用這種高級框圖示出，但應理解，本發(fā)明的范圍不限于 此。例如，盡管圖6的實現(xiàn)是針對諸如所謂的x86指令集架構(gòu)（ISA)之類的亂序機器，但本 發(fā)明的范圍不限于此。即是說，可以在順序處理器、諸如基于ARM的處理器之類的精簡指令 集計算（RISC)處理器或可以經(jīng)由仿真引擎和關聯(lián)邏輯電路仿真不同的ISA的指令和操作 的另一類型的ISA的處理器中實現(xiàn)其他實施例。
[0040] 可以在多種不同的系統(tǒng)類型中實現(xiàn)各實施例?，F(xiàn)在參見圖7,所示出的是根據(jù)本 發(fā)明的一種實施例的系統(tǒng)的框圖。如圖7中所示出，多處理器系統(tǒng)700是點對點互連系統(tǒng)， 且包括經(jīng)由點對點互連750耦合的第一處理器770和第二處理器780。如圖7中所示出， 處理器770和780中的每一個可以是多核處理器，包括第一和第二處理器核（即，處理器核 774a和774b以及處理器核784a和784b)，但處理器中也可能存在更多核。使用出現(xiàn)在處 理器內(nèi)的多個獨立的電壓調(diào)節(jié)器（為便于闡釋，在圖7的實施例中未示出），每一核可以以 獨立的電壓/頻率操作。例如，響應于所接收的把核784a置于空閑功率狀態(tài)例如C1或C3 的控制信號，專用于調(diào)節(jié)供給核784a的電壓的獨立電壓調(diào)節(jié)器可以提供保留電壓，該保留 電壓小于與所請求的空閑功率狀態(tài)相關聯(lián)的空閑狀態(tài)電壓，這可以減少由于泄漏效應引起 的功率損耗，同時保留存儲在核784a的一個或多個寄存器中的數(shù)據(jù)。注意，這種電壓減少 可以獨立于供應給其他核的電壓而發(fā)生，可以繼續(xù)給其他核供應用于給定活躍狀態(tài)的操作 電壓。通過調(diào)整供給多核處理器780的一個或多個其他核的各個電壓，可以重新分配通過 減少泄漏損耗節(jié)省的功率，這可以增加處理器780的總體效率。備選地，所節(jié)省的功率可以 導致多核處理器780的較低總體功耗。
[0041] 仍然參見圖7,第一處理器770還包括存儲器控制器中樞（MCH)772和點對點 (P-P)接口 776和778。類似地，第二處理器780包括MCH 782和P-P接口 786和788。如圖 7中所示出，MCH 772和782把各處理器耦合到各自的存儲器，即存儲器732和存儲器734， 這些存儲器可以是本地附連到相應處理器的系統(tǒng)存儲器（例如，DRAM)的各個部分。第一 處理器770和第二處理器780可以分別經(jīng)由P-P互連752和754耦合到芯片組790。如圖 7中所示出，芯片組790包括P-P接口 794和798。
[0042] 此外，芯片組790包括接口 792,用以通過P-P互連739把芯片組790與高性能圖 形引擎738耦合起來。另外，芯片組790可以包括接口 795,接口 795可以是與存儲719連 接的存儲控制器。芯片組790又可以經(jīng)由接口 796耦合到第一總線716。如圖7中所示出， 各種輸入/輸出（I/O)設備714以及總線橋718可以耦合到第一總線716,總線橋718把第 一總線716耦合到第二總線720。在一種實施例中，各種設備可以耦合到第二總線720,包 括例如鍵盤/鼠標722、通信設備726和數(shù)據(jù)存儲單元728,例如可以包括代碼730的盤驅(qū) 動器或其他大容量存儲設備。進一步，音頻I/O 724可以耦合到第二總線720。各實施例可 以合并到其他類型的系統(tǒng)中，包括諸如智能蜂窩式電話、平板計算機、上網(wǎng)本等等的移動設 備。
[0043] 現(xiàn)在參見圖8,所示出的是根據(jù)本發(fā)明的另一實施例的多域處理器的框圖。如圖 8的實施例中所示出的，處理器800包括多個域。具體地，核域810可以包括多個核810。-810 n，圖形域820可以包括一個或多個圖形引擎，且還可以存在系統(tǒng)代理域850。
[0044] 如進一步可見的，系統(tǒng)代理域850可以包括顯示控制器852,顯示控制器852可以 提供對關聯(lián)顯示器的控制和到關聯(lián)顯示器的接口。如進一步可見的，系統(tǒng)代理域850可以 包括功率控制單元858,功率控制單元858可以包括控制提供給每一核84(^-840』^電壓的 控制邏輯859。在一些實施例中，系統(tǒng)代理域850可以以不同于核域810的核81(^-81039 獨立頻率執(zhí)行，且可以在所有時刻保持上電以便處理功率控制事件和功率管理。
[0045] 每一核810Q-810^以以不同的電壓和不同的頻率操作。例如，可以把核810。置 于保留狀態(tài)，同時其他核活躍，例如C0狀態(tài)。供應給核81〇d^保留狀態(tài)電壓可以小于與把 核810。置于空閑狀態(tài)（例如C3)的請求相關聯(lián)的空閑狀態(tài)電壓。根據(jù)本發(fā)明的各實施例， 在所供應的電壓是保留狀態(tài)電壓的同時，可以把數(shù)據(jù)保留在核8%的寄存器中。根據(jù)本發(fā) 明的各實施例，通過把供給核8100的電壓減少到低于C3電壓電平所節(jié)省的功率可以導致 由于在核810。內(nèi)的泄漏引起的功率損耗的減少，并且可以把所節(jié)省的功率重新分配給核 的一個或多個。備選地，根據(jù)本發(fā)明的各實施例，所節(jié)省的功率可以減少核域 810的總體功率操作成本。
[0046] 通常，除了各種執(zhí)行單元和附加處理元件之外，每一核SlOfSK^?可以包括低級 高速緩存。各種核又可以相互耦合且耦合到共享高速緩沖存儲器，該共享高速緩沖存儲器 由多個末級高速緩存（LLC)840 Q-840n的單元形成。在各種實施例中，可以在核和圖形引擎 以及各種媒體處理電路當中共享LLC 840。如圖可見，環(huán)形互連830因而把各核耦合在一 起，并且提供在核、圖形域820和系統(tǒng)代理電路850之間的互連。在一種實施例中，互連830 可以是核域的一部分。然而，在其他實施例中，環(huán)形互連可以是其自己的域。
[0047] 如圖8還可見，處理器800還可以包括集成存儲器控制器（MC) 870,集成存儲器控 制器（頂〇870可以提供到諸如動態(tài)隨機存取存儲器（DRAM)之類的系統(tǒng)存儲器的接口?？?以存在多個接口 880Q-880n，以便允許在處理器和其他電路之間的互連。例如，在一種實施 例中，可以提供至少一個直接媒體接口（DMI)接口以及一個或多個外圍組件互連快速（PCI EXPRESS TM(PCIe?))接口。更進一步，為了提供在諸如附加處理器或其他電路之類的其他代 理之間的通信，也可提供遵循英特爾?快速通道互連（QPI)協(xié)議的一個或多個接口。盡管 在圖8的實施例中以這樣的高級框圖表示，但應理解，本發(fā)明的范圍不限于此。
[0048] 現(xiàn)在參見圖9,所示出的是根據(jù)本發(fā)明的另一實施例的處理器的框圖。圖9中，處 理器900可以是多核處理器。中央處理單元（CPU) 920可以包括多個域，包括核域925、圖形 域930和非核域935,核域925可以包括多個處理器核925Q-925 n(未示出），圖形域930可 以包括諸如一個或多個圖形核之類的一個或多個圖形處理單元（GPU)，非核域935可以包 括處理器的其他電路例如高速緩沖存儲器、存儲器控制器、其他固定功能單元、邏輯電路等 等。如進一步可見的，CPU 920還包括功率控制單元（PCU)940,在所示出的實施例中，功率 控制單元（PCU)940可以配備有執(zhí)行處理器的功率管理操作的各種電路、邏輯等等。注意， 在圖9中以高級框圖示出視圖，以便示出與根據(jù)本發(fā)明的一種實施例的功率控制相關的特 征，并且不旨在示出完全的處理器電路。另外，在邏輯上而非物理上示出一些電路的位置， 這是由于在一些實施例中P⑶940可以是非核域935的物理部分。
[0049] P⑶940可以包括功率控制邏輯948,功率控制邏輯948可以把供應給處理器核 92%的電壓減少到保留電壓，保留電壓少于與空閑狀態(tài)（例如C3)相關聯(lián)的空閑狀態(tài)電壓， 同時把其他處理器核中的至少之一維持在活躍狀態(tài)，例如C0。根據(jù)本發(fā)明的一種實施例， 通過給處理器核92%供應保留電壓，把所存儲的數(shù)據(jù)保留在處理器核925 ^中。通過把處理 器核92%的處理器電壓減少到小于與C3狀態(tài)相關聯(lián)的空閑狀態(tài)電壓的保留電壓而節(jié)省的 功率可以導致由于減少的功率損耗結(jié)果例如泄漏效