專利名稱:在單指令多數(shù)據(jù)流并行處理機(jī)陣列中模擬附加處理機(jī)的方法
本發(fā)明涉及一種在單指令多數(shù)據(jù)流并行處理機(jī)陣列中模擬附加處理機(jī)的方法。
在單指令多數(shù)據(jù)流計(jì)算機(jī)中，大量的處理機(jī)并行處理一項(xiàng)算題，在Connection Machine(注冊(cè)商標(biāo))計(jì)算機(jī)中，并行聯(lián)接著32000多個(gè)處理機(jī)/存儲(chǔ)器的單指令多數(shù)據(jù)流處理機(jī)陣列。雖然大量處理機(jī)/存儲(chǔ)器的出現(xiàn)代表著技術(shù)的高度進(jìn)展，但仍然需要具有更多處理機(jī)/存儲(chǔ)器的陣列。例如，在顯示時(shí)，如果能夠?yàn)轱@示中每一個(gè)象素的數(shù)據(jù)點(diǎn)提供一個(gè)處理機(jī)/存儲(chǔ)器，那就十分有益了。為了實(shí)現(xiàn)具有這種能力的1000×1000個(gè)象素的高分辨率顯示，就必須提供1，000，000個(gè)處理機(jī)/存儲(chǔ)器。在模擬視覺和其它涉及人工智能研究的裝置中，也需要類似的數(shù)量。其它方面的應(yīng)用，例如在“模擬由偏微分方程描述的系統(tǒng)的方法和設(shè)備”中敘述的流體介質(zhì)的各種模擬方法，如果這些發(fā)明要能夠達(dá)到實(shí)際可用的話，也需要大量的處理機(jī)/存儲(chǔ)器。
我們發(fā)現(xiàn)，在單指令多數(shù)據(jù)流計(jì)算機(jī)中可以這樣來模擬附加的處理機(jī)，即把與每一個(gè)處理機(jī)相聯(lián)系的存儲(chǔ)器劃分為一組子存儲(chǔ)器，然后連續(xù)地對(duì)每一個(gè)子存儲(chǔ)器進(jìn)行操作，就好象它是與另一個(gè)單獨(dú)的處理機(jī)相聯(lián)系。這樣，第一條指令或第一組指令提供給陣列的所有處理機(jī)，使得至少一部分處理機(jī)處理存儲(chǔ)在第一子存儲(chǔ)器的第一個(gè)或第一組存儲(chǔ)單元中的數(shù)據(jù)，然后，同樣的第一條指令或第一組指令提供給陣列的所有處理機(jī)，使得至少一部分處理機(jī)處理存儲(chǔ)在第二子存儲(chǔ)器的同樣的第一個(gè)存儲(chǔ)單元中的數(shù)據(jù)，以后，對(duì)每一個(gè)子存儲(chǔ)器都是類似地繼續(xù)下去。
用這種方式操作單指令多數(shù)據(jù)流計(jì)算機(jī)，就有可能實(shí)際上改變陣列中的處理機(jī)的數(shù)目，按照問題的需要提供處理機(jī)的數(shù)量。這就允許各種需要大量處理機(jī)的程序在那些并不實(shí)際具有那么多的處理機(jī)的計(jì)算機(jī)上運(yùn)行。這樣就有可能對(duì)本來要用別的辦法才能實(shí)現(xiàn)運(yùn)算的問題，例如，對(duì)產(chǎn)生具有高分辨率的顯示的問題進(jìn)行運(yùn)算。
在模擬偏微分方程所描述的系統(tǒng)的情形下，本發(fā)明所提供的技術(shù)使得在一個(gè)僅用32，768個(gè)處理機(jī)的陣列中計(jì)算4，000，000個(gè)點(diǎn)以上的數(shù)據(jù)成為可能。
本發(fā)明的上述和其它目的、特點(diǎn)以及優(yōu)點(diǎn)將由于下面對(duì)本發(fā)明的最佳實(shí)施例的詳細(xì)敘述而更容易了解，在這一實(shí)施例中圖1和圖2簡(jiǎn)略地畫出了本發(fā)明的實(shí)施中優(yōu)先采用的一種單指令多數(shù)據(jù)流處理機(jī)的各個(gè)部分。
圖3是說明本發(fā)明實(shí)施的流程圖。
本發(fā)明主要用于單指令多數(shù)據(jù)流計(jì)算機(jī)，例如用于申請(qǐng)?zhí)枮?99，474的美國(guó)專利申請(qǐng)中詳細(xì)描述的Connection Machine計(jì)算機(jī)。
圖1重新畫出了上述申請(qǐng)中的圖1A，圖中，這一計(jì)算機(jī)系統(tǒng)包括一個(gè)計(jì)算機(jī)主機(jī)10，一個(gè)微控制器20，一個(gè)并行處理集成電路35的陣列30，一個(gè)數(shù)據(jù)發(fā)送器(數(shù)據(jù)源)40，一個(gè)第一緩沖器和多路轉(zhuǎn)換器/多路分配器50，第一、第二、第三和第四雙向總線控制電路60、65、70和75，一個(gè)第二緩沖器和多路轉(zhuǎn)換器/多路分配器80，以及一個(gè)數(shù)據(jù)接收器90。計(jì)算機(jī)主機(jī)10可以是一個(gè)編程的、市場(chǎng)上可以購得的通用計(jì)算機(jī)，例如由數(shù)字設(shè)備公司(Digital Equipment Corp)制造的VAX(商標(biāo))計(jì)算機(jī)。微控制器20是常規(guī)設(shè)計(jì)的指令序列發(fā)生器，用來產(chǎn)生一系列的指令，并利用一條32位的并行總線22傳送到陣列30。微控制器20在線26上接收來自陣列30的信號(hào)，這一信號(hào)是一個(gè)通用或全局信號(hào)，可以用于數(shù)據(jù)輸出和狀態(tài)信息?？偩€22和線26并行連接到每一個(gè)集成電路35，因此，來自微控制器20的信號(hào)同時(shí)加到陣列30中的每一個(gè)集成電路35，在線26上提供給微控制器20的信號(hào)由這一陣列的所有集成電路35的信號(hào)輸出結(jié)合而成。
在實(shí)施本發(fā)明中所采用的Connection Machine計(jì)算機(jī)的實(shí)施例中，陣列30包括4096(＝2″)個(gè)同樣的集成電路35，每一個(gè)集成電路35包括16(＝24)個(gè)同樣的處理機(jī)/存儲(chǔ)器36，這樣，整個(gè)陣列30包括65，536(＝215)個(gè)同樣的處理機(jī)/存儲(chǔ)器36。
處理機(jī)/存儲(chǔ)器36以兩種幾何結(jié)構(gòu)安排和互聯(lián)，一種是常規(guī)的兩維網(wǎng)格圖形，處理機(jī)/存儲(chǔ)器安排成128×512的處理機(jī)/存儲(chǔ)器矩形陣列，并且連接到陣列中四個(gè)最鄰近的單元，另一種是十五維的布爾體。
為了把每一個(gè)處理機(jī)/存儲(chǔ)器連接到它的四個(gè)最鄰近的單元，單個(gè)處理機(jī)/存儲(chǔ)器由網(wǎng)格每一行和每一列上相鄰的處理機(jī)/存儲(chǔ)器之間的電氣導(dǎo)線相連接，如上述專利申請(qǐng)499，474的圖6A和7A所示。除了那些位于陣列邊緣的集成電路以外，一個(gè)集成電路的四個(gè)最鄰近的單元將被看作是在東、南、西、北與該集成電路直接相鄰的四個(gè)集成電路。
在布爾體中，每一個(gè)處理機(jī)/存儲(chǔ)器連接到十五個(gè)最鄰近的單元是通過電氣導(dǎo)線和發(fā)送程序來實(shí)現(xiàn)的，接線的具體方法在上面參見的專利申請(qǐng)740，943中已經(jīng)提出，發(fā)送程序則請(qǐng)參見專利申請(qǐng)499，474。
圖2與專利申請(qǐng)499，474中的圖7A相同，詳盡地揭示了作為舉例說明的處理機(jī)/存儲(chǔ)器36。如圖2所示，處理機(jī)/存儲(chǔ)器包括隨機(jī)存取存儲(chǔ)器(RAM)250，算術(shù)邏輯單元(ALU)280和標(biāo)志控制器290。算術(shù)邏輯單元對(duì)來自三個(gè)數(shù)據(jù)發(fā)送器、隨機(jī)存取存儲(chǔ)器中的兩個(gè)寄存器的數(shù)據(jù)和一個(gè)標(biāo)志輸入進(jìn)行操作，產(chǎn)生兩個(gè)輸出，一個(gè)“和”輸出寫入隨機(jī)存取存儲(chǔ)器的一個(gè)寄存器中，一個(gè)進(jìn)位輸出則提供給標(biāo)志控制器中的某些寄存器以及某些別的處理機(jī)/存儲(chǔ)器。
隨機(jī)存取存儲(chǔ)器250的輸入是總線152、154、156、158，來自算術(shù)邏輯單元270的“和”輸出線285，來自專利申請(qǐng)499，474圖6B中通訊接口單元(CIU)180的信息包輸入線122，以及來自標(biāo)志控制器290的寫啟動(dòng)線298。隨機(jī)存取存儲(chǔ)器250的輸出是線256、257。線256、257上的信號(hào)從隨機(jī)存儲(chǔ)器250同一列上兩個(gè)不同的寄存器中得到，一個(gè)指定為寄存器A，另一個(gè)是寄存器B?？偩€152、154、156、158按照來自微控制器20的指令字訪問這些寄存器和其中的列，作為說明的例子，隨機(jī)存取存儲(chǔ)器250的存儲(chǔ)容量為4096位。
標(biāo)志控制器290是具有八個(gè)一位D觸發(fā)器292、一個(gè)16-2選擇器294和若干邏輯門的陣列。觸發(fā)器292的輸入是來自算術(shù)邏輯單元280的進(jìn)位輸出信號(hào)，線298上來自選擇器294的寫啟動(dòng)信號(hào)，以及來自專利申請(qǐng)499，474的圖6B中可編程邏輯陣列(PLA)150的總線172的八條線。線172是地址線，其中每一條連接到一個(gè)不同的觸發(fā)器292以選擇標(biāo)志位所要寫入的觸發(fā)器，觸發(fā)器292的輸出則提供給選擇器294。
選擇器294的輸入端連接到16條標(biāo)志信號(hào)線295，其中8條來自觸發(fā)器292，選擇器294的輸入端還連接到總線174、176每一條的16根線，線174和176也是地址線，選擇一條標(biāo)志信號(hào)線，作為輸出或進(jìn)一步處理，當(dāng)哪一個(gè)標(biāo)志被對(duì)應(yīng)的地址線174和176所選出時(shí)，選擇器294就在線296和297上產(chǎn)生輸出，在專利申請(qǐng)499，474的表Ⅳ中詳細(xì)定義了這些標(biāo)志。
算術(shù)邏輯單元280包括一個(gè)1-8譯碼器282，一個(gè)“和”輸出選擇器284和一個(gè)進(jìn)位輸出選擇器286。如在專利申請(qǐng)499，474中詳細(xì)描述過的那樣，這使得它能夠產(chǎn)生用于許多功能，包括加、邏輯或和邏輯與的“和”輸出以及進(jìn)位輸出。算術(shù)邏輯單元280一次處理3位，兩個(gè)在線256、257上，來自隨機(jī)存取存儲(chǔ)器250的寄存器A和B，一個(gè)在線296上，來自標(biāo)志控制器290。算術(shù)邏輯單元有兩個(gè)輸出一個(gè)是線285上的“和”輸出，它被寫入隨機(jī)存取存儲(chǔ)器250的寄存器A，一個(gè)是線287上的進(jìn)位輸出，它被寫入標(biāo)志寄存器292，并傳送到與該處理機(jī)/存儲(chǔ)器相連的另一處理機(jī)/存儲(chǔ)器36的東、南、西、北和菊花鏈輸入端。
按照本發(fā)明，每一個(gè)處理機(jī)/存儲(chǔ)器可以被分為功能相同的幾個(gè)單元，事實(shí)上，每一單元就象一個(gè)獨(dú)立的處理機(jī)/存儲(chǔ)器那樣工作，共享一個(gè)實(shí)際的處理機(jī)/存儲(chǔ)器的隨機(jī)存取存儲(chǔ)器、算術(shù)邏輯單元和標(biāo)志控制器。在一個(gè)實(shí)際的處理機(jī)/存儲(chǔ)器中可以分成多少個(gè)這種單元取決于每一單元對(duì)存儲(chǔ)器的需要量。
把一個(gè)實(shí)際的處理機(jī)/存儲(chǔ)器劃分為幾個(gè)部分(單元)是通過下列方式來完成的，以同一方法將每一個(gè)實(shí)際的處理機(jī)/存儲(chǔ)器的存儲(chǔ)器分區(qū)，并賦予圖1中的微控制器20以一定的能力，使其控制每一個(gè)實(shí)際的處理機(jī)/存儲(chǔ)器首先在分區(qū)的存儲(chǔ)器的一段區(qū)域上操作，然后在下一段區(qū)域上操作，等等，依此類推，在存儲(chǔ)器的每一子區(qū)間上進(jìn)行操作。說明這一過程的流程圖畫在圖3中。
存儲(chǔ)器的劃分很容易完成，例如，在這一例子中的Connection Machine計(jì)算機(jī)，每一個(gè)隨機(jī)存取存儲(chǔ)器250包含4096位或512個(gè)8位字節(jié)，圖中作為例子，每字節(jié)具有一個(gè)單獨(dú)的存儲(chǔ)單元或地址，從000至511，要把存儲(chǔ)器劃分為四個(gè)子存儲(chǔ)器，只須把000至127的存儲(chǔ)單元指定為第一子存儲(chǔ)器，128至255的存儲(chǔ)單元指定為第二子存儲(chǔ)器，256至383的存儲(chǔ)單元指定為第三子存儲(chǔ)器，以及把384至511的存儲(chǔ)單元指定為第四子存儲(chǔ)器。如果需要的話，存儲(chǔ)器還可以分成更小的子區(qū)間。
在每一個(gè)子存儲(chǔ)器中，與第一個(gè)存儲(chǔ)單元具有同樣對(duì)應(yīng)關(guān)系的存儲(chǔ)單元都以同樣方式使用。例如，如果一個(gè)表示角度大小的度、分、秒的數(shù)據(jù)存儲(chǔ)在第一子存儲(chǔ)器的第一、第二和第三存儲(chǔ)單元000、001和002中，那末給出一個(gè)角度的度、分、秒的數(shù)據(jù)也存儲(chǔ)在第二子存儲(chǔ)器的第一、第二和第三個(gè)存儲(chǔ)單元128、129和130中，存儲(chǔ)在第三子存儲(chǔ)器的第一、第二和第三個(gè)存儲(chǔ)單元256、257和258中，存儲(chǔ)在第四子存儲(chǔ)器的第一、第二和第三個(gè)存儲(chǔ)單元384、385和386中。
無論它涉及的是一個(gè)或多個(gè)運(yùn)算操作，在每一段分區(qū)的存儲(chǔ)器上所執(zhí)行的操作序列總是相同的，從分區(qū)的存儲(chǔ)器的一段向下一段進(jìn)行的能力可以用不同的方法獲得。例如，控制器給出的程序中所有尋址可以參照每一個(gè)子存儲(chǔ)單元的第一存儲(chǔ)地址來進(jìn)行，或者，程序中使用的存儲(chǔ)地址可以用程序中的對(duì)應(yīng)項(xiàng)來給出，當(dāng)從分區(qū)的存儲(chǔ)器的一段進(jìn)行到下一段時(shí)，這些地址可以加1(進(jìn)行增量)。
顯然，對(duì)于掌握了本發(fā)明的人來說，在上面所描述的發(fā)明的范圍內(nèi)可以作出許多種不同變化。
權(quán)利要求
1.一種單指令多數(shù)據(jù)流并行處理機(jī)，包括一個(gè)控制器，一個(gè)由所述的控制器并行控制的處理機(jī)陣列，每一個(gè)處理機(jī)具有一個(gè)同樣的輸入端、一個(gè)同樣的輸出端、一個(gè)同樣的處理單元和一個(gè)與每個(gè)處理單元相連的同樣的存儲(chǔ)器，處理單元按照所述的控制器提供的指令對(duì)其輸入端和與其相連的存儲(chǔ)器所提供的數(shù)據(jù)進(jìn)行操作，并在其輸出端產(chǎn)生數(shù)據(jù)，一種模擬陣列中存在附加的處理機(jī)的方法包括步驟a，以同樣的方式劃分與處理單元相連的存儲(chǔ)單元，形成一組與每一處理單元相連的子存儲(chǔ)器，b，由控制器向處理機(jī)至少提供第一條指令或第一組指令，使得至少一部分處理機(jī)的處理單元都處理存儲(chǔ)在與處理單元相連的第一子存儲(chǔ)器的第一存儲(chǔ)單元內(nèi)的數(shù)據(jù)，c，在其后的一個(gè)時(shí)刻，由控制器向處理機(jī)提供所述的第一條指令或第一組指令，使得至少一部分處理機(jī)的處理單元都處理存儲(chǔ)在與處理機(jī)相連的第二子存儲(chǔ)器的同樣的第一存儲(chǔ)單元內(nèi)的數(shù)據(jù)。
2.權(quán)利要求
1所述的方法，還進(jìn)一步包括對(duì)存儲(chǔ)在第一和第二子存儲(chǔ)器的同樣的第一存儲(chǔ)單元內(nèi)的新數(shù)據(jù)重復(fù)進(jìn)行步驟(b)和(c)的步驟。
3.權(quán)利要求
1所述的方法，它還進(jìn)一步包括對(duì)存儲(chǔ)在第一和第二子存儲(chǔ)器的第二存儲(chǔ)單元內(nèi)的數(shù)據(jù)重復(fù)進(jìn)行步驟(b)和(c)的步驟。
專利摘要
本發(fā)明是在單指令多數(shù)據(jù)流計(jì)算機(jī)中模擬附加處理機(jī)的方法，把與每一處理機(jī)相聯(lián)系的存儲(chǔ)器劃分為一組子存儲(chǔ)器，連續(xù)地對(duì)每一個(gè)子存儲(chǔ)器進(jìn)行操作，與另一個(gè)單獨(dú)的處理機(jī)相聯(lián)系。這樣，第一條指令或第一組指令提供給陣列的所有處理機(jī)，使得至少一部分處理機(jī)處理存儲(chǔ)在第一子存儲(chǔ)器的第一個(gè)或第一組存儲(chǔ)單元中的數(shù)據(jù)，同樣的第一條指令或第一組指令提供給陣列的所有處理機(jī)，使得至少一部分處理機(jī)處理存儲(chǔ)在第二子存儲(chǔ)器的同樣的第一個(gè)存儲(chǔ)單元中的數(shù)據(jù)，用這種方式操作單指令多數(shù)據(jù)流計(jì)算機(jī)，改變陣列中的處理機(jī)的數(shù)目，按照問題需要提供處理機(jī)的數(shù)量。
文檔編號(hào)G06F15/177GK87100892SQ87100892
公開日1988年11月16日 申請(qǐng)日期1987年2月20日
發(fā)明者威·丹尼爾·希利斯, 克里福德·拉瑟, 布魯斯特·卡爾, 卡爾·西姆斯 申請(qǐng)人:智能機(jī)器公司導(dǎo)出引文BiBTeX, EndNote, RefMan