專(zhuān)利名稱(chēng)：用于微型計(jì)算機(jī)的仿真系統(tǒng)及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微型計(jì)算機(jī)性能的仿真，尤其涉及用于微型計(jì)算機(jī)的一種仿真系統(tǒng)及一種仿真方法，其被典型地用在為微型計(jì)算機(jī)而設(shè)計(jì)的調(diào)試程序上。
微型計(jì)算機(jī)經(jīng)常用于各種外部設(shè)備的電子控制。微型計(jì)算機(jī)根據(jù)為控制特定外部設(shè)備而設(shè)計(jì)的控制程序而進(jìn)行工作。在調(diào)試這些程序過(guò)程中，通常使用仿真系統(tǒng)或仿真器。
此類(lèi)的仿真系統(tǒng)或仿真器具備那些與將被仿真的目標(biāo)微型計(jì)算機(jī)等同的微型計(jì)算機(jī)功能，以及用于評(píng)價(jià)被目標(biāo)微型計(jì)算機(jī)控制的目標(biāo)外部設(shè)備是否按照特定的控制程序被正確的控制或操作。評(píng)價(jià)功能典型地包括控制程序的執(zhí)行的起始及中止、寄存器及/或輸入/輸出(I/O)接口的斷后狀態(tài)的校驗(yàn)及改變、及控制程序的執(zhí)行的跟蹤。
在此類(lèi)仿真系統(tǒng)的操作過(guò)程中，目標(biāo)外部設(shè)備以這樣一種方式與仿真系統(tǒng)電連接，即目標(biāo)外部設(shè)備是由仿真系統(tǒng)的微型計(jì)算機(jī)的功能來(lái)操作。與此同時(shí)，諸如由人工進(jìn)行操作的計(jì)算機(jī)這樣的一外部控制器，被與使用仿真系統(tǒng)的評(píng)價(jià)功能的用于仿真目的的仿真系統(tǒng)進(jìn)行電連接。然后，在仿真系統(tǒng)上使用內(nèi)置的微型計(jì)算機(jī)功能來(lái)執(zhí)行被調(diào)試的控制程序。在控制程序的執(zhí)行期間，人工操作檢查與控制程序的執(zhí)行狀態(tài)或結(jié)果有關(guān)的信息及/或校正通過(guò)此檢查所發(fā)現(xiàn)的程序錯(cuò)誤，如果需要的話(huà)，通過(guò)外部控制器使用內(nèi)部評(píng)價(jià)功能。因此，包含在程序中的錯(cuò)誤可被修正或排除。
通常，微型計(jì)算機(jī)具有被劃分為中央處理器部分(CPU)及外圍部分的結(jié)構(gòu)。外圍部分在CPU部分的控制下操作控制目標(biāo)外部設(shè)備。CPU部分通常包括一個(gè)CPU及其相鄰的子系統(tǒng)，諸如用于電連接外部控制器的接口(I/F)、用于產(chǎn)生時(shí)鐘信號(hào)的時(shí)鐘發(fā)生器、及用于時(shí)鐘信號(hào)的緩沖器。外圍部分通常包括用于控制外圍部分、I/O接口，計(jì)數(shù)器、計(jì)時(shí)器、用于頻分從CPU部分中的時(shí)鐘發(fā)生器發(fā)送的時(shí)鐘信號(hào)的分頻器、及用于時(shí)鐘信號(hào)的緩沖器的外圍控制器。
此類(lèi)的常規(guī)仿真系統(tǒng)通常具有與對(duì)應(yīng)于上述微型計(jì)算機(jī)結(jié)構(gòu)的微型計(jì)算機(jī)類(lèi)似的結(jié)構(gòu)。尤其是，常規(guī)仿真系統(tǒng)具有被分為CPU部分及外圍部分的結(jié)構(gòu)。外圍部分在CPU部分的控制下來(lái)操作控制目標(biāo)外圍設(shè)備。CPU部分典型地包括一評(píng)價(jià)CPU及其相鄰子系統(tǒng)，諸如用于電連接外部控制器的I/F、用于產(chǎn)生時(shí)鐘信號(hào)的時(shí)鐘發(fā)生器、及用于時(shí)鐘信號(hào)的緩沖器。外圍設(shè)備典型地包括用于控制外圍部分、I/O接口，計(jì)數(shù)器，計(jì)時(shí)器、用于頻分從CPU部分內(nèi)的時(shí)鐘發(fā)生器發(fā)送的時(shí)鐘信號(hào)的分頻器及用于時(shí)鐘信號(hào)的緩沖器的外圍控制器。
此外，常規(guī)仿真系統(tǒng)的上述CPU及外圍部分分別在兩個(gè)分開(kāi)的半導(dǎo)體芯片上實(shí)現(xiàn)；在這里它們被分別稱(chēng)為“CPU芯片”及“外圍芯片”。這兩個(gè)分開(kāi)的芯片將產(chǎn)生這樣一種好處，即如果根據(jù)所需的性能僅有外圍芯片的設(shè)計(jì)被改變，則CPU芯片可被通用于各種的目標(biāo)外部設(shè)備。此優(yōu)點(diǎn)是由下列原因造成的。
具體地說(shuō)，在微型計(jì)算機(jī)應(yīng)用系統(tǒng)的發(fā)展中，一般情況下，根據(jù)需要的性能僅改變微型計(jì)算機(jī)的外圍設(shè)計(jì)，而微型計(jì)算機(jī)的CPU被通用于各種的目標(biāo)外部設(shè)備。
針對(duì)用于微型計(jì)算機(jī)的常規(guī)仿真系統(tǒng)，如上所述，通過(guò)位于CPU芯片上的時(shí)鐘發(fā)生器來(lái)產(chǎn)生時(shí)鐘信號(hào)，而這樣產(chǎn)生的時(shí)鐘信號(hào)通過(guò)總線(xiàn)被傳送到外圍芯片。然后，時(shí)鐘信號(hào)被外圍芯片上的分頻器分頻，并被提供給裝配在外圍芯片的外圍設(shè)備。因此，將發(fā)生下面的問(wèn)題。
近年來(lái)，微型計(jì)算機(jī)中的CPU的時(shí)鐘信號(hào)頻率已變得越來(lái)越高，近幾年來(lái)，時(shí)鐘信號(hào)頻率被10的系數(shù)來(lái)乘已不足為奇了，同樣，微型計(jì)算機(jī)的改進(jìn)通常僅針對(duì)CPU中的時(shí)鐘信號(hào)的增大。另一方面，與CPU的時(shí)鐘信號(hào)頻率不同，外圍設(shè)備的時(shí)鐘信號(hào)頻率已很少被改變。
然而，上述的常規(guī)仿真系統(tǒng)在芯片上具有時(shí)鐘發(fā)生器。因此，CPU芯片的設(shè)計(jì)需要根據(jù)時(shí)鐘信號(hào)頻率的改變而被改變。這意味著不僅是CPU芯片而且外圍芯片兩者都需要被替換以適應(yīng)時(shí)鐘信號(hào)頻率的變化。這導(dǎo)致了仿真系統(tǒng)的的設(shè)計(jì)上難度的增大及制造成本的增加。
1990年3月公開(kāi)的日本未審查專(zhuān)利出版NO2-82377中揭示了一種充當(dāng)此種仿真系統(tǒng)的半導(dǎo)體集成電路。在此集成電路中，用于不同操作模式的兩個(gè)外圍芯片被事先提供。旦它們被模式選擇信號(hào)有選擇地激發(fā)。
然而，常規(guī)的集成電路并沒(méi)解決與時(shí)鐘信號(hào)頻率的改變相關(guān)的上述問(wèn)題。
相應(yīng)地，本發(fā)明的一個(gè)目的是提供一種用于微型計(jì)算機(jī)的仿真系統(tǒng)及一種仿真方法，其能容易地處理時(shí)鐘信號(hào)頻率的變化。
本發(fā)明的另一個(gè)目的是提供一種用于微型計(jì)算機(jī)的仿真系統(tǒng)及一種仿真方法，其能在處理時(shí)鐘信號(hào)頻率的變化的同時(shí)保持具有復(fù)雜評(píng)價(jià)功能的CPU芯片結(jié)構(gòu)不變。
通過(guò)下面的描述對(duì)于那些在領(lǐng)域中的技術(shù)人員而言，針對(duì)上述及其它未特別提到的目的有更清楚的了解。
根據(jù)本發(fā)明的第一個(gè)方面，其提供了一個(gè)用于微型計(jì)算機(jī)的仿真系統(tǒng)，其由位于CPU芯片上的CPU部分和一個(gè)位于外圍芯片上的外圍部分組成。
CPU部分包括一個(gè)評(píng)價(jià)CPU。
外圍部分包括外圍設(shè)備及用于產(chǎn)生具有基本頻率的基本時(shí)鐘信號(hào)的時(shí)鐘發(fā)生器。
通過(guò)使用基本時(shí)鐘信號(hào)來(lái)產(chǎn)生用于評(píng)價(jià)CPU的第一時(shí)鐘信號(hào)及用于外圍設(shè)備的第二時(shí)鐘信號(hào)。
對(duì)于根據(jù)本發(fā)明的第一方面的用于微型計(jì)算機(jī)的仿真系統(tǒng)，外圍部分包括用于產(chǎn)生基本時(shí)鐘信號(hào)的時(shí)鐘發(fā)生器，通過(guò)使用基本時(shí)鐘信號(hào)來(lái)生成用于評(píng)價(jià)CPU的第一時(shí)鐘信號(hào)，并通過(guò)使甲基本時(shí)鐘信號(hào)來(lái)生成第二時(shí)鐘信號(hào)。
因此，即使用于評(píng)價(jià)CPU的第一時(shí)鐘信號(hào)被改變，此系統(tǒng)通過(guò)改變基本時(shí)鐘信號(hào)的頻率來(lái)適應(yīng)此種變化。通過(guò)對(duì)基本時(shí)鐘信號(hào)頻率的倍增或分頻會(huì)很容易地實(shí)現(xiàn)該頻率的變化。
同樣，如果外圍芯片被另一個(gè)外圍芯片替代，而替代的芯片的時(shí)鐘發(fā)生器根據(jù)第一時(shí)鐘信號(hào)的頻率變化產(chǎn)生一不同的頻率，此系統(tǒng)可以在適應(yīng)此第一時(shí)鐘信號(hào)的頻率變化的同時(shí)保持具有復(fù)雜評(píng)價(jià)功能的CPU芯片的結(jié)構(gòu)不變。
在根據(jù)第一方面的系統(tǒng)的最佳實(shí)施例中，在外圍芯片上另外設(shè)置一個(gè)分頻器?；緯r(shí)鐘信號(hào)的基本頻率被設(shè)定為與用于評(píng)價(jià)CPU的第一時(shí)鐘信號(hào)的頻率相等。第二時(shí)鐘被設(shè)定為是基本頻率的分頻。通過(guò)使用分頻器對(duì)基本時(shí)鐘信號(hào)的基本頻率的分頻給出被分頻的頻率。
在根據(jù)第一方面的系統(tǒng)的另一個(gè)最佳實(shí)施例中，在外圍芯片上另外提供一個(gè)倍頻器?；緯r(shí)鐘信號(hào)的基本頻率被設(shè)定為與用于外圍設(shè)備的第二時(shí)鐘信號(hào)的頻率相等。第一時(shí)鐘信號(hào)被設(shè)定為是基本頻率的倍頻。通過(guò)使用倍頻器對(duì)基本時(shí)鐘信號(hào)的基本頻率加倍而獲得倍頻的頻率。
根據(jù)本發(fā)明的第二個(gè)方面，其提供了用于微型計(jì)算機(jī)的仿真方法，其包含如下步驟(a)到(c)(a)在位于外圍芯片上的外圍部分中產(chǎn)生具有基本頻率的基本時(shí)鐘信號(hào)。
(b)使用基本時(shí)鐘信號(hào)來(lái)在外圍芯片上產(chǎn)生用于評(píng)價(jià)CPU的第一時(shí)鐘信號(hào)，該評(píng)價(jià)CPU設(shè)在位于CPU芯片上的CPU部分內(nèi)來(lái)提供。
(c)使用基本時(shí)鐘信號(hào)來(lái)在外圍芯片上生成用于外圍設(shè)備的第二時(shí)鐘信號(hào)。該設(shè)外圍設(shè)備設(shè)在位于外圍芯片上的外圍部分內(nèi)。
對(duì)于根據(jù)本發(fā)明的第二個(gè)方面的用于微型計(jì)算機(jī)的仿真方法，由于與根據(jù)第一方面的仿真系統(tǒng)具有大致相同的原因，因此具有與根據(jù)第一方面的系統(tǒng)相同的優(yōu)點(diǎn)。
在根據(jù)第二方面的方法的最佳實(shí)施例中，基本時(shí)鐘信號(hào)的基本頻率被設(shè)定得與用于評(píng)價(jià)CPU的第一時(shí)鐘信號(hào)的頻率相等。通過(guò)使用位于外圍芯片上的分頻器對(duì)基本時(shí)鐘信號(hào)的基本頻率分頻生成第二時(shí)鐘信號(hào)。
在根據(jù)第二方面的方法的另一個(gè)最佳實(shí)施例中，基本時(shí)鐘信號(hào)的基本頻率被設(shè)定得與用于外圍設(shè)備的第二時(shí)鐘信號(hào)的頻率相等。使用位于外圍芯片上的倍頻器倍頻基本時(shí)鐘信號(hào)的基本頻率來(lái)產(chǎn)生第一時(shí)鐘信號(hào)。
為了更有效地理解本發(fā)明，現(xiàn)在參考相應(yīng)附圖對(duì)其進(jìn)行描述。


圖1為根據(jù)本發(fā)明的第一個(gè)實(shí)施例的用于微型計(jì)算機(jī)的仿真系統(tǒng)的功能方框圖；圖2為根據(jù)本發(fā)明第二個(gè)實(shí)施例的用于微型計(jì)算機(jī)的仿真系統(tǒng)的功能方框圖。
下面將參考所附附圖對(duì)本發(fā)明的最佳實(shí)施例進(jìn)行描述。第一實(shí)施例如圖1中所示，根據(jù)本發(fā)明的第一實(shí)施例的用于微型計(jì)算機(jī)的仿真系統(tǒng)1a包括一個(gè)位于CPU芯片10上的CPU部分及一個(gè)位于外圍芯片11上的外圍部分。
CPU部分包括一個(gè)評(píng)價(jià)CPU101、一個(gè)緩沖器102、一個(gè)內(nèi)部存儲(chǔ)裝置103及一個(gè)I/F104。
評(píng)價(jià)CPU101實(shí)現(xiàn)(i)與特定目標(biāo)微型計(jì)算機(jī)(未示出)相等的微型計(jì)算機(jī)功能及(ii)用于評(píng)價(jià)控制程序的特定評(píng)價(jià)功能，該控制程序是被設(shè)計(jì)用于此目標(biāo)微型計(jì)算機(jī)及被此目標(biāo)微型計(jì)算機(jī)控制的特定外部設(shè)備。這些功能根據(jù)特定仿真程序被執(zhí)行。
內(nèi)部存儲(chǔ)裝置103用于存儲(chǔ)仿真程序，即各種的仿真指令及各種仿真數(shù)據(jù)。內(nèi)部存儲(chǔ)裝置103通過(guò)總線(xiàn)22與CPU101電連接。
用于存儲(chǔ)被調(diào)試的控制程序且位于仿真系統(tǒng)1a的外部的外部存儲(chǔ)裝置5通過(guò)總線(xiàn)25與CPU101電連接。外部存儲(chǔ)裝置5還用于存儲(chǔ)在仿真過(guò)程中產(chǎn)生的數(shù)據(jù)。外部存儲(chǔ)裝置5典型地包括仿真存儲(chǔ)部分、控制存儲(chǔ)部分、標(biāo)記事件存儲(chǔ)部分等。
緩沖器102用于緩沖從外圍芯片11通過(guò)信號(hào)線(xiàn)14提供的時(shí)鐘信號(hào)ck的波形并設(shè)置或調(diào)節(jié)時(shí)鐘信號(hào)ck的波形。然后，該沖器102將時(shí)鐘信號(hào)ck通過(guò)信號(hào)線(xiàn)12提供到CPU101。CPU根據(jù)這樣提供的時(shí)鐘信號(hào)ck來(lái)工作。
I/F104在工作中通過(guò)總線(xiàn)24將外部控制器2與CPU部分電連接。通過(guò)人工操作來(lái)操作用于控制仿真系統(tǒng)1的外部控制器2。
外圍部分包括一個(gè)時(shí)鐘發(fā)生器110、第一和第二外圍控制器111及112、緩沖器113、第一和第二分頻器114及115、以及第一和第二I/O接口116及117。第一和第二外圍控制器111及112以及第一和第二I/O接口116及117形成在外圍部分中提供的外圍設(shè)備的一部分，外圍設(shè)備用于將從CPU101發(fā)送的指示及數(shù)據(jù)翻譯成對(duì)于諸如敏感器及執(zhí)行器等第一和第二外部裝置3及4所能懂的信息。外圍設(shè)備具有與目標(biāo)微型計(jì)算機(jī)的外圍設(shè)備相同的特定外圍功能。
第一外圍控制器111通過(guò)總線(xiàn)15與在CPU芯片10上的評(píng)價(jià)CPU101電連接。此外，第一外圍控制器111通過(guò)總線(xiàn)18與第一I/O接口116電連接。第一I/O接口116通過(guò)總線(xiàn)20與第一外部設(shè)備3電連接。根據(jù)控制程序通過(guò)仿真系統(tǒng)的內(nèi)部微型計(jì)算機(jī)功能來(lái)控制第一外部設(shè)備3。
第二外圍控制器112通過(guò)總線(xiàn)15與CPU芯片10上的評(píng)價(jià)CPU101電連接。此外，第二外圍控制器112通過(guò)總線(xiàn)19與第二I/O接口117電連接。第二I/O接口117通過(guò)總線(xiàn)21與第二外部裝置4連接。根據(jù)控制程序通過(guò)仿真系統(tǒng)的內(nèi)部微型計(jì)算機(jī)功能來(lái)控制第二外部裝置4。
時(shí)鐘發(fā)生器110產(chǎn)生具有諸如100MH2的特定頻率的時(shí)鐘信號(hào)CK。時(shí)鐘信號(hào)CK的頻率與CPU芯片10上的用于評(píng)價(jià)CPU101的時(shí)鐘信號(hào)的頻率相等。然后將這樣產(chǎn)生的時(shí)鐘信號(hào)CK通過(guò)信號(hào)線(xiàn)13分別提供給緩沖器113及第一和第二分頻器114及115。
緩沖器113用于緩沖這樣接收到的時(shí)鐘信號(hào)CK并且還放大該信號(hào)CK。然后，緩沖器113通過(guò)信號(hào)線(xiàn)14將時(shí)鐘信號(hào)CK提供給緩沖器102。
第一分頻器114將時(shí)鐘信號(hào)CK的頻率用一特定值進(jìn)行分頻，產(chǎn)生用于部分外圍設(shè)備的第一時(shí)鐘信號(hào)CK1。這樣產(chǎn)生的時(shí)鐘信號(hào)CK1通過(guò)信號(hào)線(xiàn)16被提供到第一外圍控制器111。第一外圍控制器111根據(jù)第一時(shí)鐘信號(hào)CK1來(lái)控制外圍芯片11上的外圍設(shè)備的相應(yīng)部分。
第二分頻器115用一特定值對(duì)時(shí)鐘信號(hào)CK的頻率進(jìn)行分頻，產(chǎn)生用于外圍設(shè)備的另一部分的第二時(shí)鐘信號(hào)CK2。這樣產(chǎn)生的時(shí)鐘信號(hào)CK2通過(guò)信號(hào)線(xiàn)17被提供到第二外圍控制器112。第二外圍控制器112根據(jù)第二時(shí)鐘信號(hào)CK2來(lái)控制外圍芯片11上的相應(yīng)的部分外圍設(shè)備。
由時(shí)鐘發(fā)生器110產(chǎn)生的時(shí)鐘信號(hào)CK通過(guò)信號(hào)線(xiàn)14被從外圍芯片11上的緩沖器113傳送到CPU芯片10上的緩沖器102。然后將時(shí)鐘信號(hào)CK通過(guò)信號(hào)線(xiàn)12提供到評(píng)價(jià)CPU101。CPU101根據(jù)這樣提供的時(shí)鐘信號(hào)CK來(lái)執(zhí)行控制程序。
參考數(shù)碼27表示用于傳輸時(shí)鐘控制信號(hào)的信號(hào)線(xiàn)，該“時(shí)鐘控制信號(hào)”用于指示提供到CPU101的時(shí)鐘信號(hào)CK的提供的起始及中止。提供信號(hào)線(xiàn)27的原因在于時(shí)鐘信號(hào)CK被從外圍芯片11提供到CPU芯片10，因此，在第一實(shí)施例中，除非提供了時(shí)鐘控制信號(hào)，否則CPU101無(wú)法注意到信號(hào)CK的提供及中止。
作為用于時(shí)鐘控制信號(hào)的信號(hào)線(xiàn)27，任何一種用于電連接CPU及外圍芯片10及11的通用的控制信號(hào)線(xiàn)都可被使用。例如，最好使用用于指示從CPU10到外圍芯片11的備用操作的備用信號(hào)線(xiàn)。在此情況下，為了傳輸時(shí)鐘控制信號(hào)無(wú)需再提供其它的信號(hào)線(xiàn)。
其次，下面描述根據(jù)第一個(gè)實(shí)施例的仿真系統(tǒng)1a的操作。
首先，將要被調(diào)試的控制程序裝入配置在仿真系統(tǒng)1a外面的外部存儲(chǔ)裝置5中。而將仿真程序裝入配置在仿真系統(tǒng)1a內(nèi)部的內(nèi)部存儲(chǔ)裝置103中。外部控制器2通過(guò)I/F104與CPU芯片10電連接。要被控制的第一及第二外部裝置3和4分別通過(guò)第一和第二I/O接口20及21與外圍芯片11電連接。
接著，根據(jù)通過(guò)外部控制器2的控制程序由人工操作來(lái)使仿真系統(tǒng)1a開(kāi)始工作，由此在評(píng)價(jià)CPU101的控制下驅(qū)動(dòng)第一和第二外部設(shè)備3及4。
更具體而言，評(píng)價(jià)CPU101通過(guò)總線(xiàn)25從存儲(chǔ)在外部存儲(chǔ)器5中的控制程序讀出指令及數(shù)據(jù)，并根據(jù)這樣讀出的指令，控制外圍芯片11上的外圍設(shè)備。第一和第二外圍控制器111及112分別通過(guò)總線(xiàn)18及19、I/O接口116及117、以及總線(xiàn)20和21來(lái)控制或驅(qū)動(dòng)第一和第二外部設(shè)備3和4。
另一方面，評(píng)價(jià)CPU101通過(guò)總線(xiàn)22從存儲(chǔ)在內(nèi)部存儲(chǔ)裝置103中的仿真程序中來(lái)讀出仿真指令及數(shù)據(jù)。CPU101執(zhí)行這樣讀出的仿真指令來(lái)調(diào)試控制程序。
如果需要的話(huà)，將調(diào)試結(jié)果存在外部存儲(chǔ)器5中。
系統(tǒng)1a的上述控制及仿真操作與上述常規(guī)系統(tǒng)中的情況一樣。
在仿真系統(tǒng)1a的控制及仿真操作的執(zhí)行期間，CPU101與這樣提供的時(shí)鐘信號(hào)CK同步地執(zhí)行其行為。
如上所述，對(duì)于根據(jù)第一實(shí)施例的用于微型計(jì)算機(jī)的仿真系統(tǒng)1a，外圍芯片11包括用于為評(píng)價(jià)CPU101產(chǎn)生時(shí)鐘信號(hào)CK的時(shí)鐘發(fā)生器110。通過(guò)使用第一和第二分頻器114及115來(lái)分頻時(shí)鐘信號(hào)CK而產(chǎn)生用于外圍設(shè)備的第一和第二時(shí)鐘信號(hào)CK1及CK2。
因此，即使用于評(píng)價(jià)CPU101的時(shí)鐘信號(hào)被改變，此仿真系統(tǒng)1a能夠通過(guò)簡(jiǎn)單地改變時(shí)鐘信號(hào)CK的頻率來(lái)適應(yīng)此變化。通過(guò)改變時(shí)鐘發(fā)生器110的輸出頻率可以較容易地處理此種頻率變化。
同樣，即合外圍芯片11被另一個(gè)所替代，且該另一個(gè)替代的外圍芯片的時(shí)鐘發(fā)生器根據(jù)時(shí)鐘信號(hào)CK的頻率變化產(chǎn)生一不同的頻率，此仿真系統(tǒng)1a可以在適應(yīng)此頻率變化的同時(shí)保持同有復(fù)雜評(píng)價(jià)功能的CPU芯片10的結(jié)構(gòu)不變。
根據(jù)第一實(shí)施例的系統(tǒng)1a具有另外一個(gè)好處，即兩時(shí)鐘信號(hào)CK1和CK2具有對(duì)應(yīng)于第一和第二外部設(shè)備3和4的操作頻率的不同頻率。第二實(shí)施例圖2示出了根據(jù)本發(fā)明的第二實(shí)施例的用于微型計(jì)算機(jī)的仿真系統(tǒng)1b。
此系統(tǒng)1b除了用作為信頻器的鎖相環(huán)路(PLL)188替代第一和第二分頻器114及115以外其它的都與根據(jù)第一實(shí)施例的系統(tǒng)1a具有相同的結(jié)構(gòu)。因此，為了簡(jiǎn)化的目的，這里省去了對(duì)于相同結(jié)構(gòu)的描述，在圖2中用相同的參考數(shù)碼代表相同或?qū)?yīng)的元件。
在此系統(tǒng)1b中，與根據(jù)第一實(shí)施例的系統(tǒng)1a不同，時(shí)鐘發(fā)生器110產(chǎn)生一時(shí)鐘信號(hào)CK0，其具有與用于第一和第二外部設(shè)備3和4的第一和第二時(shí)鐘信號(hào)CK1及CK2相同的頻率。將這樣產(chǎn)生的時(shí)鐘信號(hào)CK0通過(guò)信號(hào)線(xiàn)13直接提供到第一和第二外圍控制器111及112。
另一方面，時(shí)鐘信號(hào)CK0被提供到PLL電路118。PLL電路118將時(shí)鐘信號(hào)CK0的頻率倍頻，由此產(chǎn)生具有用于CPU101的頻率的時(shí)鐘信號(hào)CK。然后以與第一實(shí)施例中相同的方法將時(shí)鐘信號(hào)CK提供到評(píng)價(jià)CPU101。
很明顯地，根據(jù)第二實(shí)施例的用于微型計(jì)算機(jī)的仿真系統(tǒng)1b與第一實(shí)施例中的仿真系統(tǒng)具有相同的優(yōu)點(diǎn)。
根據(jù)第二實(shí)施例的系統(tǒng)1b具有一個(gè)另外的優(yōu)點(diǎn)，即與根據(jù)第一實(shí)施例的系統(tǒng)1a相比，外圍部分的結(jié)構(gòu)被簡(jiǎn)化了。
雖然已對(duì)本發(fā)明的最佳形式進(jìn)行了描述，必須明確，對(duì)本領(lǐng)域中的技術(shù)人員而言，所作的修改不會(huì)脫離本發(fā)明的實(shí)質(zhì)。因此本發(fā)明的范圍僅由下面的權(quán)利要求來(lái)確定。
權(quán)利要求
1.一種用于微型計(jì)算機(jī)的仿真系統(tǒng)，其特征在于包含位于CPU芯片上的CPU部分；位于外圍芯片上的外圍部分；所述CPU部分包括一個(gè)評(píng)價(jià)CPU；及所述外圍部分包括外圍設(shè)備及一個(gè)用于產(chǎn)生具有基本頻率的基本時(shí)鐘信號(hào)的時(shí)鐘發(fā)生器；其中通過(guò)使用所述基片時(shí)鐘信號(hào)產(chǎn)生用于所述評(píng)價(jià)CPU的第一時(shí)鐘信號(hào)及用于所述外圍設(shè)備的第二時(shí)鐘信號(hào)。
2.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于還包括設(shè)在所述外圍芯片上的分頻器。其中所述基本時(shí)鐘信號(hào)的所述基本頻率設(shè)定為與用于所述評(píng)價(jià)CPU的所述第一時(shí)鐘信號(hào)的頻率相等。且其中所述第二時(shí)鐘信號(hào)設(shè)定為是所述基本頻率的分頻；還有其中通過(guò)使用所述分頻器對(duì)所述基本時(shí)鐘信號(hào)的所述基本頻率分頻來(lái)獲得所述被分頻的頻率。
3.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于還包含設(shè)在所述外圍芯片上的倍頻器；其中所述基本時(shí)鐘信號(hào)的所述基本頻率被設(shè)定為與用于所述外圍設(shè)備的所述第二時(shí)鐘信號(hào)的頻率相等；其中所述第一時(shí)鐘鐘信號(hào)設(shè)定為所述基本頻率的倍頻；通過(guò)使用倍頻器對(duì)所述基本時(shí)鐘信號(hào)的基本頻率倍頻來(lái)給出所述被倍頻的頻率。
4.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于還包含用于傳送開(kāi)始及停止對(duì)所述CPU提供所述時(shí)鐘信號(hào)的時(shí)鐘控制信號(hào)的時(shí)鐘控制線(xiàn)路。且其中所述時(shí)鐘控制線(xiàn)路將所述CPU與所述時(shí)鐘發(fā)生器電連接。
5.根據(jù)權(quán)利要求4所述的系統(tǒng)，其特征在于其中所述時(shí)鐘控制線(xiàn)路由用于將備用信號(hào)從所述CPU部分傳送到所述外圍部分的備用信號(hào)線(xiàn)路構(gòu)成。
6.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于還包含用于存儲(chǔ)位于所述CPU部分內(nèi)的仿真程序的存儲(chǔ)器。
7.一種用于微型計(jì)算機(jī)的仿真方法，其特征在于包含如下步驟(a)在位于外圍芯片上的外圍部分中產(chǎn)生一具有基本頻率的基本時(shí)鐘信號(hào)；(b)使用所述基本時(shí)鐘信號(hào)在所述外圍芯片上產(chǎn)生用于評(píng)價(jià)CPU的第一時(shí)鐘信號(hào)；所述評(píng)價(jià)CPU被設(shè)在位于CPU芯片上的CPU部分內(nèi)；(c)使用所述基本時(shí)鐘信號(hào)在所述外圍芯片上產(chǎn)生用于外圍設(shè)備的第二時(shí)鐘信號(hào)；所述外圍設(shè)備被設(shè)在所述外圍芯片上的外圍部分內(nèi)。
8.根據(jù)權(quán)利要求7所述的方法，其特征在于其中所述基本時(shí)鐘信號(hào)的所述基本頻率被設(shè)定為與用于所述評(píng)價(jià)CPU的所述第一時(shí)鐘信號(hào)的頻率相等。且通過(guò)使用位于所述外圍芯片上的分頻器分頻所述基本時(shí)鐘信號(hào)的所述基本頻率來(lái)產(chǎn)生所述第二時(shí)鐘信號(hào)。
9.根據(jù)權(quán)利要求7所述的方法，其特征在于其中所述基本時(shí)鐘信號(hào)的所述基本頻率被設(shè)定為與用于所述外圍設(shè)備的所述第二時(shí)鐘信號(hào)的頻率相等；且通過(guò)使用位于所述外圍芯片上的倍頻器對(duì)所述基本時(shí)鐘信號(hào)的所述基本頻率倍頻來(lái)產(chǎn)生所述第一時(shí)鐘信號(hào)。
10.根據(jù)權(quán)利要求7所述的方法，其特征在于其中時(shí)鐘控制信號(hào)在所述CPU及所述時(shí)鐘發(fā)生器之間通過(guò)用于啟動(dòng)和中止提供到CPU的所述時(shí)鐘信號(hào)的時(shí)鐘控制線(xiàn)路進(jìn)行傳輸。
11.根據(jù)權(quán)利要求10所述的方法，其特征在于用于從所述CPU部分向所述外圍部分傳輸備用信號(hào)的備用信號(hào)線(xiàn)路被作為所述時(shí)鐘控制線(xiàn)路使用。
12.根據(jù)權(quán)利要求7所述的方法，其特征在于使用存儲(chǔ)在位于所述CPU部分內(nèi)的存儲(chǔ)器中的仿真程序進(jìn)行仿真。
全文摘要
一種仿真系統(tǒng)由位于CPU芯片上的CPU部分及位于外圍芯片上的外圍部分組成。CPU部分包括一個(gè)評(píng)價(jià)CPU。外圍部分包括外圍設(shè)備及用于產(chǎn)生具有基本頻率的基本時(shí)鐘信號(hào)的時(shí)鐘發(fā)生器。通過(guò)使用基本時(shí)鐘信號(hào)來(lái)產(chǎn)生用于評(píng)價(jià)CPU的第一時(shí)鐘信號(hào)及用于外圍設(shè)備的第二時(shí)鐘信號(hào),即使用于評(píng)價(jià)CPU的第一時(shí)鐘信號(hào)被改變,此系統(tǒng)也能通過(guò)改變基本時(shí)鐘信號(hào)的倍頻或分頻來(lái)容易地實(shí)現(xiàn)此種頻率改變。
文檔編號(hào)G06F9/455GK1188276SQ9712573
公開(kāi)日1998年7月22日 申請(qǐng)日期1997年12月29日 優(yōu)先權(quán)日1997年12月29日
發(fā)明者勝田博志 申請(qǐng)人:日本電氣株式會(huì)社