專利名稱:單個半導體芯片上的多處理機的制作方法
本發(fā)明一般地說，涉及數(shù)據(jù)處理系統(tǒng)，更具體地說，涉及一個商業(yè)指令處理機、一個科學指令處理機及一個中央處理機在一個單個集成半導體芯片上的集成。
由于數(shù)據(jù)處理系統(tǒng)要銷售到不同的市場，所以，早期的數(shù)據(jù)處理系統(tǒng)被設計成一個處理COBOL(面向商業(yè)的通用語言)指令的商業(yè)計算機，或處理Fortran(公式翻譯程序語言)指令的科學計算機。隨著數(shù)據(jù)處理系統(tǒng)用途的推廣，人們將商業(yè)計算機擴展到包括有科學計算選擇，將科學計算機擴展到包括有商業(yè)計算選擇。HoneywellH800型數(shù)據(jù)處理系統(tǒng)是設計為商業(yè)計算機的，但以后的系統(tǒng)就包括有科學計算選擇。同樣，General Electric 600是設計成科學計算機的，但以后的系統(tǒng)包括有商業(yè)計算選擇。
由于半導體已發(fā)展出了更高級的集成電路，以及數(shù)據(jù)處理系統(tǒng)用途的推廣，人們將科學和商業(yè)性能都設計在同一系統(tǒng)內(nèi)。
研制成的數(shù)據(jù)處理系統(tǒng)，其邏輯線路包括有科學指令處理機(SIP)及商業(yè)指令處理機(CIP)。中央處理機(CPU)和軟件操作系統(tǒng)一起發(fā)出科學指令供科學指令處理機執(zhí)行，發(fā)出商業(yè)指令供商業(yè)指令處理機執(zhí)行?？茖W指令通常對浮點操作數(shù)起作用，浮點操作數(shù)包括一個尾數(shù)和一個指數(shù)。商業(yè)指令通常以十六進制形式對二-十進制操作數(shù)或二進制操作數(shù)起作用。
說明數(shù)據(jù)處理系統(tǒng)中科學指令處理機操作的典型例子是題為“使用一個可控只讀存儲器的十六進制數(shù)字移位器輸出控制”的美國專利第4，295，202號，題為“浮點操作數(shù)的自動舍入”的美國專利第4，295，203號，以及題為“執(zhí)行科學加法指令的裝置”的美國專利第4，308，589號。
題為“利用一個只讀存儲器進行十進制乘法運算的數(shù)據(jù)處理機”的美國專利第4，390，961號，和題為“數(shù)據(jù)處理系統(tǒng)的算術邏輯裝置”的美國專利第4，272，828號示出了數(shù)據(jù)處理系統(tǒng)中商業(yè)指令處理機操作的典型例子。
此外，題為“數(shù)據(jù)處理系統(tǒng)的控制文件裝置”的美國專利第4，258，420號描述了商業(yè)指令處理機中用于存貯從中央處理機接收來的信息的控制文件的應用。題為“數(shù)據(jù)處理系統(tǒng)的算術邏輯裝置”的美國專利第4，272，828號描述了帶有兩個獨立寄存器文件的商業(yè)指令處理機中的算術邏輯裝置，其中每個寄存器文件用于各自的操作數(shù)。這就增強了對算術指令的執(zhí)行能力。
題為“數(shù)據(jù)處理系統(tǒng)中的字、字節(jié)及位的變址尋址”的美國專利第4，079，451號、題為“中央處理機的總線源及移位器控制制”的美國專利第4，451，883號，以及題為“利用中央處理機的數(shù)據(jù)類型字段對擴展整數(shù)及商業(yè)指令處理機指令的微程序控制”的美國專利第4，491，908號都描述了典型的中央處理機操作。
上面公開的美國專利被轉(zhuǎn)讓給霍尼韋爾(Honeywell)信息系統(tǒng)公司，并在這里參考引入本申請書。
上述數(shù)據(jù)處理系統(tǒng)的缺點是有些功能的重復。這需要在分隔的處理機中加上附加的邏輯部分，來執(zhí)行這些功能。為了在當今市場上有競爭性，與以前人們所能接受的相比，系統(tǒng)的尺寸必須更小，價錢必須更便宜。
因此，本發(fā)明的目的之一是提供一個改進了的數(shù)據(jù)處理系統(tǒng)。
本發(fā)明的另一個目的是提供一個需要更少集成電路的改進了的數(shù)據(jù)處理系統(tǒng)。
本發(fā)明的又一個目的是提供一個帶有較少邏輯線路板的改進了的數(shù)據(jù)處理系統(tǒng)。
本發(fā)明還有一個目的是提供一個價格較低的數(shù)據(jù)處理系統(tǒng)。
本發(fā)明再一個目的是把三個處理機結(jié)合到一個單片集成電路的半導體芯片上。
本發(fā)明的另一個目的是把一個商業(yè)指令處理機、一個科學指令處理機及一個中央處理機結(jié)合到一個單片集成電路的半導體芯片上。
數(shù)據(jù)處理系統(tǒng)包括有下列三個處理機的功能度一個商業(yè)指令處理機(CIP)、一個科學指令處理機(SIP)，以及一個集成在單片半導體邏輯元件上的中央處理機(CPU)。邏輯元件中包括有一個處理帶符號及不帶符號的二-十進制操作數(shù)和美國信息交換標準碼操作數(shù)用的十進制單元、一個處理二進制集成和浮點十六進制尾數(shù)操作數(shù)用的二進制單元以及一個處理浮點指數(shù)用的指數(shù)單元。
邏輯元件中也包括有一個帶有可尋址的操作數(shù)及科學累加寄存器的雙通道寄存器文件，和一個用作正常高速暫存功能的工作區(qū)域。
包括在邏輯文件中的還有一個用來接收來自超高速緩沖存儲器或主存儲器的操作數(shù)和指令的輸入數(shù)據(jù)單元、一個用來接收指令的指令預取單元、一個識別指令操作碼的分單元，以及一個下一地址邏輯單元，該單元用于開發(fā)下一個固件字碼的存儲單元的只讀存儲地址，該字碼是要被加在該邏輯元件上用來執(zhí)行指令的。
程序計數(shù)器存儲正在被執(zhí)行的電流指令在主存儲器中的地址，并被遞增指向要被執(zhí)行的下一個指令在主存儲器中的地址。
一些指示器寄存器指出操作數(shù)的狀態(tài)，而一些狀態(tài)寄存器提供執(zhí)行指令的控制信息。
由附上的權(quán)利要求
中的特殊性來表示本發(fā)明特征的新穎性。不過，參考下列與圖結(jié)合在一起的說明，就能很好地理解發(fā)明本身，不論是對構(gòu)成還是操作。
圖1為單個邏輯元件的方框圖，該邏輯元件包括一個基本指令處理機、一個科學指令處理機以及一個商業(yè)指令處理機。
圖1為數(shù)據(jù)處理系統(tǒng)3的方框圖，該系統(tǒng)包括一個執(zhí)行基本操作系統(tǒng)指令、商業(yè)指令及科學指令的處理機邏輯元件。
所有的數(shù)據(jù)元件均以存儲在主存儲器50中的16位字碼為基礎。數(shù)據(jù)可以作為位、字節(jié)、字碼或多字碼來存儲。
處理機邏輯元件1與虛擬存儲器管理單元(VMMU)34、超高速緩沖存儲器36及主存儲器50通過32位BP總線32相聯(lián)接。
虛擬存儲器管理單元34把正在執(zhí)行的指令所敘述的虛 地址翻譯成主存儲器50的實地址。虛地址包括一個循環(huán)數(shù)字、一個分段數(shù)字和一個位移。這樣把存儲在虛擬存儲器管理單元34中的一個過程定位，并使虛擬存儲器管理單元34能把實地址由BP總線32送到主存儲器50，以及直接從虛擬存儲器管理單元34送到超高速緩沖存儲器36。以理解本發(fā)明為目的，虛擬存儲器管理單元34和超高速緩沖存儲器36的操作都是普通的。
基本操作系統(tǒng)指令以若干形式對數(shù)據(jù)起作用，這些形式包括下列數(shù)據(jù)格式符，基數(shù)在最小有效位數(shù)的右邊。
a)一個帶符號的整數(shù)數(shù)據(jù)字節(jié)包含7個數(shù)據(jù)位和一個符號位。范圍(γ)是-27≤γ≤27-1。
b)一個字碼中的符號擴展整數(shù)字節(jié)包含7個跟在9個符號位后面的數(shù)據(jù)位。γ＝-27≤γ≤27-1。
c)一個帶符號的整數(shù)數(shù)據(jù)字碼包含15個數(shù)據(jù)位和一個符號位。γ＝-215≤γ≤215-1。
d)一個雙字碼中的符號擴展整數(shù)字碼包含跟在17個符號位后面的15個數(shù)據(jù)位。γ＝-215≤γ≤215-1。
e)一個帶符號的整數(shù)數(shù)字碼包含31個數(shù)據(jù)位和一個符號位。γ＝-231≤γ≤231-1。
f)一個帶符號的整數(shù)四字碼包含63個數(shù)據(jù)位和一個符號位。
包括有下列不帶符號的整數(shù)數(shù)據(jù)類型
a)包含8個數(shù)據(jù)位的整數(shù)字節(jié)。
γ＝0≤γ≤28-1
b)包含16個數(shù)據(jù)位的數(shù)據(jù)字碼。
γ＝0≤γ≤216-1。
c)包含16個數(shù)據(jù)位的雙字碼中的整數(shù)字碼，其中數(shù)據(jù)位跟在16個零位的后面。
γ＝0≤γ≤216-1。
d)包含32個數(shù)據(jù)位的整數(shù)雙字碼。
γ＝0≤γ≤232-1
e)包含64個數(shù)據(jù)位的整數(shù)四字碼。
γ＝0≤γ≤264-1。
商業(yè)指令對三個數(shù)據(jù)類型起作用
a)十進制(二-十)進制字符串;
b)文字數(shù)字式(美國信息交換標準碼)字符串;和
c)二進制數(shù)字(16或32位)。
科學指令對兩個數(shù)據(jù)類型起作用。
a)十六進制浮點，它包括一個超過64個格式的7數(shù)據(jù)位的指數(shù)(e)、一個符號位(s)和一個6個十六進制數(shù)字或14個十六進制數(shù)字的尾數(shù)(f)。小數(shù)尾數(shù)(f)的范圍是
0≤f≤ ((166-1))/(166) ,而對于雙字碼，其范圍為
0≤f≤ ((1614-1))/(1614) 。
浮點數(shù)的值為(-1)S×f×16(e-64)。
b)對于單字碼是16位，而對雙字碼是32位的帶符號的整數(shù)數(shù)字(i)。
按2的補碼形式，整數(shù)(i)的范圍對單字碼來說是
-215≤i≤215-1，對于雙字碼來說是
-231≤i≤231-1。
基本操作系統(tǒng)指令包括普通的
寄存、存儲及寄存器與存儲器之間的交換。
比較-加、減、乘和除操作;以及
或(OR)、與(AND)和異-或(exclusive OR)邏輯操作。
對于商業(yè)指令十進制數(shù)據(jù)類型，操作包括
算術-加、減、乘和除;
十進制比較;
十進制數(shù)據(jù)格式符間的轉(zhuǎn)換;
向二進制的轉(zhuǎn)換;
十進制移位;以及
數(shù)字字符串編輯。
文字數(shù)字式操作包括
文字數(shù)字式比較;
用字符翻譯;
字符串檢索-確認等同;
字符串校驗-檢測不同;
字符串移動;和
數(shù)字字符串編輯。
二進制操作是一種
向十進制字符串的轉(zhuǎn)換。
科學指令包括
科學加;
科學比較;
科學加、減、乘和除，
科學存儲;以及
科學交換。
寄存器文件2包含64個32位寄存器。寄存器文件2的若干程序可見寄存器可以由Honeywell Level 6指令裝置的各種不同的指令來寄存和讀出。該指令裝置在1978年10月版的Honeywell Level 6微機系統(tǒng)手冊的序號CC71中作了描述。
其中有7個普通字碼操作數(shù)寄存器、9個地址寄存器、7個普通雙字碼操作數(shù)寄存器、兩個控制寄存器、三個科學累加器以及一個描述符分段基數(shù)寄存器。
普通字碼操作數(shù)寄存器R1到R7是16位字碼操作數(shù)普通寄存器和累加器。它們也被用作變址寄存器。
地址寄存器為32位長。寄存器B1到B7是基數(shù)寄存器，RDBR為遠程描述符基數(shù)寄存器，T為棧指示器。寄存器B1到B7用于編地址。
雙字碼操作數(shù)寄存器K1到K7是32位雙字碼普通寄存器和累加器，它們也用于變址。
控制寄存器，即s寄存器，存儲過程狀態(tài)的保密關鍵碼。該寄存器指示出下列內(nèi)容
a)所有子系統(tǒng)都成功地通過了質(zhì)量邏輯試驗(QLT)程序;
b)正在處理現(xiàn)行機密計算環(huán)。
處理機3有許多計算環(huán)，典型的有四個。計算環(huán)是機密數(shù)據(jù)系統(tǒng)的一部分。有包括操作系統(tǒng)軟件和應用軟件在內(nèi)的所有軟件均被用在一個指定的計算環(huán)上。需要預先指定的代碼來使人能把軟件存取在一個特殊計算環(huán)中作為保密系統(tǒng)的一部分。
寄存器文件2中的循環(huán)報警寄存器檢測軟件是否已從高機密計算環(huán)過渡到較低的機密計算環(huán)。
此外包括的是三個科學累加器SA1、SA2和SA3，它們存儲浮點操作數(shù)的尾數(shù)。每個十六進制形式的尾數(shù)都可以存儲在一個32位(兩個字碼)字段或一個64位(4個字碼)字段當中。7位指數(shù)和它們各自的符號位均存儲在一個4×8位指數(shù)寄存器文件12-2的三個8位寄存器中。
描述符分段基數(shù)寄存器按4個字碼存儲，以決定處理機的尋址方式和現(xiàn)行地址處理空間。
處理機3有兩種尋址方式，絕對尋址方式(AAM)和翻譯尋址方式(TAM)。開始，處理機3處于絕對尋址方式，直到描述符基數(shù)寄存器被寄存時，處理機3進入翻譯尋址方式，也就是處理機的正常尋址方式。在用絕對尋址方式期間，處理機3把所有虛地址解釋成實地址，即不進行地址翻譯。在使用翻譯尋址方式時，處理機3用分段分頁表把所有虛地址翻譯成實地址。
寄存器文件2提供寄存器來限定主存儲器50中的棧存儲器對該系統(tǒng)中各個中斷級的參量。該棧存儲器被用來存儲操作數(shù)或指令。存儲在寄存器文件2中的棧地址指示器的內(nèi)容指向四字碼棧首標的第一個字碼。棧首標限定了定好址的棧存儲器中字碼的數(shù)字，也限定了通常由棧存儲器消耗掉的字碼的數(shù)字。
寄存器文件2不但提供在執(zhí)行乘法或除法指令期間對得到的部分乘積和部分商的存儲，而且也提供一個工作區(qū)域來存儲正在處理的現(xiàn)行操作數(shù)。
除了寄存器文件2以外，許多分立的寄存器被提供來加快邏輯元件1的處理時間。
程序計數(shù)器14存儲正在執(zhí)行的現(xiàn)行指令的地址。除了表示轉(zhuǎn)移的時候，它通常被增量指向下一個指令。
指示器寄存器24包括一個基本操作系統(tǒng)(BOPS)寄存器24-2，一個商業(yè)指示器(CI)寄存器24-4，以及一個科學指示器(SI)寄存器24-6。基本操作系統(tǒng)寄存器24-2包括有用于操作系統(tǒng)指令的程序狀態(tài)指示器，它們是
a)一個溢出指示器;
b)一個進位指示器;
c)一個表示最后被測位狀態(tài)的位測試指示器;
d)一個表示最后一個外圍設備是否接到送給它的輸入/輸出(I/O)命令的輸入/輸出指示器。
e)最后比較操作的“大于”結(jié)果;
f)最后比較操作的“小于”結(jié)果;
g)最后比較操作的“異號”結(jié)果。
商業(yè)指示器寄存器24-4的內(nèi)容表示
a)在結(jié)果對接收字段來說太大或檢測出除以零的情況時，在十進制操作過程中，溢出指示器置“1”;
b)如果對接收字段來說，結(jié)果太大，則在文字數(shù)字式操作過程中，截斷指示器置“1”。
c)在十進制操作過程中，當一個負結(jié)果被存儲入不帶符號的字段時，符號故障指示器置“1”。
d)當對十進制算術操作來說結(jié)果大于零或需要十進制或文字數(shù)字式比較的第一個操作數(shù)大于第二個操作數(shù)時，“大于”位置“1”。
e)在十進制算術指令過程中結(jié)果小于零，或在十進制或算術比較過程中第一個操作數(shù)小于第二個操作數(shù)時，“小于”位置“1”。
科學指示器寄存器24-6的內(nèi)容表示
a)當浮點操作的結(jié)果有一個比允許值小的指數(shù)值時，指數(shù)下溢指示器置“1”;
b)如果在浮點向整數(shù)的轉(zhuǎn)換操作期間，整數(shù)被截斷，則有效誤差位置“1”;
c)在浮點向整數(shù)的轉(zhuǎn)換操作期間，當小數(shù)的非零部分被截斷時，精密誤差位置“1”。
d)“大于”位只能在比較操作中被變更。
e)“小于”位只能在比較操作中被變更。
方式寄存器26包含兩個基本操作系統(tǒng)寄存器26-2，一個商業(yè)指示器寄存器26-4和兩個科學指示器寄存器26-6。
第一個基本操作系統(tǒng)寄存器26-2帶有與R1到R7寄存器溢出相聯(lián)系的陷井賦能控制關鍵碼。與此類似，第二個基本操作系統(tǒng)寄存器26-2帶有與K1到K7寄存器溢出相聯(lián)系的陷井賦能方式控制關鍵碼。
商業(yè)器寄存器26-4帶有溢出陷井的陷井賦能控制關鍵碼和一個商業(yè)指令截斷陷井。
第一個科學指示器26-4包括
a)一個位，它在置零時表示截斷方式，在置1時表示舍入方式;
b)兩個位，用于各個科學累加器SA1，SA2和SA3來表示主存儲器字段長度(2或4個字碼)和寄存器文件2中累加器字段長度(2或4個字碼)。
第2個科學指示器寄存器26-6存儲有三個分別用于指數(shù)溢出、有效誤差和精密誤差的賦能陷井位。
在執(zhí)行指令的過程中，程序計數(shù)器14被增量指向主存儲器50中存儲有下一個指令的地方。下一個指令由輸入數(shù)據(jù)單元16從虛存儲器管理單元34或高速緩沖存儲器36通過一個32位BP總線32接收。該指令被匯編入指令預取單元18，然后被傳送給一個轉(zhuǎn)移單元20。操作碼在那里被釋碼，指示器寄存器24和方式寄存器26的狀態(tài)被檢定來確定是否需要對指令進行特殊處理。下一個地址邏輯部分22接收14個位來產(chǎn)生通過67位BC總線42送往只讀存儲器(ROS)38的起動地址，以提供一個67位微字碼來控制執(zhí)行由處理機3發(fā)生的指令。
二進制和十六進制尾數(shù)操作數(shù)據(jù)通過一個二進制單元11進行處理，該二進制單元包括一個二進制算術邏輯單元(BALU)4、一個Q寄存器6和一個移位器8。二-十進制和美國信息交換標準碼操作數(shù)通過一個十進制單元10進行處理，該十進制單元包括一個十進制算術邏輯單元(DALU)10-6、一個乘數(shù)寄存器10-2和一個乘法只讀存儲器10-4。指數(shù)單元處理浮點操作數(shù)的指數(shù)部分，并包括一個4×8位的指數(shù)寄存器文件12-2和一個數(shù)據(jù)算術邏輯單元(EALU)12-4。
由指令規(guī)定的操作數(shù)被記入數(shù)據(jù)單元16接收并存儲在由來自只讀存儲器38的67位微字碼指出的寄存器文件2的寄存器中。操作數(shù)經(jīng)過32位B總線28傳遞到寄存器文件2中，或經(jīng)過二進制算術邏輯單元4的B側(cè)后直接經(jīng)32位BI總線30或經(jīng)過移位器8到達寄存器文件2。這就確定了操作數(shù)在寄存器文件2的寄存器中的位置。對于浮點數(shù)字，尾數(shù)被存儲在寄存器文件2中，指數(shù)和符號被存儲在4×8位指數(shù)寄存器文件12-2中。
32位Q寄存器6起對二進制算術邏輯單元4的擴充作用，用以處理64位操作數(shù)。Q寄存器6也存儲在執(zhí)行二進制乘法和除法指令過程中的部分乘積和部分商，用于隨后向寄存器文件2傳遞。
在執(zhí)行科學加和科學減指令時，Q寄存器6對移位器8操作用于均衡指數(shù)。
移位器8對二進制算術及邏輯單元4的B側(cè)操作，用于執(zhí)行普通的32位二進制移位操作、左移位、右移位、左移位環(huán)繞及右移位環(huán)繞。移位器8對Q寄存器6和二進制算術及邏輯單元4操作，以執(zhí)行64位二進制移位操作。
對于簡單的二進制算術加和減操作，在第一個操作數(shù)從寄存器文件2的A地址存儲單元中讀出的同時，第二個操作數(shù)也從寄存器文件2的B地址存儲單元中讀出。第一和第二操作數(shù)分別被加在二進制算術邏輯單元4的A和B輸入端上，其結(jié)果回存于寄存器文件2的一個預定位置的存儲單元。該存儲單元通常就是第一或第二操作數(shù)被讀出的存儲單元。
二-十進制(BCD)操作數(shù)據(jù)指令由十進制單元10執(zhí)行。來自寄存器文件2的二-十進制操作數(shù)被同時加在十進制算術邏輯單元(DALU)10-6上，其結(jié)果回存于寄存器文件2。
十進制除法指令由一系列逐次減法執(zhí)行。通過把各個乘數(shù)數(shù)字存儲在乘數(shù)寄存器10-2中，以訪問乘法只讀存儲器10-4來執(zhí)行十進制乘法指令。來自寄存器文件2中的各個被乘數(shù)數(shù)字也依次訪問乘法只讀存儲器10-4，以將一“個”(units)部分乘積十進制數(shù)字和一個“十”(tens)乘積十進制數(shù)字讀出到十進制算術邏輯單元10-6的B側(cè)。
各個“個”部分乘積十進制數(shù)字被加在它相應的預先存儲的部分乘積十進制數(shù)字上，產(chǎn)生一個新的部分乘積十進制數(shù)字，用來存儲在寄存器文件2中預先存儲的部分乘積十進制數(shù)字被讀出的存儲單元上，同樣，把下一個較大的預先存儲的十進制數(shù)字加在“十”部分乘積十進制數(shù)字上，用以替換預先存儲的部分乘積十進制數(shù)字。這個過程一直繼續(xù)進行到高位乘數(shù)十進制數(shù)字通過乘數(shù)寄存器10-2的處理，該最后的部分乘積就成了乘法的乘積。
指數(shù)被存儲在4×8位指數(shù)寄存器文件12-2中。在乘法操作中，把指數(shù)加進指數(shù)算術邏輯單元12-4，并把代表乘積的指數(shù)回存于4×8位指數(shù)寄存器文件12-2中。因為把浮點尾數(shù)按帶有立即放到十進制小數(shù)點右邊的高位十六進制數(shù)字的小數(shù)存儲，存儲在寄存器文件中的乘積操作便通過二進制算術邏輯單元4的B側(cè)，Q寄存器6及移位器8進行規(guī)格化，而且回存在寄存器文件2中。調(diào)整指數(shù)來反射由指數(shù)算術邏輯單元12-4移位的十六進制數(shù)字的數(shù)。尾數(shù)和指數(shù)進行了規(guī)格化的乘積經(jīng)過BI總線30及BP總線32回存到主存儲器50中由指令規(guī)定的一個地址上。
已描述和說明了本發(fā)明的一個最佳實施例，精通本技術的人將認識到可以做出許多變異和變體來影響所述的發(fā)明，而且這些變體和變異仍在此發(fā)明申請專利的范圍內(nèi)。因此，上面指出的許多元件都可以用能夠提供同樣結(jié)果的不同元件更換或替代，而又都屬于本發(fā)明申請專利的真意。所以，只按本權(quán)利要求
的范圍所表示的來限制本發(fā)明。
權(quán)利要求
1、數(shù)據(jù)處理系統(tǒng)包括執(zhí)行一個基本操作系統(tǒng)指令處理機、一個科學指令處理機以及一個商業(yè)指令處理機的功能度的裝置，這些處理機集成在單個半導體邏輯芯片上，上述半導體裝置包括
存儲多個操作數(shù)的寄存器文件裝置；
與上述寄存器文件裝置相聯(lián)接的，用來處理上述多個操作數(shù)中的第一類操作數(shù)的二進制單元裝置，該類操作數(shù)包括浮點操作數(shù)的尾數(shù)和基本操作系統(tǒng)操作數(shù)的二進制數(shù)據(jù)；
與上述寄存器文件裝置相聯(lián)接的，用來處理上述多個操作數(shù)的第二類操作數(shù)的十進制單元裝置，該類操作數(shù)包括二一十進制操作數(shù)；
與上述寄存器文件裝置相聯(lián)接的，用來處理上述第一類多個操作數(shù)的指數(shù)裝置，該類操作數(shù)包括上述浮點操作數(shù)的指數(shù)；
這里，處理上述多個操作數(shù)的第一類及第二類操作數(shù)所得的結(jié)果回存在上述寄存器文件裝置中。
2、權(quán)利要求
1所述的裝置，其中，所述二進制裝置包括
第一算術邏輯單元裝置，該裝置用于對上述多個操作數(shù)的第一類操作數(shù)中的第一和第二操作數(shù)進行算術操作，從上述寄存器文件裝置同時接收到上述第一和第二操作數(shù)，上述第一算術邏輯單元裝置產(chǎn)生表示上述算術運算結(jié)果的第三操作數(shù)。
3、權(quán)利要求
2所述的裝置，其中，上述二進制單元裝置還包括
與上述第一算術邏輯單元裝置和上述寄存器文件裝置相聯(lián)接的移位器裝置，用于在該裝置得到所述算術操作的指示時使從上述第一算術邏輯單元裝置接收來的上述第三操作數(shù)移位一個預定量，由此產(chǎn)生存儲于上述寄存器文件裝置中的第四操作數(shù)。
4、權(quán)利要求
3所述的裝置，其中，上述二進制單元裝置還包括
與上述移位器裝置、上述第一算術邏輯單元裝置及上述寄存器文件裝置相聯(lián)接的Q寄存器裝置，該裝置用于把兩倍長度的操作數(shù)移位一預定的量，以使上述移位后的兩倍長度的操作數(shù)存儲到上述寄存器文件裝置中。
5、權(quán)利要求
4所述的裝置，其中，所述Q寄存器裝置還要與上述移位器聯(lián)接，該裝置用來分別接收乘法和除法操作過程中的部分乘積和部分商，以傳遞到上述寄存器文件裝置中。
6、權(quán)利要求
5所述的裝置，其中所述十進制單元裝置包括
與上述寄存器文件裝置相聯(lián)接的乘數(shù)寄存器裝置，該裝置用于在上述乘法操作中存儲上述多個操作數(shù)內(nèi)第二類操作數(shù)的逐次乘數(shù)數(shù)字;
與上述乘數(shù)裝置及上述寄存器文件裝置相聯(lián)接的只讀存儲器裝置，該裝置用于接收來自上述乘數(shù)寄存器裝置的各個逐次乘數(shù)數(shù)字和各個依次來自上述寄存器文件裝置的被乘數(shù)數(shù)字，以產(chǎn)生一個“個”(units)部分乘積與一個“十”(tens)部分乘積;
與上述寄存器文件裝置及上述只讀存儲器裝置相聯(lián)接的第二算術邏輯單元裝置，該裝置用于接收來自上述寄存器文件裝置的前位部分乘積，和來自上述只讀存儲器裝置的上述“個”(units)及“十”(tens)部分乘積，以產(chǎn)生存入上述寄存器文件裝置中的下一個部分乘積。
7、權(quán)利要求
6所述的裝置，其中，上述指數(shù)裝置包括
與上述寄存器文件相聯(lián)接的指數(shù)寄存器文件裝置，該裝置用于接收上述浮點操作數(shù)的指數(shù);
與上述指數(shù)寄存器文件裝置及上述寄存器文件裝置相聯(lián)接的第三算術邏輯單元裝置，該裝置在浮點乘法操作時將第一和第二指數(shù)相加，在浮點除法操作時將第一和第二指數(shù)相減，以存入到上述寄存器文件裝置中。
8、數(shù)據(jù)處理系統(tǒng)包括一個以操作數(shù)或指令的形式存儲信息的子存儲系統(tǒng)，一個存儲固體字碼的控制存儲器及集成在單個半導體邏輯芯片上的執(zhí)行上述指令的裝置，上述指令的形式為基本操作系統(tǒng)指令、科學指令及商業(yè)指令，上述基本操作系統(tǒng)指令對二進制操作數(shù)起作用，上述科學指令對浮點操作數(shù)起作用，而上述商業(yè)指令對二-十進制操作數(shù)起作用，上述裝置包括
與上述子存儲系統(tǒng)相聯(lián)接的程序計數(shù)器裝置，該計數(shù)器用于在下一要執(zhí)行的指令所在的上述子存儲系統(tǒng)中產(chǎn)生地址;
與上述子存儲系統(tǒng)相聯(lián)接的輸入數(shù)據(jù)裝置，該裝置用于接收來自上述子存儲系統(tǒng)的上述下一指令;
與上述輸入數(shù)據(jù)裝置相聯(lián)接的控制存儲器裝置，該存儲器用來接收上述下一指令中包括的操作碼，以產(chǎn)生一個控制存儲器地址，上述控制存儲器響應上述控制存儲器地址，以讀出一個固件字碼;
與上述輸入數(shù)據(jù)裝置和上述控制存儲器相聯(lián)接的，響應上述下一指令的地址部分和上述固件字碼的寄存器文件裝置，該裝置用于產(chǎn)生上述子存儲系統(tǒng)中的上述操作數(shù)的地址，上述子存儲系統(tǒng)響應上述地址，讀出上述操作數(shù)，以傳遞到上述輸入數(shù)據(jù)裝置中;
與上述輸入數(shù)據(jù)裝置相聯(lián)接的二進制單元裝置，該裝置用來接收上述操作數(shù)，上述寄存器文件裝置與上述二進制單元裝置相聯(lián)接，如果上述操作數(shù)是一個二進制操作數(shù)或二-十進制操作數(shù)，則寄存器文件裝置存儲從上述二進制單元裝置接收到的上述操作數(shù)，如果上述操作數(shù)是浮點操作數(shù)，該寄存器文件裝置則存儲一個尾數(shù);
與上述輸入數(shù)據(jù)裝置相聯(lián)接的指數(shù)單元裝置，如果上述操作數(shù)為上述浮點操作數(shù)，則該指數(shù)單元裝置用于存儲上述操作數(shù)的指數(shù)。
9、權(quán)利要求
8的裝置還包括
與上述寄存器文件裝置和上述控制裝置相聯(lián)接的十進制單元裝置，該裝置用于進行由上述操作碼規(guī)定的算術操作，該操作碼對上述接收自上述寄存器文件裝置的上述二-十進制操作數(shù)給定上述商業(yè)指令;
與上述寄存器文件裝置和上述控制存儲器裝置相耦合的上述二進制單元裝置，該裝置進行上述操作碼規(guī)定的算術操作，該操作碼對上述接收自上述寄存器文件裝置的上述二進制操作數(shù)給定科學指令，該裝置還用于進行上述操作碼規(guī)定的算術操作，而該操作碼是對接收自上述寄存器文件裝置的上述尾數(shù)給定上述科學指令的。
與上述控制存儲裝置相耦合的上述指數(shù)單元裝置，該裝置用于進行上述操作碼規(guī)定的算術操作，該操作碼對上述指數(shù)給定上述浮點指令。
這里，上述算術操作的結(jié)果存儲在上述寄存器文件裝置中。
專利摘要
一個數(shù)據(jù)處理系統(tǒng)，它具有一個商業(yè)指令處理機、一個科學指令處理機和一個基本指令處理機的功能度，這些處理機集成在一個單片半導體邏輯元件上。
文檔編號G06F15/16GK86102305SQ86102305
公開日1986年11月19日 申請日期1986年4月10日
發(fā)明者索馬斯·J·約翰, 理查德·P·凱利, 詹·庫·申, 邁克爾·M·拉古英 申請人:霍尼韋爾信息系統(tǒng)公司導出引文BiBTeX, EndNote, RefMan