本申請(qǐng)涉及芯片設(shè)計(jì)，特別是涉及一種邏輯綜合方法、裝置、設(shè)備、可讀存儲(chǔ)介質(zhì)和程序產(chǎn)品。

背景技術(shù)：

1、芯片的邏輯綜合是將寄存器傳輸級(jí)的硬件描述語(yǔ)言描述的邏輯結(jié)構(gòu)轉(zhuǎn)換為門(mén)級(jí)電路的過(guò)程，是芯片設(shè)計(jì)中的一個(gè)重要技術(shù)領(lǐng)域，在大規(guī)模芯片的設(shè)計(jì)中具有重要的作用。

2、目前，在邏輯綜合的過(guò)程中，一般通過(guò)eda（electronic?design?automation，電子設(shè)計(jì)自動(dòng)化）工具根據(jù)一定的約束條件對(duì)芯片電路進(jìn)行優(yōu)化，但是，目前的邏輯綜合過(guò)程，當(dāng)芯片規(guī)模較大時(shí)，由于計(jì)算量大，需要花費(fèi)較長(zhǎng)的時(shí)間，效率較低。

技術(shù)實(shí)現(xiàn)思路

1、基于此，有必要針對(duì)上述技術(shù)問(wèn)題，提供一種能夠提高芯片的邏輯綜合效率的邏輯綜合方法、裝置、設(shè)備、可讀存儲(chǔ)介質(zhì)和程序產(chǎn)品。

2、第一方面，本申請(qǐng)?zhí)峁┝艘环N邏輯綜合方法，包括：

3、對(duì)目標(biāo)芯片進(jìn)行模塊劃分，確定多個(gè)子模塊；

4、獲取目標(biāo)芯片用于進(jìn)行邏輯綜合的邏輯綜合文件；

5、根據(jù)邏輯綜合文件確定各子模塊對(duì)應(yīng)的目標(biāo)邏輯綜合文件；

6、為各子模塊創(chuàng)建子線(xiàn)程，通過(guò)子線(xiàn)程以及各子模塊對(duì)應(yīng)的目標(biāo)邏輯綜合文件對(duì)各子模塊進(jìn)行邏輯綜合處理，各子線(xiàn)程并行執(zhí)行。

7、在其中一個(gè)實(shí)施例中，對(duì)目標(biāo)芯片進(jìn)行模塊劃分，確定多個(gè)子模塊，包括：

8、根據(jù)目標(biāo)芯片的功能，將目標(biāo)芯片劃分為多個(gè)第一模塊，各第一模塊分別對(duì)應(yīng)目標(biāo)芯片的一個(gè)功能；

9、若第一模塊的大小超過(guò)預(yù)設(shè)閾值，根據(jù)目標(biāo)芯片的引腳個(gè)數(shù)對(duì)第一模塊進(jìn)行劃分，得到多個(gè)第二模塊；

10、將大小未超過(guò)預(yù)設(shè)閾值的第一模塊以及各第二模塊，確定為子模塊。

11、在其中一個(gè)實(shí)施例中，根據(jù)邏輯綜合文件確定各子模塊對(duì)應(yīng)的目標(biāo)邏輯綜合文件，包括：

12、確定各子模塊包含的目標(biāo)器件；

13、根據(jù)目標(biāo)器件以及邏輯綜合文件確定各子模塊對(duì)應(yīng)的目標(biāo)邏輯綜合文件。

14、在其中一個(gè)實(shí)施例中，根據(jù)目標(biāo)器件以及邏輯綜合文件確定各子模塊對(duì)應(yīng)的目標(biāo)邏輯綜合文件，包括：

15、根據(jù)各子模塊的模塊標(biāo)識(shí)為各子模塊建立對(duì)應(yīng)的目標(biāo)文件夾；

16、根據(jù)邏輯綜合文件中目標(biāo)器件對(duì)應(yīng)的邏輯綜合文件，在目標(biāo)文件夾中生成各子模塊對(duì)應(yīng)的目標(biāo)邏輯綜合文件。

17、在其中一個(gè)實(shí)施例中，邏輯綜合文件包括寄存器傳輸級(jí)rtl文件、設(shè)計(jì)約束文件、環(huán)境配置文件以及工程庫(kù)文件中的至少一種。

18、在其中一個(gè)實(shí)施例中，方法還包括：

19、若全部子線(xiàn)程邏輯綜合成功，則確定目標(biāo)芯片邏輯綜合成功，輸出目標(biāo)芯片的邏輯綜合結(jié)果；

20、若存在子線(xiàn)程邏輯綜合失敗，記錄邏輯綜合失敗的子線(xiàn)程對(duì)應(yīng)的子模塊的模塊標(biāo)識(shí)，并輸出對(duì)應(yīng)的失敗提示信息。

21、第二方面，本申請(qǐng)還提供了一種邏輯綜合裝置，該裝置包括：

22、劃分模塊，用于對(duì)目標(biāo)芯片進(jìn)行模塊劃分，確定多個(gè)子模塊；

23、獲取模塊，用于獲取目標(biāo)芯片用于進(jìn)行邏輯綜合的邏輯綜合文件；

24、確定模塊，用于根據(jù)邏輯綜合文件確定各子模塊對(duì)應(yīng)的目標(biāo)邏輯綜合文件；

25、創(chuàng)建模塊，用于為各子模塊創(chuàng)建子線(xiàn)程，通過(guò)子線(xiàn)程以及各子模塊對(duì)應(yīng)的目標(biāo)邏輯綜合文件對(duì)各子模塊進(jìn)行邏輯綜合處理，各子線(xiàn)程并行執(zhí)行。

26、第三方面，本申請(qǐng)還提供了一種計(jì)算機(jī)設(shè)備，包括存儲(chǔ)器和處理器，所述存儲(chǔ)器存儲(chǔ)有計(jì)算機(jī)程序，所述處理器執(zhí)行所述計(jì)算機(jī)程序時(shí)實(shí)現(xiàn)上述第一方面任一所述的邏輯綜合方法。

27、第四方面，本申請(qǐng)還提供了一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其上存儲(chǔ)有計(jì)算機(jī)程序，所述計(jì)算機(jī)程序被處理器執(zhí)行時(shí)實(shí)現(xiàn)上述第一方面任一所述的邏輯綜合方法。

28、第五方面，本申請(qǐng)還提供了一種計(jì)算機(jī)程序產(chǎn)品，包括計(jì)算機(jī)程序，該計(jì)算機(jī)程序被處理器執(zhí)行時(shí)實(shí)現(xiàn)上述第一方面任一所述的邏輯綜合方法。

29、上述邏輯綜合方法、裝置、設(shè)備、可讀存儲(chǔ)介質(zhì)和程序產(chǎn)品，首先，對(duì)目標(biāo)芯片進(jìn)行模塊劃分后得到多個(gè)子模塊，然后，獲取目標(biāo)芯片用于進(jìn)行邏輯綜合的邏輯綜合文件，根據(jù)邏輯綜合文件確定各子模塊對(duì)應(yīng)的目標(biāo)邏輯綜合文件，最后，為各子模塊創(chuàng)建子線(xiàn)程，通過(guò)子線(xiàn)程以及各子模塊對(duì)應(yīng)的目標(biāo)邏輯綜合文件對(duì)各子模塊進(jìn)行邏輯綜合處理，各子線(xiàn)程并行執(zhí)行。這樣，當(dāng)目標(biāo)芯片的規(guī)模較大時(shí)，通過(guò)將目標(biāo)芯片劃分為多個(gè)子模塊，對(duì)各個(gè)子模塊創(chuàng)建子線(xiàn)程進(jìn)行邏輯綜合，各個(gè)子線(xiàn)程并行執(zhí)行，實(shí)現(xiàn)了多線(xiàn)程進(jìn)行邏輯綜合，減少了目標(biāo)芯片進(jìn)行邏輯綜合的時(shí)間，提高了目標(biāo)芯片邏輯綜合的效率。

技術(shù)特征：

1.一種邏輯綜合方法，其特征在于，所述方法包括：

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述對(duì)目標(biāo)芯片進(jìn)行模塊劃分，確定多個(gè)子模塊，包括：

3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述根據(jù)所述邏輯綜合文件確定各所述子模塊對(duì)應(yīng)的目標(biāo)邏輯綜合文件，包括：

4.根據(jù)權(quán)利要求3所述的方法，其特征在于，根據(jù)所述目標(biāo)器件以及所述邏輯綜合文件確定各所述子模塊對(duì)應(yīng)的目標(biāo)邏輯綜合文件，包括：

5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述邏輯綜合文件包括寄存器傳輸級(jí)rtl文件、設(shè)計(jì)約束文件、環(huán)境配置文件以及工程庫(kù)文件中的至少一種。

6.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述方法還包括：

7.一種邏輯綜合裝置，其特征在于，所述裝置包括：

8.一種計(jì)算機(jī)設(shè)備，包括存儲(chǔ)器和處理器，所述存儲(chǔ)器存儲(chǔ)有計(jì)算機(jī)程序，其特征在于，所述處理器執(zhí)行所述計(jì)算機(jī)程序時(shí)實(shí)現(xiàn)權(quán)利要求1至6中任一項(xiàng)所述的方法的步驟。

9.一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其上存儲(chǔ)有計(jì)算機(jī)程序，其特征在于，所述計(jì)算機(jī)程序被處理器執(zhí)行時(shí)實(shí)現(xiàn)權(quán)利要求1至6中任一項(xiàng)所述的方法的步驟。

10.一種計(jì)算機(jī)程序產(chǎn)品，包括計(jì)算機(jī)程序，其特征在于，所述計(jì)算機(jī)程序被處理器執(zhí)行時(shí)實(shí)現(xiàn)權(quán)利要求1至6中任一項(xiàng)所述的方法的步驟。

技術(shù)總結(jié)
本申請(qǐng)涉及一種邏輯綜合方法、裝置、設(shè)備、可讀存儲(chǔ)介質(zhì)和程序產(chǎn)品。所述方法包括：首先，對(duì)目標(biāo)芯片進(jìn)行模塊劃分后得到多個(gè)子模塊，然后，獲取目標(biāo)芯片用于進(jìn)行邏輯綜合的邏輯綜合文件，根據(jù)邏輯綜合文件確定各子模塊對(duì)應(yīng)的目標(biāo)邏輯綜合文件，最后，為各子模塊創(chuàng)建子線(xiàn)程，通過(guò)子線(xiàn)程以及各子模塊對(duì)應(yīng)的目標(biāo)邏輯綜合文件對(duì)各子模塊進(jìn)行邏輯綜合處理，各子線(xiàn)程并行執(zhí)行。采用本方法能夠減少了目標(biāo)芯片進(jìn)行邏輯綜合的時(shí)間，提高了目標(biāo)芯片邏輯綜合的效率。

技術(shù)研發(fā)人員：夏愛(ài)龍,趙小華,劉來(lái)旺
受保護(hù)的技術(shù)使用者：沐曦集成電路（南京）有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/30