本發(fā)明屬于集成電路，具體涉及一種驅(qū)動系統(tǒng)。

背景技術(shù)：

1、在串行接口中，驅(qū)動器是發(fā)射機部分的一個關(guān)鍵模塊，直接決定了發(fā)射機的性能參數(shù)。常見的驅(qū)動器結(jié)構(gòu)有電流模邏輯(current?mode?logic，cml)結(jié)構(gòu)和源串聯(lián)端接(source-series?terminated，sst)結(jié)構(gòu)。cml結(jié)構(gòu)實現(xiàn)簡單，但是存在靜態(tài)功耗，而sst結(jié)構(gòu)沒有靜態(tài)功耗，理論上在相同的擺幅下，sst結(jié)構(gòu)的功耗僅為cml結(jié)構(gòu)的四分之一。所以，在高速低功耗設(shè)計中，更青睞sst結(jié)構(gòu)的驅(qū)動器。

2、串行接口發(fā)射機通?？梢苑譃槿俾屎桶胨俾始軜?gòu)，全速率架構(gòu)的發(fā)射機需要頻率和串行接口比特率相同的時鐘，而半速率架構(gòu)的發(fā)射機只需要頻率是串行接口比特率一半的時鐘，但是占空比的失調(diào)會直接影響輸出信號的眼圖質(zhì)量。一般來說，在速度很高的發(fā)射機中，時鐘性能和關(guān)鍵路徑的時序會成為設(shè)計上的瓶頸，為了降低設(shè)計難度，并且節(jié)省功耗，會采用半速率的架構(gòu)的發(fā)射機。

3、在半速率架構(gòu)的發(fā)射機中，如果采用了sst結(jié)構(gòu)的驅(qū)動系統(tǒng)，通常有兩種實現(xiàn)方式，如圖1所示，一種是采用半速率的時鐘信號clk_d2控制二選一(2：1)選擇器，選擇器的輸出端連接全速率的sst驅(qū)動器，這種方式的好處是半速率的時鐘信號clk_d2不需要直接控制驅(qū)動器，簡化了時鐘通路的設(shè)計，但是驅(qū)動器的延時易受電源噪聲影響。

4、如圖2所示，另一種是半速率的時鐘信號clk_d2p、clk_d2n直接控制半速率的sst驅(qū)動器，這種結(jié)構(gòu)的驅(qū)動器直接通過時鐘信號控制輸出信號，可以消除電源噪聲對驅(qū)動器延時的影響，但是時鐘信號需要直接控制驅(qū)動器，當(dāng)為了實現(xiàn)預(yù)加重或者阻抗匹配，sst驅(qū)動器通常有多個，所以時鐘信號需要驅(qū)動多個驅(qū)動器，這樣時鐘信號的負載會變得很大，需要將時鐘信號分成多路來分別驅(qū)動，時鐘通路設(shè)計會比較復(fù)雜，不僅對多路時鐘信號的延時匹配有很高要求，而且會消耗很大的功耗。

5、公開于該背景技術(shù)部分的信息僅僅旨在增加對本發(fā)明的總體背景的理解，而不應(yīng)當(dāng)被視為承認或以任何形式暗示該信息構(gòu)成已為本領(lǐng)域一般技術(shù)人員所公知的現(xiàn)有技術(shù)。

技術(shù)實現(xiàn)思路

1、本發(fā)明的目的在于提供一種驅(qū)動系統(tǒng)，其無需時鐘信號直接控制驅(qū)動，從而在驅(qū)動器數(shù)量很多時，不會增加設(shè)計復(fù)雜度和功耗。

2、為了實現(xiàn)上述目的，本發(fā)明一具體實施例提供了一種驅(qū)動系統(tǒng)，包括：驅(qū)動器和控制器。

3、所述驅(qū)動器包括具有輸出端的匹配單元、與匹配單元的第一端和第一基準電壓相連的第一開關(guān)單元以及與匹配單元的第二端和第二基準電壓相連的第二開關(guān)單元，所述第一開關(guān)單元用于基于一組控制信號控制第一基準電壓與輸出端之間的通斷，所述第二開關(guān)單元用于基于一組控制信號控制輸出端與第二基準電壓之間的通斷。

4、所述控制器包括時鐘產(chǎn)生單元和編碼控制單元，所述時鐘產(chǎn)生單元用于產(chǎn)生一組或多組之間速率不同的時鐘信號，所述編碼控制單元用于基于對應(yīng)的時鐘信號的控制對輸入數(shù)據(jù)進行編碼處理產(chǎn)生一組控制信號，并通過控制信號控制第一開關(guān)單元和第二開關(guān)單元以在輸出端產(chǎn)生數(shù)據(jù)信號。

5、在本發(fā)明的一個或多個實施例中，所述編碼控制單元包括編碼器和選擇處理單元，所述編碼器與選擇處理單元相連，所述編碼器用于基于對應(yīng)的時鐘信號的控制對輸入數(shù)據(jù)進行編碼產(chǎn)生編碼信號，所述選擇處理單元用于基于一組或多組對應(yīng)的時鐘信號的控制對編碼信號進行一次或多次數(shù)據(jù)選擇產(chǎn)生一組控制信號；和/或

6、所述時鐘產(chǎn)生單元包括時鐘單元和速率調(diào)整單元，所述時鐘單元和速率調(diào)整單元依次相連，所述時鐘單元用于產(chǎn)生時鐘信號，所述速率調(diào)整單元用于對時鐘信號進行一次或多次分頻處理產(chǎn)生不同速率的時鐘信號。

7、在本發(fā)明的一個或多個實施例中，所述時鐘產(chǎn)生單元包括占空比校準電路，所述占空比校準電路用于對時鐘信號進行占空比校準。

8、在本發(fā)明的一個或多個實施例中，所述占空比校準電路包括第一占空比校準單元和第二占空比校準單元，所述第一占空比校準單元和第二占空比校準單元對至少一組時鐘信號進行占空比校準；或者

9、所述占空比校準電路包括第一占空比校準單元、第二占空比校準單元和第一整形單元，所述第一整形單元與第一占空比校準單元和第二占空比校準單元相連，所述第一占空比校準單元和第二占空比校準單元對至少一組時鐘信號進行占空比校準，所述第一整形單元用于對校準后的時鐘信號進行整形。

10、在本發(fā)明的一個或多個實施例中，所述占空比校準電路包括第一占空比校準單元、第二占空比校準單元和第一整形單元，所述第一整形單元與第一校準單元和第二校準單元相連，所述第一占空比校準單元和第二占空比校準單元對一組待校準時鐘信號進行占空比校準，所述第一整形單元用于對占空比校準后的一組時鐘信號進行整形；

11、所述第一整形單元包括第一反相器、第二反相器、第三反相器、第四反相器、第五反相器和第六反相器，所述第一反相器的輸入端與第一占空比校準單元的輸出端相連，所述第二反相器的輸入端與第一反相器的輸出端、第五反相器的輸入端和第六反相器的輸出端相連，所述第三反相器的輸入端與第二占空比校準單元的輸出端相連，所述第四反相器的輸入端與第三反相器的輸出端、第五反相器的輸出端和第六反相器的輸入端相連，所述第二反相器的輸出端和第四反相器的輸出端用于輸出整形后的一組時鐘信號。

12、在本發(fā)明的一個或多個實施例中，所述時鐘產(chǎn)生單元包括正交校準單元，所述正交校準單元用于對待校準的時鐘信號進行校準獲得一組正交的時鐘信號。

13、在本發(fā)明的一個或多個實施例中，所述正交校準單元包括第一相位調(diào)節(jié)器、第二相位調(diào)節(jié)器、第一占空比校準器、第二占空比校準器、邏輯處理單元和比較控制單元，所述第一相位調(diào)節(jié)器和第二相位調(diào)節(jié)器用于分別對待校準的時鐘信號進行相位校準，所述第一占空比校準器和第二占空比校準器用于對校準后的時鐘信號進行占空比校準、并從占空比校準后的各時鐘信號中選擇一組正交的時鐘信號作為輸出信號，所述邏輯處理單元用于基于占空比校準后的時鐘信號產(chǎn)生表征信號，所述比較控制單元用于對表征信號和參考信號進行比較產(chǎn)生校準控制信號以控制第一相位調(diào)節(jié)器或第二相位調(diào)節(jié)器進行相位校準；或者

14、所述正交校準單元包括第一相位調(diào)節(jié)器、第二相位調(diào)節(jié)器、第一占空比校準器、第二占空比校準器、邏輯處理單元、比較控制單元和濾波單元，所述第一相位調(diào)節(jié)器和第二相位調(diào)節(jié)器用于分別對待校準的時鐘信號進行相位校準，所述第一占空比校準器和第二占空比校準器用于對校準后的時鐘信號進行占空比校準、并從占空比校準后的各時鐘信號中選擇一組正交的時鐘信號作為輸出信號，所述邏輯處理單元用于基于占空比校準后的時鐘信號產(chǎn)生表征信號，所述濾波單元與邏輯處理單元的輸出端相連，所述濾波單元用于對表征信號進行濾波，所述比較控制單元用于對濾波后的表征信號和參考信號進行比較產(chǎn)生校準控制信號以控制第一相位調(diào)節(jié)器或第二相位調(diào)節(jié)器進行相位校準。

15、在本發(fā)明的一個或多個實施例中，所述正交校準單元還包括第二整形單元，所述第二整形單元與第一占空比校準器和第二占空比校準器相連，所述第二整形單元用于對作為輸出信號的一組正交的時鐘信號進行整形。

16、在本發(fā)明的一個或多個實施例中，所述邏輯處理單元與驅(qū)動器的結(jié)構(gòu)相同。

17、在本發(fā)明的一個或多個實施例中，所述第一開關(guān)單元包括第一開關(guān)管、第二開關(guān)管、第三開關(guān)管和第四開關(guān)管，所述第一開關(guān)管的第一端和第二開關(guān)管的第一端與第一基準電壓相連，所述第一開關(guān)管的第二端與第三開關(guān)管的第一端相連，所述第二開關(guān)管的第二端與第四開關(guān)管的第一端相連，所述第三開關(guān)管的第二端和第四開關(guān)管的第二端與匹配單元的第一端相連，所述第一開關(guān)管的控制端用于接收第一控制信號，所述第二開關(guān)管的控制端用于接收第二控制信號，所述第三開關(guān)管的控制端用于接收第三控制信號，所述第四開關(guān)管的控制端用于接收第四控制信號，其中，第一控制信號和第二控制信號為反相信號，第三控制信號和第四控制信號為反相信號；和/或

18、所述第二開關(guān)單元包括第五開關(guān)管、第六開關(guān)管、第七開關(guān)管和第八開關(guān)管，所述第七開關(guān)管的第一端和第八開關(guān)管的第一端與第二基準電壓相連，所述第七開關(guān)管的第二端與第五開關(guān)管的第一端相連，所述第八開關(guān)管的第二端與第六開關(guān)管的第一端相連，所述第五開關(guān)管的第二端和第六開關(guān)管的第二端與匹配單元的第二端相連，所述第五開關(guān)管的控制端用于接收第一控制信號，所述第六開關(guān)管的控制端用于接收第二控制信號，所述第八開關(guān)管的控制端用于接收第三控制信號，所述第七開關(guān)管的控制端用于接收第四控制信號，其中，第一控制信號和第二控制信號為反相信號，第三控制信號和第四控制信號為反相信號。

19、在本發(fā)明的一個或多個實施例中，所述第一開關(guān)單元包括第一開關(guān)管、第二開關(guān)管、第三開關(guān)管和第四開關(guān)管，所述第一開關(guān)管的第一端和第二開關(guān)管的第一端與第一基準電壓相連，所述第一開關(guān)管的第二端與第三開關(guān)管的第一端相連，所述第二開關(guān)管的第二端與第四開關(guān)管的第一端相連，所述第三開關(guān)管的第二端和第四開關(guān)管的第二端與匹配單元的第一端相連，所述第一開關(guān)管的控制端用于接收第一控制信號，所述第二開關(guān)管的控制端用于接收第二控制信號，所述第三開關(guān)管的控制端用于接收第四控制信號，所述第四開關(guān)管的控制端用于接收第三控制信號，其中，第一控制信號和第二控制信號為反相信號，第三控制信號和第四控制信號為反相信號；和/或

20、所述第二開關(guān)單元包括第五開關(guān)管、第六開關(guān)管、第七開關(guān)管和第八開關(guān)管，所述第七開關(guān)管的第一端和第八開關(guān)管的第一端與第二基準電壓相連，所述第七開關(guān)管的第二端與第五開關(guān)管的第一端相連，所述第八開關(guān)管的第二端與第六開關(guān)管的第一端相連，所述第五開關(guān)管的第二端和第六開關(guān)管的第二端與匹配單元的第二端相連，所述第五開關(guān)管的控制端用于接收第一控制信號，所述第六開關(guān)管的控制端用于接收第二控制信號，所述第八開關(guān)管的控制端用于接收第四控制信號，所述第七開關(guān)管的控制端用于接收第三控制信號，其中，第一控制信號和第二控制信號為反相信號，第三控制信號和第四控制信號為反相信號。

21、在本發(fā)明的一個或多個實施例中，所述第一開關(guān)單元和第二開關(guān)單元基于控制信號的控制進行異或運算或者同或運算產(chǎn)生數(shù)據(jù)信號。

22、與現(xiàn)有技術(shù)相比，本發(fā)明的驅(qū)動系統(tǒng)，不采用時鐘信號直接驅(qū)動驅(qū)動器，而采用控制信號的控制，通過異或或同或的方式，得到全速率的數(shù)據(jù)信號，解決了傳統(tǒng)半速率sst結(jié)構(gòu)的驅(qū)動器需要時鐘信號來進行控制的問題，從而降低了時鐘通路的設(shè)計難度，同時也可以降低時鐘路徑的功耗，并且通過優(yōu)化時鐘設(shè)計，優(yōu)化時鐘信號的占空比和正交性，降低了數(shù)據(jù)信號的確定性抖動。