本技術涉及集成電路設計領域，具體而言，涉及一種基于支配樹引導電路劃分的混合故障仿真方法和裝置。

背景技術：

1、本部分旨在為權利要求書或說明書中陳述的內容提供背景或上下文，此處描述的內容不因為包括在本部分中就承認是現(xiàn)有技術。

2、隨著電電路復雜度的不斷增長，故障仿真的效率變得越來越瓶頸。故障模擬是設計階段的關鍵組成部分，特別是在可測試性設計(dft)過程中，它廣泛用于自動測試模式生成(atpg)和故障診斷。在atpg期間，故障模擬被迭代地執(zhí)行以評估故障覆蓋率，而在故障安全分析中，它被用來評估系統(tǒng)對故障的恢復能力。故障模擬的速度直接影響了芯片設計過程的效率。然而，隨著關鍵任務應用中使用的芯片的復雜性不斷增加，模擬數(shù)百萬個故障以評估診斷覆蓋率將導致顯著的時間開銷，進一步加劇了效率方面的挑戰(zhàn)。

3、傳統(tǒng)的故障仿真方法主要是事件驅動仿真和編譯仿真。事件驅動仿真是故障仿真的首選，因為它只專注于模擬無故障和故障電路之間的差異，計算負載相對較低。但是，與編譯仿真相比，它需要更多的內存訪問。編譯仿真通過預先確定要評估的線路來優(yōu)化執(zhí)行順序，減少事件調度和電路網(wǎng)表訪問。然而，在故障仿真中，計算與無故障電路相同的故障電路的行為會導致冗余計算。

4、針對上述的問題，目前尚未提出有效的解決方案。

技術實現(xiàn)思路

1、本技術實施例提供了一種基于支配樹引導電路劃分的混合故障仿真方法和裝置，以至少解決相關技術中芯片的故障仿真效率較低的技術問題。

2、根據(jù)本技術實施例的一個方面，提供了一種基于支配樹引導電路劃分的混合故障仿真方法，包括：通過引入偽根節(jié)點和分割受雙重支配的第一節(jié)點，來構建與目標芯片的電路關系對應的優(yōu)化支配樹，第一節(jié)點受到多個支配節(jié)點影響、且與各個支配節(jié)點組成的所有支配路徑是獨立的；根據(jù)優(yōu)化支配樹中候選區(qū)域的邏輯深度和扇入數(shù)量，識別目標芯片中適合編譯仿真的電路區(qū)域來進行編譯仿真，以簡化目標芯片的電路結構；基于優(yōu)化支配樹的層次結構采用前向傳播方案和后向映射方案，來進行事件驅動仿真，前向傳播方案是利用優(yōu)化支配樹中子節(jié)點與父節(jié)點之間的匯聚發(fā)散關系來實現(xiàn)分層事件處理，后向映射方案用于從故障傳播的終止節(jié)點開始將檢測到的故障映射回故障注入點。

3、可選地，通過引入偽根節(jié)點和分割雙重支配節(jié)點，來構建與目標芯片的電路關系對應的優(yōu)化支配樹，包括：將所述目標芯片的原始電路流圖中的孤立節(jié)點和子圖連接到偽根節(jié)點，得到目標電路流圖；根據(jù)電路關系將所述目標電路流圖轉換為原始支配樹；基于雙重支配屬性對所述原始支配樹中的所述雙重支配節(jié)點進行節(jié)點分割，得到所述優(yōu)化支配樹：在所述原始支配樹中確定受到多個支配節(jié)點影響、且所有支配路徑是獨立的第一節(jié)點，將所述第一節(jié)點分割為多個第二節(jié)點，并將每個所述第二節(jié)點連接至一個所述支配路徑以替代所述第一節(jié)點，得到優(yōu)化支配樹，其中，任意兩個所述支配路徑連接的所述第二節(jié)點不同。

4、可選地，根據(jù)所述優(yōu)化支配樹中候選區(qū)域的邏輯深度和扇入數(shù)量，識別所述目標芯片中適合編譯仿真的電路區(qū)域來進行編譯仿真，包括：確定所述優(yōu)化支配樹中候選區(qū)域的邏輯深度和扇入數(shù)量，其中，所述候選區(qū)域為擬進行編譯融合的區(qū)域；根據(jù)鄰接性確定所述候選區(qū)域的融合優(yōu)先級，按照所述融合優(yōu)先級采用融合策略對所述候選區(qū)域進行編譯融合；將待測故障注入到編譯融合得到的指令函數(shù)序列中進行故障仿真。

5、可選地，確定所述優(yōu)化支配樹中候選區(qū)域的邏輯深度和扇入數(shù)量，包括：從所述優(yōu)化支配樹的底層開始，按照預設順序遍歷每一層的節(jié)點；確定遍歷到的第三節(jié)點與所述第三節(jié)點的父節(jié)點之間的鄰接性；確定所述第三節(jié)點的父節(jié)點和所述父節(jié)點的各個子節(jié)點組成的區(qū)域為所述候選區(qū)域；獲取所述候選區(qū)域的扇入計數(shù)，其中，所述扇入計數(shù)為編譯融合后連接到所在節(jié)點或區(qū)域的輸入數(shù)量。

6、可選地，根據(jù)鄰接性確定所述候選區(qū)域的融合優(yōu)先級，按照所述融合優(yōu)先級采用融合策略對所述候選區(qū)域進行編譯融合，包括：在所述鄰接性表明所述候選區(qū)域中第三節(jié)點與所述第三節(jié)點的父節(jié)點在所述優(yōu)化支配樹中鄰接、但在所述目標電路流圖中不鄰接的情況下，按照第一優(yōu)先級采用融合策略對所述候選區(qū)域進行編譯融合；在所述鄰接性表明所述候選區(qū)域中的第三節(jié)點與所述第三節(jié)點的父節(jié)點在所述優(yōu)化支配樹中鄰接、且在所述目標電路流圖中鄰接的情況下，按照第二優(yōu)先級采用融合策略對所述候選區(qū)域進行編譯融合，其中，所述第二優(yōu)先級低于所述第一優(yōu)先級。

7、可選地，采用融合策略對所述候選區(qū)域進行編譯融合，包括：在所述候選區(qū)域的扇入計數(shù)小于第一閾值的情況下，允許對所述候選區(qū)域進行編譯融合，但不立即生成對應的指令函數(shù)序列；在所述候選區(qū)域的扇入計數(shù)大于第二閾值的情況下，不對所述候選區(qū)域進行編譯融合；在所述候選區(qū)域的扇入計數(shù)大于等于所述第一閾值且小于等于所述第二閾值的情況下，直接將所述候選區(qū)域編譯融合為一個復合節(jié)點，并生成對應的指令函數(shù)序列。

8、可選地，基于所述優(yōu)化支配樹的層次結構采用前向傳播方案和后向映射方案，來進行事件驅動仿真，包括：基于所述優(yōu)化支配樹的層次結構確定故障注入節(jié)點和所述故障注入節(jié)點的前向傳播節(jié)點所在的故障傳輸路徑，從所述故障注入節(jié)點開始更新所述故障傳輸路徑上節(jié)點的前向傳播信息，并將新觸發(fā)的事件按照在所述優(yōu)化支配樹的層次結構存入分層事件隊列，在事件處理過程中，按照層次結構從下層到上層的順序依次處理所述分層事件隊列中的事件，其中，所述分層事件隊列用于存儲各個分層的不同事件；在前向傳播仿真完成后，從故障傳播的終止節(jié)點開始，利用所述優(yōu)化支配樹的層次結構和故障影響傳播的可逆計算性，將檢測到的故障映射回故障注入點。

9、根據(jù)本技術實施例的另一方面，還提供了一種基于支配樹引導電路劃分的混合故障仿真裝置，包括：支配樹構建單元，用于通過引入偽根節(jié)點和分割受雙重支配的第一節(jié)點，來構建與目標芯片的電路關系對應的優(yōu)化支配樹，其中，所述第一節(jié)點受到多個支配節(jié)點影響、且與各個支配節(jié)點組成的所有支配路徑是獨立的；編譯仿真單元，用于根據(jù)所述優(yōu)化支配樹中候選區(qū)域的邏輯深度和扇入數(shù)量，識別所述目標芯片中適合編譯仿真的電路區(qū)域來進行編譯仿真，以簡化所述目標芯片的電路結構；驅動仿真單元，用于基于所述優(yōu)化支配樹的層次結構采用前向傳播方案和后向映射方案，來進行事件驅動仿真，其中，所述前向傳播方案是利用所述優(yōu)化支配樹中子節(jié)點與父節(jié)點之間的匯聚發(fā)散關系來實現(xiàn)分層事件處理，所述后向映射方案用于從故障傳播的終止節(jié)點開始將檢測到的故障映射回故障注入點。

10、根據(jù)本技術實施例的另一方面，還提供了一種存儲介質，該存儲介質包括存儲的程序，程序運行時執(zhí)行上述的方法。

11、根據(jù)本技術實施例的另一方面，還提供了一種電子裝置，包括存儲器、處理器及存儲在存儲器上并可在處理器上運行的計算機程序，處理器通過計算機程序執(zhí)行上述的方法。

12、根據(jù)本技術的一個方面，提供了一種計算機程序產品或計算機程序，該計算機程序產品或計算機程序包括計算機指令，該計算機指令存儲在計算機可讀存儲介質中。計算機設備的處理器從計算機可讀存儲介質讀取該計算機指令，處理器執(zhí)行該計算機指令，使得該計算機設備執(zhí)行上述方法中任一實施例的步驟。

13、在本技術實施例中，通過引入偽根節(jié)點和分割受雙重支配的第一節(jié)點，來構建與目標芯片的電路關系對應的優(yōu)化支配樹，第一節(jié)點受到多個支配節(jié)點影響、且與各個支配節(jié)點組成的所有支配路徑是獨立的；根據(jù)優(yōu)化支配樹中候選區(qū)域的邏輯深度和扇入數(shù)量，識別目標芯片中適合編譯仿真的電路區(qū)域來進行編譯仿真，以簡化目標芯片的電路結構；基于優(yōu)化支配樹的層次結構采用前向傳播方案和后向映射方案，來進行事件驅動仿真，前向傳播方案是利用優(yōu)化支配樹中子節(jié)點與父節(jié)點之間的匯聚發(fā)散關系來實現(xiàn)分層事件處理，后向映射方案用于從故障傳播的終止節(jié)點開始將檢測到的故障映射回故障注入點，進而解決了相關技術中芯片的故障仿真效率較低的技術問題。