本技術(shù)實(shí)施例涉及計(jì)算設(shè)備,尤其涉及一種時(shí)鐘同步方法及計(jì)算設(shè)備。
背景技術(shù):
1、服務(wù)器的系統(tǒng)時(shí)鐘是進(jìn)行業(yè)務(wù)處理的時(shí)間基準(zhǔn),因此,保障系統(tǒng)時(shí)鐘的準(zhǔn)確性至關(guān)重要。
2、相關(guān)技術(shù)中,服務(wù)器的處理器中通常設(shè)置有時(shí)鐘芯片,以基于時(shí)鐘芯片進(jìn)行計(jì)時(shí),獲取系統(tǒng)時(shí)鐘。但若發(fā)生處理器更換的情況,時(shí)鐘芯片的時(shí)鐘信息由于斷電會(huì)中斷,在服務(wù)器上電后,無法將該時(shí)鐘信息作為系統(tǒng)時(shí)鐘,需要等到服務(wù)器連網(wǎng)后,利用網(wǎng)絡(luò)時(shí)間協(xié)議(network?time?protocol,ntp)服務(wù)器獲取準(zhǔn)確的系統(tǒng)時(shí)鐘,換言之,該方式無法在服務(wù)器斷網(wǎng)情況下獲取準(zhǔn)確的時(shí)鐘信息進(jìn)行系統(tǒng)時(shí)鐘的同步。
技術(shù)實(shí)現(xiàn)思路
1、本技術(shù)實(shí)施例提供一種時(shí)鐘同步方法及計(jì)算設(shè)備,解決了計(jì)算設(shè)備在處理器更換后且斷網(wǎng)的情況下系統(tǒng)時(shí)鐘準(zhǔn)確性低的問題。
2、第一方面,本技術(shù)實(shí)施例提供一種時(shí)鐘同步方法,所述方法應(yīng)用于計(jì)算設(shè)備,所述計(jì)算設(shè)備包括處理器、外部時(shí)鐘芯片以及電池,所述處理器與所述外部時(shí)鐘芯片通信連接,所述電池與所述外部時(shí)鐘芯片連接,用于在所述計(jì)算設(shè)備下電的情況下為所述外部時(shí)鐘芯片供電;包括:
3、在所述計(jì)算設(shè)備上電后,若確定所述處理器發(fā)生更換,則獲取所述外部時(shí)鐘芯片中存儲(chǔ)的外部時(shí)鐘信息;
4、基于所述外部時(shí)鐘信息,同步所述計(jì)算設(shè)備的系統(tǒng)時(shí)鐘。
5、本實(shí)施例的有益效果:包括處理器、外部時(shí)鐘芯片以及電池的計(jì)算設(shè)備在上電后,計(jì)算設(shè)備的處理器可以在確定處理器發(fā)生更換后,從外部時(shí)鐘芯片中獲取外部時(shí)鐘信息,進(jìn)而可以基于外部時(shí)鐘信息同步計(jì)算設(shè)備的系統(tǒng)時(shí)鐘。通過該方式,處理器可以在確定處理器發(fā)生更換后,基于外部時(shí)鐘芯片的外部時(shí)鐘信息進(jìn)行系統(tǒng)時(shí)鐘的同步,保障計(jì)算設(shè)備在斷網(wǎng)情況下,能夠利用準(zhǔn)確的時(shí)鐘信息實(shí)現(xiàn)系統(tǒng)時(shí)鐘的準(zhǔn)確同步,減小斷網(wǎng)情況下系統(tǒng)時(shí)鐘不準(zhǔn)確的風(fēng)險(xiǎn),進(jìn)而保障業(yè)務(wù)的正常運(yùn)行。
6、在一種可能的實(shí)施方式中,所述確定所述處理器發(fā)生更換,包括:
7、獲取預(yù)設(shè)標(biāo)志位的值;其中,所述預(yù)設(shè)標(biāo)志位的值表征處理器是否發(fā)生更換;
8、若確定所述預(yù)設(shè)標(biāo)志位的值為第二值,則確定所述處理器發(fā)生更換;其中,所述第二值表征處理器發(fā)生更換。
9、本實(shí)施例的有益效果:通過該方式,處理器可以基于預(yù)設(shè)標(biāo)志位準(zhǔn)確確定處理器是否發(fā)生更換。
10、在一種可能的實(shí)施方式中,所述處理器中包括存儲(chǔ)模塊,所述存儲(chǔ)模塊中存儲(chǔ)有所述預(yù)設(shè)標(biāo)志位;所述預(yù)設(shè)標(biāo)志位的值包括第一值;其中,所述第一值表征處理器未發(fā)生更換;
11、在所述計(jì)算設(shè)備投入使用后,所述預(yù)設(shè)標(biāo)志位的值為第一值;在所述計(jì)算設(shè)備出廠前,所述預(yù)設(shè)標(biāo)志位的值為第二值;在所述處理器發(fā)生更換后,所述存儲(chǔ)模塊中存儲(chǔ)的所述預(yù)設(shè)標(biāo)志位的值由第一值變?yōu)榈诙怠?/p>
12、本實(shí)施例的有益效果:通過該方式,預(yù)設(shè)標(biāo)志位的值可以在出廠前寫入至存儲(chǔ)模塊中,并且基于存儲(chǔ)模塊的特性,完成預(yù)設(shè)標(biāo)志位的改變,實(shí)現(xiàn)容易。
13、在一種可能的實(shí)施方式中,所述方法還包括:
14、響應(yīng)于標(biāo)志位配置指令,將所述預(yù)設(shè)標(biāo)志位的值設(shè)置為第一值。
15、本實(shí)施例的有益效果:通過該方式,處理器可以將預(yù)設(shè)標(biāo)志位設(shè)置為第一值,以便后續(xù)確定處理器是否發(fā)生更換。
16、在一種可能的實(shí)施方式中,所述獲取所述外部時(shí)鐘芯片中存儲(chǔ)的外部時(shí)鐘信息,包括:
17、向所述外部時(shí)鐘芯片發(fā)送控制信號(hào);其中,所述控制信號(hào)用于指示外部時(shí)鐘芯片返回外部時(shí)鐘芯片所存儲(chǔ)的外部時(shí)鐘信息;
18、接收所述外部時(shí)鐘芯片返回的外部時(shí)鐘信息。
19、本實(shí)施例的有益效果:通過該方式,處理器可以控制外部時(shí)鐘信息的獲取時(shí)機(jī),并準(zhǔn)確地接收外部時(shí)鐘芯片返回的外部時(shí)鐘信息,提高外部時(shí)鐘信息的準(zhǔn)確性。
20、在一種可能的實(shí)施方式中,所述基于所述外部時(shí)鐘信息,同步所述計(jì)算設(shè)備的系統(tǒng)時(shí)鐘,包括:
21、將所述外部時(shí)鐘信息,賦值給所述計(jì)算設(shè)備的bios程序中的系統(tǒng)時(shí)鐘變量。
22、本實(shí)施例的有益效果:通過該方式,處理器可以通過運(yùn)行bios程序在操作系統(tǒng)啟動(dòng)過程中利用外部時(shí)鐘信息實(shí)現(xiàn)系統(tǒng)時(shí)鐘的準(zhǔn)確同步,保障系統(tǒng)時(shí)鐘的準(zhǔn)確性,進(jìn)而在操作系統(tǒng)啟動(dòng)完成后,立即運(yùn)行業(yè)務(wù),無需等到連網(wǎng)后才能進(jìn)行系統(tǒng)時(shí)鐘的準(zhǔn)確同步,減少業(yè)務(wù)的等待時(shí)間,并且,由于無需等到計(jì)算設(shè)備連網(wǎng),業(yè)務(wù)可以立即運(yùn)行,進(jìn)而可以縮短業(yè)務(wù)的等待時(shí)間,提高業(yè)務(wù)處理效率。
23、在一種可能的實(shí)施方式中,所述處理器中包括內(nèi)部時(shí)鐘芯片,所述內(nèi)部時(shí)鐘芯片存儲(chǔ)有內(nèi)部時(shí)鐘信息;所述基于所述外部時(shí)鐘信息,同步所述計(jì)算設(shè)備的系統(tǒng)時(shí)鐘,包括:
24、基于所述外部時(shí)鐘信息,替換所述內(nèi)部時(shí)鐘信息,得到更新后的內(nèi)部時(shí)鐘信息;
25、基于所述更新后的內(nèi)部時(shí)鐘信息,同步所述計(jì)算設(shè)備的系統(tǒng)時(shí)鐘。
26、本實(shí)施例的有益效果:通過該方式,利用外部時(shí)鐘信息對內(nèi)部時(shí)鐘信息進(jìn)行更新后,在后續(xù)的系統(tǒng)時(shí)鐘同步過程中,處理器可以直接從處理器的內(nèi)部時(shí)鐘芯片中獲取內(nèi)部時(shí)鐘信息進(jìn)行系統(tǒng)時(shí)鐘同步,而內(nèi)部時(shí)鐘芯片與處理器之間可以是通過內(nèi)部接口連接的,相較于每次處理器以總線通信的方式從外部時(shí)鐘芯片中獲取外部時(shí)鐘信息而言,可以提高系統(tǒng)時(shí)鐘的同步效率。
27、第二方面,本技術(shù)實(shí)施例還提供一種計(jì)算設(shè)備,包括:
28、處理器、外部時(shí)鐘芯片以及電池,所述處理器與所述外部時(shí)鐘芯片通信連接,所述電池與所述外部時(shí)鐘芯片連接;
29、所述外部時(shí)鐘芯片,用于提供外部時(shí)鐘信息;
30、所述電池,用于在所述計(jì)算設(shè)備下電的情況下為所述外部時(shí)鐘芯片供電;
31、所述處理器用于在所述計(jì)算設(shè)備上電后,若確定所述處理器發(fā)生更換,則獲取所述外部時(shí)鐘芯片中存儲(chǔ)的外部時(shí)鐘信息;并基于所述外部時(shí)鐘信息,同步所述計(jì)算設(shè)備的系統(tǒng)時(shí)鐘。
32、本實(shí)施例的有益效果:計(jì)算設(shè)備的電池可以在計(jì)算設(shè)備下電時(shí)為外部時(shí)鐘芯片供電,使得處理器可以通過運(yùn)行bios程序在確定處理器發(fā)生更換后,從外部時(shí)鐘芯片中獲取外部時(shí)鐘信息,進(jìn)而可以基于外部時(shí)鐘信息同步計(jì)算設(shè)備的系統(tǒng)時(shí)鐘。通過該方式,處理器可以通過運(yùn)行bios程序在確定處理器發(fā)生更換后,基于冗余設(shè)置的外部時(shí)鐘芯片的外部時(shí)鐘信息進(jìn)行系統(tǒng)時(shí)鐘的同步,保障計(jì)算設(shè)備在斷網(wǎng)情況下,能夠利用準(zhǔn)確的時(shí)鐘信息實(shí)現(xiàn)系統(tǒng)時(shí)鐘的準(zhǔn)確同步,減小斷網(wǎng)情況下系統(tǒng)時(shí)鐘不準(zhǔn)確的風(fēng)險(xiǎn),進(jìn)而保障業(yè)務(wù)的正常運(yùn)行。
33、在一種可能的實(shí)施方式中,所述計(jì)算設(shè)備還包括電源、第一開關(guān)以及第二開關(guān);所述第一開關(guān)的第一端與所述電源電連接,所述第一開關(guān)的第二端分別與所述外部時(shí)鐘芯片、所述第二開關(guān)的第二端電連接;所述第二開關(guān)的第一端與所述電池電連接,所述第二開關(guān)的第二端還與所述外部時(shí)鐘芯片電連接;
34、在所述電源上電時(shí),所述第一開關(guān)導(dǎo)通,所述第二開關(guān)不導(dǎo)通,所述電源用于為所述外部時(shí)鐘芯片供電;
35、在所述電源下電時(shí),所述第一開關(guān)不導(dǎo)通,所述第二開關(guān)導(dǎo)通,所述電池用于為所述外部時(shí)鐘芯片供電。
36、本實(shí)施例的有益效果:通過該方式,計(jì)算設(shè)備可以基于第一開關(guān)和第二開關(guān)可以實(shí)現(xiàn)對電源供電和電池供電的控制與切換,保障外部時(shí)鐘芯片的電量供應(yīng),避免外部時(shí)鐘芯片的計(jì)時(shí)中斷的情況,提高外部時(shí)鐘信息的準(zhǔn)確性。
37、在一種可能的實(shí)施方式中,所述處理器還包括內(nèi)部時(shí)鐘芯片和存儲(chǔ)模塊;所述電池分別與所述存儲(chǔ)模塊、所述內(nèi)部時(shí)鐘芯片連接;
38、所述內(nèi)部時(shí)鐘芯片,用于提供內(nèi)部時(shí)鐘信息;
39、所述存儲(chǔ)模塊,用于存儲(chǔ)預(yù)設(shè)標(biāo)志位;其中,所述預(yù)設(shè)標(biāo)志位的值表征處理器是否發(fā)生更換;
40、所述電池,用于在所述計(jì)算設(shè)備下電的情況下為所述存儲(chǔ)模塊和所述內(nèi)部時(shí)鐘芯片供電。
41、本實(shí)施例的有益效果:通過該方式,計(jì)算設(shè)備的電池可以在計(jì)算設(shè)備下電時(shí)為內(nèi)部時(shí)鐘芯片和存儲(chǔ)模塊供電,保障內(nèi)部時(shí)鐘信息和存儲(chǔ)模塊中所存儲(chǔ)的預(yù)設(shè)標(biāo)志位的準(zhǔn)確性。
42、第三方面,本技術(shù)實(shí)施例提供一種計(jì)算機(jī)程序產(chǎn)品,包括計(jì)算機(jī)程序,該計(jì)算機(jī)程序被處理器執(zhí)行時(shí)實(shí)現(xiàn)如第一方面中任一項(xiàng)所述的時(shí)鐘同步方法。
43、本實(shí)施例的有益效果:計(jì)算設(shè)備的處理器可以執(zhí)行該計(jì)算機(jī)程序,使得處理器可以通過運(yùn)行bios程序在確定處理器發(fā)生更換后,從外部時(shí)鐘芯片中獲取外部時(shí)鐘信息,進(jìn)而可以基于外部時(shí)鐘信息同步計(jì)算設(shè)備的系統(tǒng)時(shí)鐘。通過該方式,處理器可以通過運(yùn)行bios程序在確定處理器發(fā)生更換后,基于冗余設(shè)置的外部時(shí)鐘芯片的外部時(shí)鐘信息進(jìn)行系統(tǒng)時(shí)鐘的同步,保障計(jì)算設(shè)備在斷網(wǎng)情況下,能夠利用準(zhǔn)確的時(shí)鐘信息實(shí)現(xiàn)系統(tǒng)時(shí)鐘的準(zhǔn)確同步,減小斷網(wǎng)情況下系統(tǒng)時(shí)鐘不準(zhǔn)確的風(fēng)險(xiǎn),進(jìn)而保障業(yè)務(wù)的正常運(yùn)行。