本實(shí)用新型涉及通信領(lǐng)域，且特別涉及一種算力板每組芯片級(jí)聯(lián)通信控制裝置。
背景技術(shù)：
在算力板設(shè)計(jì)方面，由于每組芯片的電流很大，需要的組數(shù)很多，因此，每組芯片供電通過(guò)串聯(lián)的方式級(jí)聯(lián)下去。這種供電方式將使得后一級(jí)算力芯片的參考地電壓等于前一級(jí)算力芯片的CORE電壓(處理器電壓)，使得組與組之間的參考地之間存在電勢(shì)差。同樣的，各組之間相同類(lèi)型的電壓也存在等量的電勢(shì)差，從而使得組與組之間通信接口的峰峰值也存在等量的電勢(shì)差，芯片組之間無(wú)法正常通信，芯片接口容易被燒壞。
技術(shù)實(shí)現(xiàn)要素：
本實(shí)用新型為了克服現(xiàn)有技術(shù)的不足，提供一種參考電壓不等勢(shì)的情況下能保證相鄰算力芯片組之間接口正常通信的算力板每組芯片級(jí)聯(lián)通信控制裝置。
為了實(shí)現(xiàn)上述目的，本實(shí)用新型提供一種算力板每組芯片級(jí)聯(lián)通信控制裝置包括前一級(jí)算力芯片、后一級(jí)算力芯片、至少一個(gè)二極管和至少一個(gè)上拉電阻。后一級(jí)算力芯片結(jié)構(gòu)與前一級(jí)算力芯片相同且與前一級(jí)算力芯片相串聯(lián)，兩者之間進(jìn)行串行通信。至少一個(gè)二極管反向串聯(lián)在前一級(jí)算力芯片向后一級(jí)算力芯片傳輸信號(hào)的通信線路上。至少一個(gè)上拉電阻分別與前一級(jí)算力芯片向后一級(jí)算力芯片傳輸信號(hào)的通信線路相連接。
于本實(shí)用新型一實(shí)施例中，算力板每組芯片級(jí)聯(lián)通信控制裝置還包括多個(gè)電容，多個(gè)電容一一對(duì)應(yīng)的并聯(lián)在多個(gè)二極管的兩端。
于本實(shí)用新型一實(shí)施例中，前一級(jí)算力芯片向后一級(jí)算力芯片傳輸信號(hào)的通信線路具有三條，分別為通信時(shí)鐘信號(hào)通信線路、數(shù)據(jù)信號(hào)通信線路和CORE時(shí)鐘信號(hào)通信線路，算力板每組芯片級(jí)聯(lián)通信控制裝置包括分別設(shè)置上三條通信線路上的三個(gè)上拉電阻。
于本實(shí)用新型一實(shí)施例中，與上拉電阻相連接的電壓等于后一級(jí)算力芯片的接口電壓。
于本實(shí)用新型一實(shí)施例中，二極管的數(shù)量為多個(gè)，分別反向串聯(lián)在前一級(jí)算力芯片和后一級(jí)算力芯片之間傳輸信號(hào)的通信線路相；
于本實(shí)用新型一實(shí)施例中，算力板每組芯片級(jí)聯(lián)通信控制裝置還包括至少一個(gè)下拉電阻，至少一個(gè)下拉電阻與后一級(jí)算力芯片向前一級(jí)算力芯片傳輸信號(hào)的通信線路相連接。
于本實(shí)用新型一實(shí)施例中，與下拉電阻相連接的電壓等于前一級(jí)算力芯片的參考地電壓。
于本實(shí)用新型一實(shí)施例中，所述多個(gè)二極管均為肖特基二極管。
綜上所述，本實(shí)用新型提供的算力板每組芯片級(jí)聯(lián)通信控制裝置通過(guò)在前一級(jí)算力芯片向后一級(jí)算力芯片傳輸信號(hào)的每一條通信線路上增加一個(gè)反向串聯(lián)二極管和一個(gè)上拉電阻，當(dāng)前一級(jí)算力芯片向后一級(jí)算力芯片輸出高電平時(shí)，二極管反向截止，上拉電阻將信號(hào)上拉至高電平，后一級(jí)算力芯片接收到高電平，而當(dāng)前一級(jí)算力芯片輸出低電平時(shí)，二極管導(dǎo)通，后一級(jí)算力芯片接收到低電平，兩者之間在參考電勢(shì)不相等的情況下實(shí)現(xiàn)正常通信。
為讓本實(shí)用新型的上述和其它目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例，并配合附圖，作詳細(xì)說(shuō)明如下。
附圖說(shuō)明
圖1所示為本實(shí)用新型一實(shí)施例提供的算力板每組芯片級(jí)聯(lián)通信控制裝置的電路原理圖。
具體實(shí)施方式
在傳統(tǒng)的算力板中，串聯(lián)的供電方式使得算力板的每組芯片之間相同的電壓存在等量的電勢(shì)差，該電勢(shì)差將會(huì)使得后一級(jí)算力芯片的邏輯值發(fā)生錯(cuò)誤，從而導(dǎo)致每組芯片之間無(wú)法正常通信。有鑒于此，本實(shí)用新型提供一種在參考電勢(shì)不相等的情況下仍能實(shí)現(xiàn)正常通信的算力板每組芯片級(jí)聯(lián)通信控制裝置。
如圖1所示，本實(shí)施例提供的算力板每組芯片級(jí)聯(lián)通信控制裝置包括前一級(jí)算力芯片1、后一級(jí)算力芯片2、至少一個(gè)二極管3和至少一個(gè)上拉電阻4。后一級(jí)算力芯片2結(jié)構(gòu)與前一級(jí)算力芯片1相同且與前一級(jí)算力芯片1相串聯(lián)，兩者之間進(jìn)行串行通信。至少一個(gè)二極管2反向串聯(lián)在前一級(jí)算力芯片1向后一級(jí)算力芯片2傳輸信號(hào)的通信線路上。至少一個(gè)上拉電阻4分別與前一級(jí)算力芯片1向后一級(jí)算力芯片2傳輸信號(hào)的通信線路相連接。
圖1中，VDDn為前一級(jí)算力芯片的CORE電壓，VDDIOn為前一級(jí)算力芯片的接口電壓，VDDn-1為前一級(jí)算力芯片的參考地電壓；VDDn+1為后一級(jí)算力芯片的CORE電壓，VDDIO n+1為后一級(jí)算力芯片的接口電壓。
本實(shí)施例提供的算力板每組芯片級(jí)聯(lián)通信控制裝置前一級(jí)算力芯片1向后一級(jí)算力芯片2傳輸信號(hào)的通信線路具有三條，分別為通信時(shí)鐘信號(hào)通信線路，(圖1中標(biāo)號(hào)為SCK)、數(shù)據(jù)信號(hào)通信線路(圖1中標(biāo)號(hào)為DO)和CORE時(shí)鐘信號(hào)通信線路(圖1中標(biāo)號(hào)為XCK)，后一級(jí)算力芯片2向前一級(jí)算力芯片傳輸信號(hào)的通信線路為一條(圖1中標(biāo)號(hào)為D1)。于本實(shí)施例中，二極管3還設(shè)置在后一級(jí)算力芯片2向前一級(jí)算力芯片傳輸信號(hào)的通信線路D1上。故二極管3的數(shù)量為四個(gè)，上拉電阻4的數(shù)量為三個(gè)。然而，本實(shí)用新型對(duì)此不作任何限定。與上拉電阻4相連接的電壓等于后一級(jí)算力芯片2的接口電壓。
本實(shí)用新型提供的算力板每組芯片級(jí)聯(lián)通信控制裝置通過(guò)在前一級(jí)算力芯片1向后一級(jí)算力芯片2傳輸信號(hào)的三條通信線路上增加一個(gè)反向串聯(lián)二極管3和一個(gè)上拉電阻4，當(dāng)前一級(jí)算力芯片1輸出高電平信號(hào)時(shí)，二極管3反向截止，上拉電阻將后一級(jí)算力芯片2的接口信號(hào)上拉至高電平；而當(dāng)前一級(jí)算力芯片1輸出低電平信號(hào)時(shí)，二極管正向?qū)ǎ笠患?jí)算力芯片2接收到低電平信號(hào)，兩者實(shí)現(xiàn)正常通信。在實(shí)際使用中，為使得后一級(jí)算力芯片2能準(zhǔn)確接收到低電平信號(hào)要求二極管具有較快的響應(yīng)速度，優(yōu)選的，設(shè)置二極管3為肖特基二極管。然而，本實(shí)用新型對(duì)此不作任何限定。
當(dāng)后一級(jí)算力芯片2向前一級(jí)算力芯片1輸出信號(hào)時(shí)，為保證數(shù)據(jù)通信的準(zhǔn)確性以及電路的一致性，同樣在后一級(jí)算力芯片2向前一級(jí)算力芯片1輸出信號(hào)的通信線路上增加反向串聯(lián)的二極管，此時(shí)不管后一級(jí)算力芯片輸出是高電平還是低電平，前一級(jí)算力芯片接收到的信號(hào)均具有一個(gè)二極管的正向壓差。為進(jìn)一步提高數(shù)據(jù)傳輸?shù)臏?zhǔn)確性，于本實(shí)施例中，設(shè)置算力板每組芯片級(jí)聯(lián)通信控制裝置還包括與后一級(jí)算力芯片2向前一級(jí)算力芯片1傳輸信號(hào)的通信線路相連接的一個(gè)下拉電阻5，與下拉電阻5相連接的電壓等于前一級(jí)算力芯片1的參考地電壓。然而，本實(shí)用新型對(duì)此不作任何限定。于其它實(shí)施例中，當(dāng)后一級(jí)算力芯片2向前一級(jí)算力芯片1傳輸信號(hào)的通信線路具有多條時(shí)，相應(yīng)的下拉電阻5的數(shù)量也為多個(gè)。當(dāng)后一級(jí)算力芯片2輸出低電平時(shí)，不管二極管3是否導(dǎo)通，下拉電阻5均將輸出至前一級(jí)算力芯片1的信號(hào)下拉到前一級(jí)算力芯片1的參考地(即接收的為低電平信號(hào))。上拉電阻4和下拉電阻5的設(shè)置增大了電壓的擺幅，提高了芯片的邏輯容錯(cuò)能力。
于本實(shí)施例中，為消除二極管3反向充電電荷的振蕩，減少噪聲對(duì)信號(hào)的影響，算力板每組芯片級(jí)聯(lián)通信控制裝置還包括多個(gè)電容6，多個(gè)電容6一一對(duì)應(yīng)的并聯(lián)在多個(gè)二極管3的兩端。于本實(shí)施例中，算力板每組芯片級(jí)聯(lián)通信控制裝置包括并聯(lián)在四個(gè)二極管3兩端的四個(gè)電容6。然而，本實(shí)用新型對(duì)此不作任何限定。
綜上所述，本實(shí)用新型提供的算力板每組芯片級(jí)聯(lián)通信控制裝置通過(guò)在前一級(jí)算力芯片向后一級(jí)算力芯片傳輸信號(hào)的每一條通信線路上增加一個(gè)反向串聯(lián)二極管和一個(gè)上拉電阻，當(dāng)前一級(jí)算力芯片向后一級(jí)算力芯片輸出高電平時(shí)，二極管反向截止，上拉電阻將信號(hào)上拉至高電平，后一級(jí)算力芯片接收到高電平，而當(dāng)前一級(jí)算力芯片輸出低電平時(shí)，二極管導(dǎo)通，后一級(jí)算力芯片接收到低電平，兩者之間在參考電勢(shì)不相等的情況下實(shí)現(xiàn)正常通信。
雖然本實(shí)用新型已由較佳實(shí)施例揭露如上，然而并非用以限定本實(shí)用新型，任何熟知此技藝者，在不脫離本實(shí)用新型的精神和范圍內(nèi)，可作些許的更動(dòng)與潤(rùn)飾，因此本實(shí)用新型的保護(hù)范圍當(dāng)視權(quán)利要求書(shū)所要求保護(hù)的范圍為準(zhǔn)。