本發(fā)明是有關(guān)于一種觸控面板。

背景技術(shù)：

圖1a繪示現(xiàn)有技術(shù)的觸控面板的結(jié)構(gòu)圖，圖1b繪示圖1a電路輸出的信號波型圖。以內(nèi)嵌式觸控的現(xiàn)有技術(shù)而言，正在執(zhí)行內(nèi)嵌式觸控感測時，為避免其他噪聲干擾造成感測錯誤，因而要求此時陣列上柵極驅(qū)動電路(gatedriveronarraycircuit，goa)信號暫停輸出，亦即時序信號clk1～clk4及觸發(fā)信號stv在感測期間內(nèi)均為低電位。待感測結(jié)束后，延續(xù)前一筆暫停之后的信號開始輸出。在此種情況下，若不作任何變動，則在執(zhí)行內(nèi)嵌式觸控感測時，goa內(nèi)部的下拉電路會產(chǎn)生漏電流，使得當級goa的q點電位會因為觸控感測時間過長，而從高電位變成低電位。當感測完畢后而信號開始輸出時，該級電路會因為q點電位過低，而產(chǎn)生較差的柵極輸出。情況嚴重者，會造成該級柵極無輸出，導(dǎo)致電路功能異常。以圖1a及圖1b為例，當g(002)輸出完之后，此時g(003)該級的q點(q003)已預(yù)先充電至高電位，內(nèi)嵌式觸控在此時開始作感測，在觸控感測輸入信號(itp)檢測區(qū)間內(nèi)，所有g(shù)oa信號都是無輸出，由于itp檢測區(qū)間長達200微秒，因此q(003)會因該級下拉電路的漏電導(dǎo)致電位一路從高電位往下降。當感測結(jié)束后而時序信號clk3輸入時，g(003)開始輸出，但由于q(003)電位不足，所以g(003)脈波會變差或是無輸出，如此一來，將會導(dǎo)致后續(xù)柵極無法順利依序輸出。

技術(shù)實現(xiàn)要素：

本發(fā)明提供一種觸控面板，將兩級以上的柵極驅(qū)動電路及觸控電路并聯(lián)，以達到電容共享的目的。在電容共享的作用下，各級觸控電路所包括的電容值就可以倍數(shù)減小。如此一來，即可避免因為外加大容量電容，相應(yīng)電路板面積需增加，而導(dǎo)致制造成本提高的問題。

本發(fā)明的一實施方式提供一種觸控面板，包括一第一柵極驅(qū)動電路、一第一觸控電路、一第二柵極驅(qū)動電路及一第二觸控電路。其中，第一觸控電性耦接至第一柵極驅(qū)動電路，第一觸控電路具有一第一電容。第二觸控電路連接至第二柵極驅(qū)動電路，第二觸控電路具有一第二電容，其中，第一電容與第二電容并聯(lián)連接。

于部分實施方式中，其中，第一觸控電路更包括一第一開關(guān)，第一電容通過第一開關(guān)與第一柵極驅(qū)動電路電性連接。

于部分實施方式中，其中，第二觸控電路更包括一第二開關(guān)，第二電容通過第二開關(guān)與第二柵極驅(qū)動電路電性連接。

于部分實施方式中，第一柵極驅(qū)動電路更包括一第一時序電路及一第一下拉電路。其中，第一下拉電路分別電性耦接于該第一時序電路與該第一觸控電路，且該第一電容通過該第一開關(guān)連接至該第一下拉電路。

于部分實施方式中，該第一時序電路接收一第一時序信號，而該第一觸控電路接收一觸控感測輸入信號，當該觸控感測輸入信號為高電位時，則該第一時序信號為低電位。

于部分實施方式中，第二柵極驅(qū)動電路更包括一第二時序電路及一第二下拉電路。其中，第二下拉電路分別耦接至該第二時序電路及該第二觸控電路，且該第二電容通過該第二開關(guān)連接至該第二下拉電路。

本發(fā)明的一實施方式提供一種觸控面板，包括：多個柵極驅(qū)動電路、多個觸控電路、多個電容及n個時序信號。其中，多個觸控電路分別電性連接至該些柵極驅(qū)動電路，使得該些柵極驅(qū)動電路與該些觸控電路可形成多級觸控柵極驅(qū)動電路。多個電容分別設(shè)置于該些觸控電路中，且具有m個電容以并聯(lián)方式連接。n個時序信號分別電性傳遞至該些柵極驅(qū)動電路，其中n、m皆為正整數(shù)，且m小于n。

于部分實施方式中，該些柵極驅(qū)動電路則以串接方式連接以形成一多級移位暫存器電路，且該n個時序信號依序且周期性排列地輸入至該多級移位暫存器電路。

于部分實施方式中，該些觸控電路分別包含一第一開關(guān)，而該些觸控電路分別藉由該第一開關(guān)而與該多個柵極驅(qū)動電路連接。

于部分實施方式中，該些電容分別具有一第一端與一第二端，而該第二端電性耦接至設(shè)于相同的該些觸控電路中的該第一開關(guān)，且m個電容的該第一端皆相互電性連接以形成并聯(lián)。

附圖說明

圖1a繪示現(xiàn)有技術(shù)的觸控面板的結(jié)構(gòu)圖。

圖1b繪示圖1a電路輸出的信號波型圖。

圖2繪示本發(fā)明第一實施方式的觸控面板的結(jié)構(gòu)圖。

圖3繪示本發(fā)明第二實施方式的觸控面板的結(jié)構(gòu)圖。

圖4a繪示本發(fā)明第三實施方式的觸控面板的結(jié)構(gòu)圖。

圖4b繪示圖4a電路輸出的信號波型圖。

圖5a、圖5b及圖5c繪示本發(fā)明其他實施例的觸控電路的結(jié)構(gòu)圖。

其中，附圖標記：

205第一柵極驅(qū)動電路

210第一時序電路

220第一下拉電路

230第一觸控電路

232第一電容

234第一開關(guān)

236薄膜晶體管

237薄膜晶體管

238薄膜晶體管

255第二柵極驅(qū)動電路

260第二時序電路

270第二下拉電路

280第二觸控電路

282第二電容

284第二開關(guān)

286薄膜晶體管

305第三柵極驅(qū)動電路

310第三時序電路

320第三下拉電路

330第三觸控電路

332第三電容

334第三開關(guān)

336薄膜晶體管

410、420、430、440、450、460下拉電路

412、422、432、442、452、462電容

510第一薄膜晶體管

520第二薄膜晶體管

530第三薄膜晶體管

540第四薄膜晶體管

550第一電容

560第五薄膜晶體管

c電容

g晶體管

itp觸控感測輸入信號

clk、clk0、clk1、clk2、clk3、clk4時序信號

vst初始觸發(fā)信號

vss電壓源

reset重置信號

f(000)～f(007)信號

f(n-2)、f(n-1)、f(n)、f(n+1)信號

g(001)～g(006)信號

g(n)、g(n+1)、g(n+2)、g(n+3)信號

g(1)～g(6)、f(1)～f(7)信號

具體實施方式

以下將以圖式揭露本發(fā)明的多個實施方式，為明確說明起見，許多實務(wù)上的細節(jié)將在以下敘述中一并說明。然而，應(yīng)了解到，這些實務(wù)上的細節(jié)不應(yīng)用以限制本發(fā)明。也就是說，在本發(fā)明部分實施方式中，這些實務(wù)上的細節(jié)是非必要的。此外，為簡化圖式起見，一些習知慣用的結(jié)構(gòu)與元件在圖式中將以簡單示意的方式繪示之。

關(guān)于本文中所使用的“包含”、“包括”、“具有”、“含有”等等，均為開放性的用語，即意指包含但不限于。

關(guān)于本文中所使用的“及/或”，包括所述事物的任一或全部組合。另，關(guān)于本文中所使用的“連接”、“電性連接”、“電性耦接”，如有說明必須為直接時，則視為兩物件之間的連接關(guān)系為直接。

圖2繪示本發(fā)明第一實施方式的觸控面板的結(jié)構(gòu)圖，本發(fā)明所提出的觸控面板包括多個柵極驅(qū)動電路以及多組觸控電路，其中每一個柵極驅(qū)動電路可分別連接一組觸控電路，以形成單級觸控柵極驅(qū)動電路，使得觸控面板包含多級觸控柵極驅(qū)動電路。為了便于說明，各級觸控柵極驅(qū)動電路的輸出或輸入信號則以n來表示某一級的信號，舉例說明，n為大于零的整數(shù)，以第n級來作說明，而其產(chǎn)出的輸出信號則為g(n)。如圖2的第一實施例所示，其包括：電壓源vss、觸控感測輸入信號itp、時序信號clk1及clk2、觸發(fā)信號f(n-1)及f(n)、輸出信號g(n)及g(n+1)、輸入信號g(n+2)及g(n+3)、第一柵極驅(qū)動電路205、第二柵極驅(qū)動電路255、第一觸控電路230、第二觸控電路280。其中，第一觸控電路230與第一柵極驅(qū)動電路205相接于q1，而第二觸控電路280與第二柵極驅(qū)動電路255相接于q2。換言之，第一柵極驅(qū)動電路205與第一觸控電路230電性耦接，而第二柵極驅(qū)動電路255與第二觸控電路280電性耦接。此外，第一柵極驅(qū)動電路205與第二柵極驅(qū)動電路255分別各自接收不同的時序信號clk1及clk2。于本實施例中，第一柵極驅(qū)動電路205與第一觸控電路230可視為當級(第n級)觸控柵極驅(qū)動電路，而第二柵極驅(qū)動電路255與第二觸控電路280則可視為下一級(第n+1級)觸控柵極驅(qū)動電路。于當級(第n級)觸控柵極驅(qū)動電路中，可接收觸發(fā)信號f(n-1)，即為前一級觸控柵極驅(qū)動電路所產(chǎn)生的觸發(fā)信號，且當級(第n級)觸控柵極驅(qū)動電路可產(chǎn)生觸發(fā)信號f(n)，其可作為下一級(第n+1級)觸控柵極驅(qū)動電路所接收的觸發(fā)信號，依此類推。同樣地，于當級(第n級)觸控柵極驅(qū)動電路中，可產(chǎn)生輸出信號g(n)，其可作為前兩級(第n-2級)觸控柵極驅(qū)動電路所接收的輸入信號g(n)(第n-2級并未繪示)，依此類推。

于本實施例中，第一觸控電路230為四個薄膜晶體管與一個電容所組成的架構(gòu)。舉例而言，第一觸控電路230包含第一開關(guān)234、第一電容232、薄膜晶體管236、薄膜晶體管237與薄膜晶體管238。其中，第一電容232通過第一開關(guān)234與第一柵極驅(qū)動電路205連接，其中第一開關(guān)234可以是一個二極管。第一觸控電路230可接收觸控感測輸入信號itp、觸發(fā)信號f(n-1)與輸入信號g(n+2)。詳言之，薄膜晶體管237的第一端接收觸控感測輸入信號itp，而薄膜晶體管237的第二端則電性耦接第一開關(guān)234，且薄膜晶體管237的柵極控制端為電性耦接薄膜晶體管238，其中第一電容232則分別電性連接于薄膜晶體管237的第二端與柵極控制端。此外，薄膜晶體管238的第一端與柵極控制端相互電性連接以接收觸發(fā)信號f(n-1)，而薄膜晶體管238的第二端則電性耦接于薄膜晶體管236。薄膜晶體管236的柵極控制端則接收輸入信號g(n+2)，且薄膜晶體管236的第二端則電性耦接電壓源vss。但本發(fā)明不以此為限，可依不同設(shè)計與需求而有不同晶體管或電容數(shù)量所組成的觸控電路。

第一柵極驅(qū)動電路205包括第一時序電路210及第一下拉電路220，其中，第一時序電路210接收第一時序信號clk1與觸發(fā)信號f(n-1)。當?shù)谝挥|控電路230執(zhí)行感測時，為了避免其他噪聲干擾而造成感測錯誤，亦即輸入至第一時序電路210的第一時序信號clk1與觸發(fā)信號f(n-1)的輸出須為低電位。此外，第一觸控電路230、第一時序電路210與第一下拉電路220彼此通過q1點而電性耦接，使得可產(chǎn)生輸出信號g(n)與觸發(fā)信號f(n)，其中觸發(fā)信號f(n)可作為下一級柵極驅(qū)動電路的觸發(fā)信號。如圖2的實施例所示，第一柵極驅(qū)動電路210所產(chǎn)生的觸發(fā)信號f(n)可作為下一級的第二柵極驅(qū)動電路255的輸入信號，如觸發(fā)信號f(n)。

如圖2所示的實施例中，第二觸控電路280具有一第二電容282及第二開關(guān)284。第二電容282通過第二開關(guān)284與第二柵極驅(qū)動電路255連接，其中第二開關(guān)284可以是一個二極管。具體而言，第二觸控電路280與上述的第一觸控電路230大致相同，僅差異在輸入信號的不同，如第二觸控電路280接收輸入信號g(n+3)與觸發(fā)信號f(n)。第二柵極驅(qū)動電路255亦包括第二時序電路260及第二下拉電路270，其中，第二時序電路260接收第二時序信號clk2與觸發(fā)信號f(n)。同樣地，當?shù)诙|控電路280執(zhí)行感測時，為了避免其他噪聲干擾而造成感測錯誤，第二時序信號clk2的輸出須為低電位。

請參閱圖2的第一實施例，第一觸控電路230的a1點與第二觸控電路280的a2點相互連接，形成第一電容232和第二電容282并聯(lián)連接。詳細說明，以圖1a、1b的現(xiàn)有架構(gòu)中，假設(shè)至少須提供具有一大電容值為c的觸控電路，才可達到預(yù)期q點保持高電位，而根據(jù)第一觸控電路230與第二觸控電路280的電容并聯(lián)，使得第一電容232及第二電容282的電容值分別只需要c/2，即可達到預(yù)期防止電量漏光效果。換言之，第一電容232及第二電容282兩者并聯(lián)之后，每一級觸控電路的電容效應(yīng)所產(chǎn)生的電容值仍是c，仍可避免因觸控感測時間過久，所造成的電量q漏電問題。因此，于本實施例中，通過第一觸控電路230與第二觸控電路280的電容并聯(lián)設(shè)計，使得各觸控電路中的電容所需的電容值變小，進而減少相應(yīng)設(shè)置電容的面積。同時，當將此設(shè)計應(yīng)用于陣列上柵極驅(qū)動電路(gatedriveronarraycircuit,goa)的結(jié)構(gòu)時，可利用較小的基板面積來設(shè)置柵極驅(qū)動電路，以達到窄邊框(slimboarder)的優(yōu)勢。

圖3繪示本發(fā)明第二實施方式的觸控面板的結(jié)構(gòu)圖，圖3所揭示的實施例包括三個柵極驅(qū)動電路及觸控電路。本發(fā)明圖3實施例中，除了圖2所揭示的兩個柵極驅(qū)動電路及觸控電路，尚包括第三柵極驅(qū)動電路305及第三觸控電路330。第三柵極驅(qū)動電路305包括第三時序電路310及第三下拉電路320。同樣地，于圖3的實施例中，第三柵極驅(qū)動電路305與第三觸控電路330與圖2的實施例所說明的柵極驅(qū)動電路與觸控電路大致相同。于本實施例中，第三柵極驅(qū)動電路305與第三觸控電路330可視為當級觸控柵極驅(qū)動電路，而第一柵極驅(qū)動電路205與第一觸控電路230為下一級觸控柵極驅(qū)動電路，第二柵極驅(qū)動電路255與第二觸控電路280則為下二級觸控柵極驅(qū)動電路。

于圖3中，每一級的觸控電路皆可接收觸控感測輸入信號itp、觸發(fā)信號f(n)與輸出信號g(n)，舉例說明，以當級的第三觸控電路330來說，其可輸入觸控感測輸入信號itp、觸發(fā)信號f(n-2)與后級的輸出信號g(n+1)。同樣地，下一級的第一觸控電路230來說，則可接收觸控感測輸入信號itp、觸發(fā)信號f(n-1)與后級的輸出信號g(n+2)，后續(xù)觸控電路的輸入信號則依此類推，不贅述。另外，每一級的時序電路皆可接收觸發(fā)信號f(n)與時序信號，且產(chǎn)生輸出信號g(n)。如以當級的第三時序電路310來說明，則其可接收觸發(fā)信號f(n-2)與時序信號clk0，且可產(chǎn)生輸出信號g(n-1)。同樣地，下一級的第三時序電路210則可接收觸發(fā)信號f(n-1)與時序信號clk1，而產(chǎn)生輸出信號g(n)。后續(xù)時序電路的輸入與輸出信號則依此類推，在此不贅述。此外，每一級的觸控電路、時序電路與下拉電路220彼此通過q點而電性耦接，使得可產(chǎn)生輸出信號g(n)與觸發(fā)信號f(n)，其中觸發(fā)信號f(n)可作為下一級柵極驅(qū)動電路的觸發(fā)信號。如圖3的實施例所示，第三柵極驅(qū)動電路305所產(chǎn)生的觸發(fā)信號f(n-1)可作為下一級的第一柵極驅(qū)動電路205的輸入信號，如觸發(fā)信號f(n-1)。

請參閱圖3的實施例，第三觸控電路330的a0點、第一觸控電路230的a1點及第二觸控電路280的a2點相互連接，形成第三電容332、第一電容232及第二電容282并聯(lián)連接。詳細說明，以圖1a、1b的架構(gòu)中，假設(shè)至少須提供具有一大電容值為c的觸控電路，才可達到預(yù)期q點保持高電位，而根據(jù)第一觸控電路230、第二觸控電路280及第三觸控電路330的電容并聯(lián)，使得第一電容232、第二電容282及第三電容332的電容值分別只需要c/3，即可達到預(yù)期防止電量漏光效果。換言之，第一電容232、第二電容282及第三電容332三者并聯(lián)之后，每一級觸控電路的電容效應(yīng)所產(chǎn)生的電容值仍是c，仍可避免因觸控感測時間過久，所造成的電量q漏電問題。因此，于本實施例中，通過第一觸控電路230、第二觸控電路280及第三觸控電路330的電容并聯(lián)設(shè)計，使得各觸控電路中的電容所需的電容值變小，進而減少相應(yīng)設(shè)置電容的面積。同時，當將此設(shè)計應(yīng)用于陣列上柵極驅(qū)動電路的結(jié)構(gòu)時，可利用較小的基板面積來設(shè)置柵極驅(qū)動電路，以達到窄邊框的優(yōu)勢。

具體而言，本發(fā)明的實施例中的觸控面板可包括：多個柵極驅(qū)動電路、多個觸控電路、多個電容及n個時序信號，而多個觸控電路，分別連接至該些柵極驅(qū)動電路，且多個電容分別設(shè)置于該些觸控電路中。如此一來，每一個柵極驅(qū)動電路搭配一個觸控電路可形成一級觸控柵極驅(qū)動電路，使得觸控面板可具有多級觸控柵極驅(qū)動電路。另外，于多級觸控柵極電路中，有m個電容以并聯(lián)方式連接，且可接收n個時序信號，其中n、m皆為正整數(shù)，而m大于1，且m小于n。

換言之，多個柵極驅(qū)動電路以串接方式連接以形成一多級移位暫存器電路，且n個時序信號依序且周期性排列地輸入至多級移位暫存器電路。于本實施例中，電容的第二端電性耦接至設(shè)于相同的該些觸控電路中的第一開關(guān)，且有m個電容的第一端皆相互電性連接以形成并聯(lián)。

圖4a繪示本發(fā)明第三實施方式的觸控面板的示意圖，圖4b繪示圖4a電路輸出的信號波型圖，其中為便于說明，圖4a及圖4b的實施例是繪示出六級觸控柵極驅(qū)動電路(或六級移位暫存器電路)來說明。于本實施例中，時序信號為四種時序信號，分別為clk1、clk2、clk3與clk4，且依序、周期性地輸出多級移位暫存器電路(第一級柵極驅(qū)動電路、第二級柵極驅(qū)動電路、第三級柵極驅(qū)動電路、第四級柵極驅(qū)動電路、第五級柵極驅(qū)動電路、第六級柵極驅(qū)動電路…)。于圖4a所示，第一級觸控柵極驅(qū)動電路接收一初始觸發(fā)信號vst(第一級觸控柵極驅(qū)動電路所接收的觸發(fā)信號則為初始觸發(fā)信號vst)，而第一級觸控柵極驅(qū)動電路能產(chǎn)生觸發(fā)信號f(1)，以作為第二級觸控柵極驅(qū)動電路所接收的觸發(fā)信號。依此類推，每一級觸控柵極驅(qū)動電路可接收前一級觸控柵極驅(qū)動電路所產(chǎn)生的觸發(fā)信號f(n-1)，且產(chǎn)生觸發(fā)信號f(n)，如以圖4a的第二級觸控柵極驅(qū)動電路來說明，第二級觸控柵極驅(qū)動電路可接收觸發(fā)信號f(1)，而產(chǎn)生觸發(fā)信號f(2)，以作為第三級觸控柵極驅(qū)動電路的接收的觸發(fā)信號。在圖4a及圖4b的實施例中，各柵極驅(qū)動電路與各觸控電路的連接方式，如前述的實施例所呈現(xiàn)，故不再贅述。然而，第三實施例在并聯(lián)態(tài)樣與前二實施例有部分差異，將詳述如下。

在圖4a的實施例中，前四級柵極驅(qū)動電路為一組，其時序信號分別是clk1、clk2、clk3及clk4(虛線框示)，后兩級柵極驅(qū)動電路為另一組，其時序信號分別是clk1、clk2。第一級觸控電路具有電容412，第二級觸控電路具有電容422，第三級觸控電路具有電容432，且電容412、電容422及電容432通過b1、b2及b3點進行并聯(lián)，以達到可以縮減電容面積的效果。

本實施例的時序信號有四個，分別是clk1、clk2、clk3及clk4，以每四級的柵極驅(qū)動電路為一組，且分別輸入不同的時序信號，即n＝4。以觸控電路的電容并聯(lián)的角度來看時，則是以每三級的觸控電路來形成電容并聯(lián)，即m＝3，但本發(fā)明不以此為限，以四個時序信號來說，則可以每兩級或每三級的觸控電路來形成電容并聯(lián)，滿足m小于n即可。因此，觸控電路的電容并聯(lián)的級數(shù)需小于或等于時序信號的個數(shù)，觸控面板效能才能維持在最佳狀態(tài)。舉例說明，當以八個時序信號作為輸入信號時，則可有每二級至每七級的觸控電路來形成電容并聯(lián)，而以十六個時序信號作為輸入信號時，則可有每二級至每十五級的觸控電路來形成電容并聯(lián)。

于上述的實施例中，觸控電路以四個晶體管與一個電容所組成的電路架構(gòu)來說明，但發(fā)明不以此為限，請參閱圖5a、5b與5c，其中圖5a、5b與5c分別為觸控電路的不同實施例，且為便于說明，各級觸控柵極驅(qū)動電路的輸出或輸入信號則以n來表示某一級的信號，舉例說明，n為大于零的整數(shù)，以第n級來作說明，而其產(chǎn)出的輸出信號則為g(n)。如圖5a所示，觸控電路可為四個晶體管與一個電容所組成，且可接收輸入信號g(n-1)、輸入信號g(n)、觸控感測輸入信號itp、電壓源vss所提供的電壓與重置信號reset，而q點則連接至柵極驅(qū)動電路。詳細來說，于圖5a的實施例中，觸控電路具有第一薄膜晶體管510、第二薄膜晶體管520、第三薄膜晶體管530、第四薄膜晶體管540與第一電容550。第一薄膜晶體管510的第一端可接收觸控感測輸入信號itp、第二端可電性連接第二薄膜晶體管520的第一端，而柵極控制端則可接收輸入信號g(n-1)。第二薄膜晶體管520的第二端可接收電壓源vss所提供的電壓，而柵極控制端則可接收輸入信號g(n)。第三薄膜晶體管530的第一端可接收重置信號reset，柵極控制端則電性連接第一薄膜晶體管510的第二端。第四薄膜晶體管540的第一端電性連接第三薄膜晶體管530的第二端，柵極控制端則輸入重置信號reset，而第二端則為q點，其中q點作為電性連接至同級的柵極驅(qū)動電路(未繪示)。另外，第一電容550的兩端則分別電性連接第三薄膜晶體管530的柵極控制端與第二端，使得p點形成于第一電容550的一端，其中p點作為電性連接至不同級的觸控電路的第一電容，以形成多個電容的并聯(lián)效果。原則上，各信號的操作與前述相同，而重置信號reset為進行觸控感應(yīng)(觸控感測輸入信號itp作動)時，才啟動為高電位，進而使得q點能夠保持高電位。于本實施例中，重置信號reset為高電位時，可補充電荷于q點，避免因觸控感應(yīng)時間長而造成q點電位下降，使得觸控感應(yīng)后而無法正常將柵極驅(qū)動電路的輸出信號傳遞至下級。

圖5b所描述的觸控電路結(jié)構(gòu)大致上同于圖5a，差異僅在于在第二薄膜晶體管520的柵極控制端為接收時序信號clk，電路運作及功效同于圖5a說明，此處不再贅述。相較于圖5a，圖5c的主要差異在于其所揭示的觸控電路實施例，結(jié)構(gòu)上更加上第五薄膜晶體管560。在圖5c的實施例中，第五薄膜晶體管560的柵極控制端為接收時序信號clk，且第五薄膜晶體管560的第一端與第一薄膜晶體管510的第二端相連接，第五薄膜晶體管560第二端則接收電壓源vss所提供的電壓，電路運作及功效同于圖5a說明，此處不再贅述。

本發(fā)明所提出的觸控面板，將兩級以上的柵極驅(qū)動電路及觸控電路并聯(lián)，以達到電容共享的目的。在電容共享的作用下，各級觸控電路所包括的電容值就可以倍數(shù)減小。如此一來，即可避免因為外加大容量電容，相應(yīng)電路板面積需增加，而導(dǎo)致制造成本提高的問題。

雖然本發(fā)明已以多種實施方式揭露如上，然其并非用以限定本發(fā)明，任何熟習此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作各種的更動與潤飾，因此本發(fā)明的保護范圍當視后附的申請專利范圍所界定者為準。