本申請涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種soc芯片的調(diào)試方法及系統(tǒng)。

背景技術(shù)：

隨著設(shè)計(jì)與制造技術(shù)的發(fā)展，集成電路設(shè)計(jì)從晶體管的集成發(fā)展到邏輯門的集成，現(xiàn)在又發(fā)展到ip(interruptpriority，中斷優(yōu)先寄存器)的集成，即soc(systemonchip，片上系統(tǒng))設(shè)計(jì)技術(shù)。soc可以有效地降低電子信息系統(tǒng)產(chǎn)品的開發(fā)成本，縮短開發(fā)周期，提高產(chǎn)品的競爭力，是未來工業(yè)界將采用的最主要的產(chǎn)品開發(fā)方式。

目前，soc芯片的調(diào)試手段主要有三大類：1)通過jtag(jointtestactiongroup，聯(lián)合測試行為組織)接口在cpu(centralprocessingunit，中央處理器)調(diào)試模式下讀取相應(yīng)邏輯模塊的寄存器，獲取可能的有效信息來幫助分析和推斷問題，因?yàn)橥ǔＴ谠O(shè)計(jì)時(shí)工程師都會(huì)將關(guān)鍵的狀態(tài)機(jī)以及關(guān)鍵信號(hào)引入到寄存器中；2)通過芯片的io(inputoutput，輸入輸出)接口將內(nèi)部關(guān)鍵控制信號(hào)和數(shù)據(jù)信號(hào)引入到芯片外部，通過邏輯分析儀或者示波器進(jìn)行動(dòng)態(tài)的問題分析和定位；3)通過firmware(固件)日志的方式記錄整個(gè)業(yè)務(wù)的操作流程和軟硬件的交互。

然而，在上述第一種調(diào)試方法中，jtag接口在cpu調(diào)試模式下讀取相應(yīng)的邏輯寄存器的方式只能獲取靜態(tài)的狀態(tài)值，也就是只能得到出現(xiàn)問題后芯片內(nèi)部的邏輯狀態(tài)，而不能獲知發(fā)生問題的過程，這樣面對(duì)大部分比較復(fù)雜的系統(tǒng)和問題時(shí)，很難在短時(shí)間內(nèi)找到問題的根源。在第二種調(diào)試方法中，采用io接口在片外觀測片內(nèi)信號(hào)的方式雖然能夠觀察到動(dòng)態(tài)的過程，但由于芯片的管腳有限，很難將關(guān)聯(lián)的信號(hào)較全面的輸出到芯片外部，即使io數(shù)目夠多，但是諸如邏輯分析儀和示波器的測量管腳也是有限的，因此這種方式只能很片面地完成片內(nèi)邏輯交互過程的分析，分析得不夠全面。在第三種調(diào)試方法中，通過firmware日志的方式只能宏觀的查看系統(tǒng)流程，軟硬件在時(shí)間上的交互過程，而不能夠精細(xì)到邏輯內(nèi)部的操作，也無法獲知邏輯內(nèi)部的行為。

技術(shù)實(shí)現(xiàn)要素：

本申請?zhí)峁┝艘环Nsoc芯片的調(diào)試方法及系統(tǒng)，以解決現(xiàn)有調(diào)試方法中使用jtag接口不能獲知芯片出現(xiàn)問題的過程、使用io接口對(duì)芯片內(nèi)邏輯交互的分析不全面和使用firmware日志的方式不能夠精細(xì)到邏輯內(nèi)部的操作的問題。

一方面，本申請?zhí)峁┝艘环Nsoc芯片的調(diào)試方法，所述方法包括：

獲取并分析調(diào)試信息,輸出有效調(diào)試信息；

標(biāo)記所述有效調(diào)試信息；

存儲(chǔ)標(biāo)記后的所述有效調(diào)試信息；

判斷標(biāo)記后的所述有效調(diào)試信息的存儲(chǔ)狀態(tài)，根據(jù)所述存儲(chǔ)狀態(tài)，輸出符合仲裁原則的所述有效調(diào)試信息；

封裝所述符合仲裁原則的有效調(diào)試信息；

分配封裝后的所述有效調(diào)試信息；

輸送分配后的所述有效調(diào)試信息。

可選的，所述判斷標(biāo)記后的所述有效調(diào)試信息的存儲(chǔ)狀態(tài)，根據(jù)所述存儲(chǔ)狀態(tài)，輸出符合仲裁原則的所述有效調(diào)試信息，包括：

判斷所述標(biāo)記后的有效調(diào)試信息是否存在，如果所述標(biāo)記后的有效調(diào)試信息存在，則輸出符合仲裁原則的所述有效調(diào)試信息。

可選的，所述標(biāo)記所述有效調(diào)試信息包括：標(biāo)記所述有效調(diào)試信息發(fā)生的時(shí)間和來源。

可選的，所述仲裁原則包括：判斷所述有效調(diào)試信息的數(shù)據(jù)長度，當(dāng)所述有效調(diào)試信息的數(shù)據(jù)長度不等于預(yù)設(shè)的數(shù)據(jù)長度時(shí)，輸出所述有效調(diào)試信息。

可選的，所述封裝所述符合仲裁原則的有效調(diào)試信息包括：根據(jù)預(yù)設(shè)的幀格式，統(tǒng)一封裝所述符合仲裁原則的有效調(diào)試信息。

另一方面，本申請?zhí)峁┝艘环Nsoc芯片的調(diào)試系統(tǒng)，所述系統(tǒng)包括：

高速硬件日志模塊，所述hhsl模塊包括：

事件分析器模塊，用于獲取并分析調(diào)試信息,輸出有效調(diào)試信息；

時(shí)間戳模塊，用于標(biāo)記所述有效調(diào)試信息；

先進(jìn)先出存儲(chǔ)器，用于存儲(chǔ)標(biāo)記后的所述有效調(diào)試信息；

仲裁器模塊，用于判斷標(biāo)記后的所述有效調(diào)試信息的存儲(chǔ)狀態(tài)，根據(jù)所述存儲(chǔ)狀態(tài)，輸出符合仲裁原則的所述有效調(diào)試信息；

消息制作器模塊，用于封裝所述符合仲裁原則的有效調(diào)試信息；

選擇器模塊，用于分配封裝后的所述有效調(diào)試信息；

io接口，用于輸送分配后的所述有效調(diào)試信息。

可選的，所述仲裁器模塊還用于，判斷所述標(biāo)記后的有效調(diào)試信息是否存在于所述fifo存儲(chǔ)器中，如果所述標(biāo)記后的有效調(diào)試信息存在，則輸出符合仲裁原則的所述有效調(diào)試信息。

由以上技術(shù)方案可知，本申請實(shí)施例提供一種soc芯片的調(diào)試方法及系統(tǒng)，獲取并分析調(diào)試信息,輸出有效調(diào)試信息；標(biāo)記所述有效調(diào)試信息；存儲(chǔ)標(biāo)記后的所述有效調(diào)試信息；判斷標(biāo)記后的所述有效調(diào)試信息的存儲(chǔ)狀態(tài)，根據(jù)所述存儲(chǔ)狀態(tài)，輸出符合仲裁原則的所述有效調(diào)試信息；封裝所述符合仲裁原則的有效調(diào)試信息；分配封裝后的所述有效調(diào)試信息；輸送分配后的所述有效調(diào)試信息。本申請的方法及系統(tǒng)可以獲得芯片內(nèi)部問題發(fā)生的精確過程和內(nèi)部的邏輯，解決現(xiàn)有調(diào)試方法中使用jtag接口不能獲知芯片出現(xiàn)問題的過程、使用io接口對(duì)芯片內(nèi)邏輯交互的分析不全面和使用firmware日志的方式不能夠精細(xì)到邏輯內(nèi)部的操作的問題。

附圖說明

為了更清楚地說明本申請的技術(shù)方案，下面將對(duì)實(shí)施案例中所需要使用的附圖作簡單地介紹，顯而易見地，對(duì)于本領(lǐng)域普通技術(shù)人員而言，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本申請實(shí)施例提供的一種soc芯片的調(diào)試方法的流程圖；

圖2為本申請實(shí)施例提供的一種soc芯片的調(diào)試系統(tǒng)的結(jié)構(gòu)圖；

圖3為本申請實(shí)施例提供的soc芯片內(nèi)部有三個(gè)調(diào)試信息源的結(jié)構(gòu)圖。

圖示說明：

1-事件分析器模塊；2-時(shí)間戳模塊；3-先進(jìn)行出存儲(chǔ)器；4-仲裁器模塊；5-消息制作器模塊；6-選擇器模塊；7-io接口；8-高速硬件日志模塊。

具體實(shí)施方式

參見圖1，為本申請實(shí)施例提供的一種soc芯片的調(diào)試方法的流程圖。所述方法包括：

s101，獲取并分析調(diào)試信息,輸出有效調(diào)試信息；由于調(diào)試信息可能來自于芯片內(nèi)部不同的模塊，而不同的模塊處理的業(yè)務(wù)不同，所述調(diào)試信息的數(shù)據(jù)內(nèi)容也會(huì)有所不同，所以根據(jù)芯片實(shí)際的使用情況，選擇需要進(jìn)行處理的調(diào)試信息，另外，調(diào)試信息的類型、流方向和長度等也都是分析調(diào)試信息的標(biāo)準(zhǔn)，分析調(diào)試信息有利于獲取精細(xì)的芯片內(nèi)部邏輯；有效調(diào)試信息是指：需要根據(jù)實(shí)際使用的情況，選擇的特定的調(diào)試信息；

s102，標(biāo)記所述有效調(diào)試信息；標(biāo)記有效調(diào)試信息，有利于清楚芯片內(nèi)部的調(diào)試信息的數(shù)據(jù)傳輸時(shí)間的順序，能使獲取到的芯片內(nèi)部邏輯更加精準(zhǔn)，為調(diào)試信息帶上硬件時(shí)間戳，因此本申請也具有順序性嚴(yán)格準(zhǔn)確的優(yōu)點(diǎn)；

s103，存儲(chǔ)標(biāo)記后的所述有效調(diào)試信息；

系統(tǒng)中不同的模塊在設(shè)計(jì)上將內(nèi)部正常的關(guān)鍵命令和數(shù)據(jù)交互也同時(shí)送到hhsl模塊，在hhsl模塊將這些交互信息緩存，因?yàn)閮?nèi)部存在多個(gè)信息產(chǎn)生源，而日志的輸出端口只有一個(gè)，且速度通常低于內(nèi)部模塊的處理帶寬，因?yàn)樾韪鶕?jù)頻率和帶寬來決定緩存的大小和深度，從而保證帶寬匹配和fifo存儲(chǔ)器不會(huì)溢出，每個(gè)信息產(chǎn)生源會(huì)對(duì)應(yīng)一個(gè)異步fifo存儲(chǔ)器；

本申請實(shí)施例為每個(gè)信息源模塊專門設(shè)計(jì)了事件分析器和先進(jìn)先出存儲(chǔ)器，因此具有準(zhǔn)確度高、統(tǒng)計(jì)量大的優(yōu)點(diǎn)；

s104，判斷標(biāo)記后的所述有效調(diào)試信息的存儲(chǔ)狀態(tài)，根據(jù)所述存儲(chǔ)狀態(tài)，輸出符合仲裁原則的所述有效調(diào)試信息；

s105，封裝所述符合仲裁原則的有效調(diào)試信息；封裝可以將不同模塊發(fā)出的調(diào)試信息封裝成統(tǒng)一的幀格式，就像以太網(wǎng)報(bào)文的封包一樣，封裝后的調(diào)試信息具有相同的幀格式，方便芯片外部其他器件對(duì)調(diào)試信息解讀；

s106，分配封裝后的所述有效調(diào)試信息；

s107，輸送分配后的所述有效調(diào)試信息。采用專用的接口將有效調(diào)試信息輸送到芯片外部，提高傳輸效率，滿足芯片系統(tǒng)時(shí)鐘的要求，也便于分析芯片內(nèi)部的邏輯。

由以上技術(shù)方案可知，本申請實(shí)施例提供一種soc芯片的調(diào)試方法，獲取并分析調(diào)試信息,輸出有效調(diào)試信息；標(biāo)記所述有效調(diào)試信息；存儲(chǔ)標(biāo)記后的所述有效調(diào)試信息；判斷標(biāo)記后的所述有效調(diào)試信息的存儲(chǔ)狀態(tài)，根據(jù)所述存儲(chǔ)狀態(tài)，輸出符合仲裁原則的所述有效調(diào)試信息；封裝所述符合仲裁原則的有效調(diào)試信息；分配封裝后的所述有效調(diào)試信息；輸送分配后的所述有效調(diào)試信息。本申請的方法可以獲得芯片內(nèi)部問題發(fā)生的精確過程和內(nèi)部的邏輯，解決現(xiàn)有調(diào)試方法中使用jtag接口不能獲知芯片出現(xiàn)問題的過程、使用io接口對(duì)芯片內(nèi)邏輯交互的分析不全面和使用firmware日志的方式不能夠精細(xì)到邏輯內(nèi)部的操作的問題。

可選的，步驟s104，包括：

判斷所述標(biāo)記后的有效調(diào)試信息是否存在，如果所述標(biāo)記后的有效調(diào)試信息存在，則輸出符合仲裁原則的所述有效調(diào)試信息。

可選的，所述標(biāo)記所述有效調(diào)試信息包括：標(biāo)記所述有效調(diào)試信息發(fā)生的時(shí)間和來源。

可選的，所述仲裁原則包括：判斷所述有效調(diào)試信息的數(shù)據(jù)長度，當(dāng)所述有效調(diào)試信息的數(shù)據(jù)長度不等于預(yù)設(shè)的數(shù)據(jù)長度時(shí)，輸出所述有效調(diào)試信息。

可選的，步驟s105包括：根據(jù)預(yù)設(shè)的幀格式，統(tǒng)一封裝所述符合仲裁原則的有效調(diào)試信息。

調(diào)試信息以固定的幀格式從芯片的io接口輸出后，送到covertboard處理，這個(gè)covertboard可以是用cpld、fpga或者mcu來實(shí)現(xiàn)的協(xié)議轉(zhuǎn)接器，將自定義的hhsl格式的信息轉(zhuǎn)換為usb協(xié)議數(shù)據(jù)，最終通過usb線纜傳輸?shù)街T如pc機(jī)的顯示或者存儲(chǔ)設(shè)備上。

調(diào)試信息送到pc上之后，在pc上的顯示軟件(可以是第三方，或者自主開發(fā)的軟件)會(huì)以文本日志的方式顯示出來或者存檔。這樣輸出的日志便詳細(xì)記錄了芯片內(nèi)部模塊之間的數(shù)據(jù)命令傳輸細(xì)節(jié)，包括傳輸?shù)木唧w內(nèi)容，傳輸?shù)南群箜樞?，流量大小，在芯片外部一目了然。這樣便達(dá)到了快速定位的目的。

由以上技術(shù)方案可知，本申請實(shí)施例提供一種soc芯片的調(diào)試方法，可以獲得芯片內(nèi)部問題發(fā)生的精確過程和內(nèi)部的邏輯，解決現(xiàn)有調(diào)試方法中使用jtag接口不能獲知芯片出現(xiàn)問題的過程、使用io接口對(duì)芯片內(nèi)邏輯交互的分析不全面和使用firmware日志的方式不能夠精細(xì)到邏輯內(nèi)部的操作的問題。

參見圖2，為本申請實(shí)施例提供的一種soc芯片的調(diào)試系統(tǒng)的結(jié)構(gòu)圖，所述系統(tǒng)包括：

高速硬件日志(hardwarehighspeedlogger，hhsl)模塊8，所述hhsl模塊包括：

事件分析器模塊1，用于獲取并分析調(diào)試信息，輸出有效調(diào)試信息；

時(shí)間戳模塊2，用于標(biāo)記所述有效調(diào)試信息；

先進(jìn)先出存儲(chǔ)器3，用于存儲(chǔ)標(biāo)記后的所述有效調(diào)試信息；

進(jìn)一步地，本實(shí)施例中的fifo存儲(chǔ)器為異步fifio存儲(chǔ)器；

仲裁器模塊4，用于判斷標(biāo)記后的所述有效調(diào)試信息的存儲(chǔ)狀態(tài)，根據(jù)所述存儲(chǔ)狀態(tài)，輸出符合仲裁原則的所述有效調(diào)試信息；

消息制作器模塊5，用于封裝所述符合仲裁原則的有效調(diào)試信息；

選擇器模塊6，用于分配封裝后的所述有效調(diào)試信息；

io接口7，用于輸送分配后的所述有效調(diào)試信息。

采用io接口而不是傳統(tǒng)的jtag，uart(universalasynchronousreceiver/transmitter，通用異步收發(fā)傳輸器)，i2c(inter－integratedcircuit)等慢速接口，大大提升了傳輸效率，并且滿足日益提升的芯片系統(tǒng)時(shí)鐘。

內(nèi)部的調(diào)試信息可以以接口傳輸?shù)姆绞捷敵龅狡獾娘@示/存儲(chǔ)設(shè)備上，還可以自由的存放到片內(nèi)的存儲(chǔ)單元如sram或者由芯片外掛的ddr(doubledatarate)存儲(chǔ)器或者flash存儲(chǔ)器中；可以在不方便接顯示設(shè)備的環(huán)境下應(yīng)用，通過將外部存儲(chǔ)器的日志信息進(jìn)行二次導(dǎo)出，從而可以實(shí)現(xiàn)問題應(yīng)用場景的再現(xiàn)，如芯片在客戶現(xiàn)場的問題定位以及遠(yuǎn)程定位。

由于在顯示設(shè)備上可開發(fā)自定義的日志打印軟件，因此可以方便的將調(diào)試信息以人類語言的方式呈現(xiàn)出來，具有可讀性高的優(yōu)點(diǎn)。

本實(shí)施例不僅可用于soc芯片調(diào)試開發(fā)，還可應(yīng)用于cpld/fpga系統(tǒng)調(diào)試開發(fā)。

hhsl的協(xié)議為自定義，可以根據(jù)芯片原本使用的io管腳情況進(jìn)行復(fù)用，較少芯片成本。

可選的，所述仲裁器模塊4還用于，判斷所述標(biāo)記后的有效調(diào)試信息是否存在于所述fifo存儲(chǔ)器中，如果所述標(biāo)記后的有效調(diào)試信息存在，則輸出符合仲裁原則的所述有效調(diào)試信息。

由于采用純硬件的日志實(shí)現(xiàn)方案，hhsl和邏輯模塊的傳輸接口直接對(duì)接，因此具有實(shí)時(shí)性強(qiáng)的優(yōu)點(diǎn)。

下面，結(jié)合具體的例子來說明上述的實(shí)施例：

以一個(gè)soc芯片內(nèi)部有三個(gè)調(diào)試信息源為例，如圖3所示，事件a(event-a),事件b(event-b)和事件c(event-c)分別是芯片內(nèi)部三個(gè)模塊的調(diào)試信息的輸入，并且假設(shè)三個(gè)模塊分別來自于三個(gè)不同的時(shí)鐘域，且和hhsl模塊為不同的時(shí)鐘域；

在事件進(jìn)入hhsl模塊后會(huì)先經(jīng)過ep模塊進(jìn)行分析，因?yàn)槊總€(gè)模塊處理的業(yè)務(wù)不盡相同，數(shù)據(jù)內(nèi)容也有差別，因此該模塊主要是分析有效的數(shù)據(jù)信息，丟棄不必要的信息內(nèi)容，并能夠根據(jù)cpu的配置靈活處理輸入的調(diào)試信息。在ep模塊認(rèn)為是正確并且是需要輸出的調(diào)試信息后，會(huì)從ts模塊獲取當(dāng)前的時(shí)間戳，并且打上uid(useridentification，用戶身份證明)，標(biāo)記調(diào)試信息發(fā)生的時(shí)間點(diǎn)和來源。

ts模塊根據(jù)系統(tǒng)時(shí)鐘生成的一個(gè)時(shí)鐘,本實(shí)施例中該時(shí)鐘為16bits，根據(jù)具體的芯片可增大或減小時(shí)鐘的位數(shù)。

ep模塊處理之后將打上標(biāo)記的調(diào)試信息存入到異步fifo存儲(chǔ)器中進(jìn)行暫存，fifo存儲(chǔ)器的深度根據(jù)對(duì)應(yīng)源模塊(調(diào)試信息產(chǎn)生模塊)的業(yè)務(wù)流量連續(xù)性以及和hhsl模塊的時(shí)鐘比例關(guān)系而設(shè)計(jì)，保證帶寬的匹配，并能保證fifo存儲(chǔ)器不會(huì)溢出，如果發(fā)生溢出則要產(chǎn)生異常。fifo存儲(chǔ)器的寬度則直接根據(jù)輸入調(diào)試信息的數(shù)據(jù)寬度而定。

后續(xù)wrrarbiter(weightround-robinarbiter,帶權(quán)重的公平仲裁器)模塊會(huì)檢查每個(gè)異步fifo存儲(chǔ)器是否為空，如果為空，則根據(jù)當(dāng)前的仲裁原則取出緩存中調(diào)試信息的數(shù)據(jù)送給msgbuilder模塊進(jìn)行hhsl數(shù)據(jù)格式的封裝。這里將封裝的數(shù)據(jù)幀設(shè)計(jì)為如下格式：

wd0為header的部分：

uid是證明debug信息(調(diào)試信息)來源的源模塊,這里4個(gè)bits可支持16個(gè)信息源；

length是不包含header在內(nèi)的數(shù)據(jù)長度，以byte為單位；

crc_en是數(shù)據(jù)要不要加crc校驗(yàn)；

reserve作為預(yù)留使用；

wd1～wdn-1為調(diào)試信息數(shù)據(jù),因?yàn)樵摂?shù)據(jù)格式按照32bits寬度組織，因此當(dāng)數(shù)據(jù)長度不是32bits時(shí)，需要進(jìn)行封裝；

wdn為crc校驗(yàn)數(shù)據(jù)，被校驗(yàn)的數(shù)據(jù)包括header和data的部分。

數(shù)據(jù)在按照以上幀格式封裝后，destselect模塊將調(diào)試信息送到io接口，但是由于芯片管腳資源有限，在送到io接口之前，調(diào)試信息還要經(jīng)過一個(gè)p2s(pointtoserver，點(diǎn)對(duì)服務(wù)器)模塊，p2s模塊可以進(jìn)行并轉(zhuǎn)串的處理，采用少量的管腳進(jìn)行串行傳輸，本實(shí)施例中采用4個(gè)pin進(jìn)行數(shù)據(jù)傳輸，也就是說一個(gè)32bits的數(shù)據(jù)至少需要8個(gè)周期。

另外，destselect模塊還可以選擇將調(diào)試信息輸出到芯片掛載的片外nand中。

由以上技術(shù)方案可知，本申請實(shí)施例提供一種soc芯片的調(diào)試系統(tǒng)，獲取并分析調(diào)試信息,輸出有效調(diào)試信息；標(biāo)記所述有效調(diào)試信息；存儲(chǔ)標(biāo)記后的所述有效調(diào)試信息；判斷標(biāo)記后的所述有效調(diào)試信息的存儲(chǔ)狀態(tài)，根據(jù)所述存儲(chǔ)狀態(tài)，輸出符合仲裁原則的所述有效調(diào)試信息；封裝所述符合仲裁原則的有效調(diào)試信息；分配封裝后的所述有效調(diào)試信息；輸送分配后的所述有效調(diào)試信息。本申請的方法及系統(tǒng)可以獲得芯片內(nèi)部問題發(fā)生的精確過程和內(nèi)部的邏輯，解決現(xiàn)有調(diào)試方法中使用jtag接口不能獲知芯片出現(xiàn)問題的過程、使用io接口對(duì)芯片內(nèi)邏輯交互的分析不全面和使用firmware日志的方式不能夠精細(xì)到邏輯內(nèi)部的操作的問題。

具體實(shí)現(xiàn)中，本申請還提供一種計(jì)算機(jī)存儲(chǔ)介質(zhì)，其中，該計(jì)算機(jī)存儲(chǔ)介質(zhì)可存儲(chǔ)有程序，該程序執(zhí)行時(shí)可包括本發(fā)明提供的呼叫方法的各實(shí)施例中的部分或全部步驟。所述的存儲(chǔ)介質(zhì)可為磁碟、光盤、只讀存儲(chǔ)記憶體(英文：read-onlymemory，簡稱：rom)或隨機(jī)存儲(chǔ)記憶體(英文：randomaccessmemory，簡稱：ram)等。

本領(lǐng)域的技術(shù)人員可以清楚地了解到本申請實(shí)施例中的技術(shù)可借助軟件加必需的通用硬件平臺(tái)的方式來實(shí)現(xiàn)?；谶@樣的理解，本申請實(shí)施例中的技術(shù)方案本質(zhì)上或者說對(duì)現(xiàn)有技術(shù)做出貢獻(xiàn)的部分可以以軟件產(chǎn)品的形式體現(xiàn)出來，該計(jì)算機(jī)軟件產(chǎn)品可以存儲(chǔ)在存儲(chǔ)介質(zhì)中，如rom/ram、磁碟、光盤等，包括若干指令用以使得一臺(tái)計(jì)算機(jī)設(shè)備(可以是個(gè)人計(jì)算機(jī)，服務(wù)器，或者網(wǎng)絡(luò)設(shè)備等)執(zhí)行本發(fā)明各個(gè)實(shí)施例或者實(shí)施例的某些部分所述的方法。

本說明書中各個(gè)實(shí)施例之間相同相似的部分互相參見即可。尤其，對(duì)于系統(tǒng)實(shí)施例而言，由于其基本相似于方法實(shí)施例，所以描述的比較簡單，相關(guān)之處參見方法實(shí)施例中的說明即可。

以上所述的本申請實(shí)施方式并不構(gòu)成對(duì)本申請保護(hù)范圍的限定。