本發(fā)明涉及電子技術(shù)領(lǐng)域，尤其涉及一種控制存儲(chǔ)器的方法、裝置及終端。

背景技術(shù)：

現(xiàn)在的智能終端功能復(fù)雜，性能強(qiáng)大，而且一般的智能終端都遠(yuǎn)不止一個(gè)處理器，一般都至少包括多個(gè)處理器，比如中央處理器(cpu，centralprocessingunit)、圖形處理器(gpu，graphicsprocessingunit)、無線處理器、多媒體處理器以及調(diào)制解調(diào)處理器等。

盡管一般的終端都有多個(gè)處理器，但是一般情況下一個(gè)終端都只有一個(gè)內(nèi)存，這些不同的處理器在不同時(shí)刻會(huì)共用一個(gè)內(nèi)存，不同的處理器通過各自的總線連接到同一個(gè)內(nèi)存上，即通過不同的總線來跟內(nèi)存?zhèn)鬏敂?shù)據(jù)。但是，目前一些廠家的不同處理器在使用內(nèi)存時(shí)，內(nèi)存的運(yùn)行頻率相對(duì)比較固定，在處理器和內(nèi)存之間公用的一些總線的運(yùn)行頻率也相對(duì)比較固定，有時(shí)候某些系統(tǒng)的處理器對(duì)總線的運(yùn)行頻率和內(nèi)存的運(yùn)行頻率的需求沒有那么高時(shí)，會(huì)使得整個(gè)終端系統(tǒng)的功耗較多，并存在一定浪費(fèi)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明實(shí)施例提供一種控制存儲(chǔ)器的方法、裝置及終端，可根據(jù)不同處理器對(duì)總線的運(yùn)行頻率的需求，動(dòng)態(tài)地調(diào)整總線的運(yùn)行頻率以及內(nèi)存的運(yùn)行頻率，從而節(jié)省系統(tǒng)功耗。

第一方面，本發(fā)明實(shí)施例提供了一種控制存儲(chǔ)器的方法，該方法包括，

實(shí)時(shí)獲取多個(gè)處理器分別對(duì)應(yīng)的總線需求頻率并確定最大的總線需求頻率；

根據(jù)預(yù)設(shè)規(guī)則選取所述最大的總線需求頻率所對(duì)應(yīng)的內(nèi)存運(yùn)行頻率；

獲取實(shí)時(shí)總線運(yùn)行頻率并判斷所述實(shí)時(shí)總線運(yùn)行頻率與所述最大的總線需求頻率是否相同；

若實(shí)時(shí)總線運(yùn)行頻率與所述最大的總線需求頻率相同，獲取實(shí)時(shí)內(nèi)存運(yùn)行頻率并判斷所述實(shí)時(shí)內(nèi)存運(yùn)行頻率與所述內(nèi)存運(yùn)行頻率是否相同；

若實(shí)時(shí)內(nèi)存運(yùn)行頻率與所述內(nèi)存運(yùn)行頻率不相同，將所述最大的總線需求頻率所對(duì)應(yīng)的內(nèi)存運(yùn)行頻率確定為新的實(shí)時(shí)內(nèi)存運(yùn)行頻率。

第二方面，本發(fā)明實(shí)施例還提供了一種裝置，該裝置包括，

獲取單元，用于實(shí)時(shí)獲取多個(gè)處理器分別對(duì)應(yīng)的總線需求頻率并確定最大的總線需求頻率；

匹配單元，用于根據(jù)預(yù)設(shè)規(guī)則選取所述最大的總線需求頻率所對(duì)應(yīng)的內(nèi)存運(yùn)行頻率；

第一判斷單元，用于獲取實(shí)時(shí)總線運(yùn)行頻率并判斷所述實(shí)時(shí)總線運(yùn)行頻率與所述最大的總線需求頻率是否相同；

第二判斷單元，用于若實(shí)時(shí)總線運(yùn)行頻率與所述最大的總線需求頻率相同，獲取實(shí)時(shí)內(nèi)存運(yùn)行頻率并判斷所述實(shí)時(shí)內(nèi)存運(yùn)行頻率與所述內(nèi)存運(yùn)行頻率是否相同；

第一調(diào)整單元，用于若實(shí)時(shí)內(nèi)存運(yùn)行頻率與所述內(nèi)存運(yùn)行頻率不相同，將所述最大的總線需求頻率所對(duì)應(yīng)的內(nèi)存運(yùn)行頻率確定為新的實(shí)時(shí)內(nèi)存運(yùn)行頻率。

第三方面，本發(fā)明實(shí)施例還提供了一種終端，該終端包括多個(gè)處理器、總線、內(nèi)存以及如上所述的裝置，每個(gè)處理器均通過總線與所述內(nèi)存電性相連，所述裝置分別與所述每個(gè)處理器、所述總線以及所述內(nèi)存電性相連，以控制所述總線的實(shí)時(shí)運(yùn)行頻率以及所述內(nèi)存的實(shí)時(shí)運(yùn)行頻率。

本發(fā)明實(shí)施例能夠通過實(shí)時(shí)統(tǒng)計(jì)各個(gè)不同處理器對(duì)總線的運(yùn)行頻率的需求情況，動(dòng)態(tài)地根據(jù)確定的總線的運(yùn)行頻率來調(diào)整內(nèi)存的運(yùn)行頻率，從而可以有效節(jié)省系統(tǒng)功耗，提高內(nèi)存的使用效率。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1是本發(fā)明實(shí)施例提供的一種控制存儲(chǔ)器的方法的示意流程圖；

圖2是本發(fā)明實(shí)施例提供的方法中步驟s101的子示意流程圖；

圖3是本發(fā)明實(shí)施例提供的一種裝置的示意性框圖；

圖4是本發(fā)明實(shí)施例提供的裝置終的獲取單元101的子示意流程圖；

圖5是本發(fā)明實(shí)施例提供的一種終端的示意性框圖；

圖6是本發(fā)明另一實(shí)施例提供的一種終端的示意性框圖；

圖7是本發(fā)明另一實(shí)施例提供的一種終端的示意性框圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

應(yīng)當(dāng)理解，當(dāng)在本說明書和所附權(quán)利要求書中使用時(shí)，術(shù)語“包括”和“包含”指示所描述特征、整體、步驟、操作、元素和/或組件的存在，但并不排除一個(gè)或多個(gè)其它特征、整體、步驟、操作、元素、組件和/或其集合的存在或添加。

還應(yīng)當(dāng)理解，在此本發(fā)明說明書中所使用的術(shù)語僅僅是出于描述特定實(shí)施例的目的而并不意在限制本發(fā)明。如在本發(fā)明說明書和所附權(quán)利要求書中所使用的那樣，除非上下文清楚地指明其它情況，否則單數(shù)形式的“一”、“一個(gè)”及“該”意在包括復(fù)數(shù)形式。還應(yīng)當(dāng)進(jìn)一步理解，在本發(fā)明說明書和所附權(quán)利要求書中使用的術(shù)語“和/或”是指相關(guān)聯(lián)列出的項(xiàng)中的一個(gè)或多個(gè)的任何組合以及所有可能組合，并且包括這些組合。

參見圖1，其是本發(fā)明實(shí)施例所提供一種控制存儲(chǔ)器的方法的示意流程圖，本發(fā)明實(shí)施例中的存儲(chǔ)器可以是雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(ddrsdram，doubledataratesdram)，如圖所示的方法可包括以下步驟，

步驟s101，實(shí)時(shí)獲取多個(gè)處理器分別對(duì)應(yīng)的總線需求頻率并確定最大的總線需求頻率。

其中，處理器在運(yùn)行過程中會(huì)對(duì)總線的運(yùn)行頻率有相對(duì)應(yīng)的需求，只有總線的運(yùn)行頻率達(dá)到處理器所需的需求頻率時(shí)，才能夠保證處理器運(yùn)行的更為順暢。故此時(shí)需要實(shí)時(shí)地獲取多個(gè)處理器分別對(duì)應(yīng)的總線需求頻率，再根據(jù)對(duì)比分析確定最大的總線需求頻率。

步驟s102，根據(jù)預(yù)設(shè)規(guī)則選取所述最大的總線需求頻率所對(duì)應(yīng)的內(nèi)存運(yùn)行頻率。

其中，一般來說，總線的運(yùn)行頻率跟內(nèi)存的運(yùn)行頻率是相對(duì)應(yīng)的，故可以根據(jù)預(yù)設(shè)規(guī)則以及所述的最大的總線需求頻率來確定對(duì)應(yīng)的內(nèi)存需要的運(yùn)行頻率，以使得處理器能夠高效運(yùn)行，并能夠使得相關(guān)數(shù)據(jù)的傳輸和讀取更為快速順暢。

當(dāng)然，作為優(yōu)選的，所述步驟s102具體包括，根據(jù)預(yù)設(shè)的總線運(yùn)行頻率與內(nèi)存運(yùn)行頻率的對(duì)應(yīng)關(guān)系選取所述最大的總線需求頻率所對(duì)應(yīng)的內(nèi)存運(yùn)行頻率。根據(jù)總線支持的頻率等級(jí)以及內(nèi)存的頻率等級(jí)之間的對(duì)應(yīng)關(guān)系，確定預(yù)設(shè)的總線運(yùn)行頻率與內(nèi)存運(yùn)行頻率的對(duì)應(yīng)關(guān)系。根據(jù)預(yù)設(shè)的總線運(yùn)行頻率與內(nèi)存運(yùn)行頻率的對(duì)應(yīng)關(guān)系，匹配出所述最大的總線需求頻率應(yīng)對(duì)應(yīng)的內(nèi)存運(yùn)行頻率。

例如，當(dāng)存儲(chǔ)器為雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(ddrsdram，doubledataratesdram)時(shí)，本發(fā)明實(shí)施例中的內(nèi)存即為ddr內(nèi)存。故當(dāng)總線運(yùn)行頻率為400mhz時(shí)，對(duì)應(yīng)的ddr內(nèi)存運(yùn)行頻率為300mhz；當(dāng)總線運(yùn)行頻率為為300mhz時(shí)，對(duì)應(yīng)的ddr內(nèi)存運(yùn)行頻率為225mhz；當(dāng)總線運(yùn)行頻率為為200mhz時(shí)，對(duì)應(yīng)的ddr內(nèi)存運(yùn)行頻率為150mhz；當(dāng)總線運(yùn)行頻率為為100mhz時(shí)，對(duì)應(yīng)的ddr內(nèi)存運(yùn)行頻率為75mhz。

步驟s103，獲取實(shí)時(shí)總線運(yùn)行頻率并判斷所述實(shí)時(shí)總線運(yùn)行頻率與所述最大的總線需求頻率是否相同。

其中，為了更為準(zhǔn)確地調(diào)整總線的運(yùn)行頻率，動(dòng)態(tài)地節(jié)省功耗，需要確定實(shí)時(shí)總線運(yùn)行頻率與各個(gè)處理器的總線需求頻率中的最大的總線需求頻率是否相同。

步驟s104，若實(shí)時(shí)總線運(yùn)行頻率與所述最大的總線需求頻率相同，獲取實(shí)時(shí)內(nèi)存運(yùn)行頻率并判斷所述實(shí)時(shí)內(nèi)存運(yùn)行頻率與所述內(nèi)存運(yùn)行頻率是否相同。

其中，當(dāng)實(shí)時(shí)總線運(yùn)行頻率與最大的總線需求頻率相同的時(shí)候，則為了更為準(zhǔn)確地調(diào)整內(nèi)存的運(yùn)行頻率以適應(yīng)實(shí)際需求情況，需要獲取實(shí)時(shí)內(nèi)存運(yùn)行頻率，同時(shí)也要判斷所述實(shí)時(shí)內(nèi)存運(yùn)行頻率與所述內(nèi)存運(yùn)行頻率是否相同。

步驟s105，若實(shí)時(shí)內(nèi)存運(yùn)行頻率與所述內(nèi)存運(yùn)行頻率不相同，將所述最大的總線需求頻率所對(duì)應(yīng)的內(nèi)存運(yùn)行頻率確定為新的實(shí)時(shí)內(nèi)存運(yùn)行頻率。

其中，若實(shí)時(shí)內(nèi)存運(yùn)行頻率與上述的最大的總線需求頻率所對(duì)應(yīng)的內(nèi)存運(yùn)行頻不相同，則表示實(shí)時(shí)內(nèi)存運(yùn)行頻率并不能夠適應(yīng)實(shí)際的處理器所需要的運(yùn)行頻率。那么此時(shí)，則需要將所述最大的總線需求頻率所對(duì)應(yīng)的內(nèi)存運(yùn)行頻率確定為新的實(shí)時(shí)內(nèi)存運(yùn)行頻率，從而適應(yīng)實(shí)際需求，以優(yōu)化總線和內(nèi)存的功耗。

同樣的，例如，若此時(shí)的內(nèi)存為ddr內(nèi)存，當(dāng)本發(fā)明實(shí)施例中多個(gè)處理器為中央處理器、圖形處理器、調(diào)制解調(diào)處理器以及無線處理器時(shí)，若某個(gè)時(shí)間這四個(gè)處理器運(yùn)行的頻率分別為1ghz、0.5ghz、0.2ghz以及1.5ghz，同時(shí)對(duì)總線需求頻率依次為300mhz、200mhz、100mhz以及400mhz，那么此時(shí)這四個(gè)處理器中的最大的總線需求頻率即為400mhz，同時(shí)，根據(jù)上述的預(yù)設(shè)的總線運(yùn)行頻率與ddr內(nèi)存運(yùn)行頻率的對(duì)應(yīng)關(guān)系即可以得出最大的總線需求頻率所對(duì)應(yīng)的ddr內(nèi)存運(yùn)行頻率為300mhz。若當(dāng)實(shí)時(shí)總線運(yùn)行頻率也為400mhz，而實(shí)時(shí)ddr內(nèi)存運(yùn)行頻率不為300mhz時(shí)，則可以將300mhz確定為新的實(shí)時(shí)ddr內(nèi)存運(yùn)行頻率，從而可以實(shí)現(xiàn)總線和ddr內(nèi)存的功耗的優(yōu)化。

作為優(yōu)選的，本發(fā)明實(shí)施例所述的方法還可以包括，

步驟s106，若實(shí)時(shí)總線運(yùn)行頻率與所述最大的總線需求頻率不相同，則將所述最大的總線需求頻率確定為新的實(shí)時(shí)總線運(yùn)行頻率，并返回所述獲取實(shí)時(shí)內(nèi)存運(yùn)行頻率并判斷所述實(shí)時(shí)內(nèi)存運(yùn)行頻率與所述內(nèi)存運(yùn)行頻率是否相同的步驟。

同理，例如，若此時(shí)的內(nèi)存為ddr內(nèi)存，當(dāng)實(shí)時(shí)總線運(yùn)行頻率與上述實(shí)施例中的四個(gè)處理器在某個(gè)時(shí)間的最大的總線需求頻率400mhz不相同時(shí)，則需要將400mhz確定為新的實(shí)時(shí)總線運(yùn)行頻率。接下來要判斷實(shí)時(shí)ddr內(nèi)存運(yùn)行頻率是否為300mhz，若不是，則將300mhz確定為新的實(shí)時(shí)ddr內(nèi)存運(yùn)行頻率。

本發(fā)明實(shí)施例能夠通過實(shí)時(shí)統(tǒng)計(jì)各個(gè)不同處理器對(duì)總線的運(yùn)行頻率的需求情況，動(dòng)態(tài)地根據(jù)確定的總線的運(yùn)行頻率來調(diào)整內(nèi)存的運(yùn)行頻率，從而可以有效節(jié)省系統(tǒng)功耗，提高內(nèi)存的使用效率。

另外，作為優(yōu)選的，如圖2所示，其是本發(fā)明實(shí)施例提供的方法中步驟s101的子步驟的示意流程圖，所述步驟s101具體可以包括以下子步驟，

步驟s101a，實(shí)時(shí)統(tǒng)計(jì)每個(gè)處理器的運(yùn)行頻率。其中，每個(gè)處理器的運(yùn)行頻率在不同的時(shí)間有可能是不相同的，故需要實(shí)時(shí)統(tǒng)計(jì)每個(gè)處理器的運(yùn)行頻率。

步驟s101b，根據(jù)所述運(yùn)行頻率確定每個(gè)處理器對(duì)應(yīng)的總線需求頻率。處理器的不同的運(yùn)行頻率對(duì)于總線需求頻率也是不一樣的，根據(jù)實(shí)際情況可以確定不同的運(yùn)行頻率的處理器對(duì)應(yīng)有相應(yīng)的總線需求頻率。

步驟s101c，根據(jù)每個(gè)處理器對(duì)應(yīng)的總線需求頻率確定最大的總線需求頻率。當(dāng)確定了每個(gè)處理器對(duì)應(yīng)的總線需求頻率之后，可以根據(jù)相應(yīng)地對(duì)比分析確定出最大的總線需求頻率?？偟膩碚f，可以實(shí)時(shí)確定某一時(shí)間的多個(gè)處理器中的最大的總線需求頻率。

參見圖3，其是本發(fā)明實(shí)施例所提供的一種裝置100的示意框圖，本發(fā)明實(shí)施例中的存儲(chǔ)器可以是雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(ddrsdram，doubledataratesdram)，如圖所示的裝置100可以包括，

獲取單元101，用于實(shí)時(shí)獲取多個(gè)處理器分別對(duì)應(yīng)的總線需求頻率并確定最大的總線需求頻率。

其中，處理器在運(yùn)行過程中會(huì)對(duì)總線的運(yùn)行頻率有相對(duì)應(yīng)的需求，只有總線的運(yùn)行頻率達(dá)到處理器所需的需求頻率時(shí)，才能夠保證處理器運(yùn)行的更為順暢。故此時(shí)需要實(shí)時(shí)地獲取多個(gè)處理器分別對(duì)應(yīng)的總線需求頻率，再根據(jù)對(duì)比分析確定最大的總線需求頻率。

匹配單元102，用于根據(jù)預(yù)設(shè)規(guī)則選取所述最大的總線需求頻率所對(duì)應(yīng)的內(nèi)存運(yùn)行頻率。

其中，一般來說，總線的運(yùn)行頻率跟內(nèi)存的運(yùn)行頻率是相對(duì)應(yīng)的，故可以根據(jù)預(yù)設(shè)規(guī)則以及所述的最大的總線需求頻率來確定對(duì)應(yīng)的內(nèi)存需要的運(yùn)行頻率，以使得處理器能夠高效運(yùn)行，并能夠使得相關(guān)數(shù)據(jù)的傳輸和讀取更為快速順暢。

作為優(yōu)選的，所述匹配單元102具體用于根據(jù)預(yù)設(shè)的總線運(yùn)行頻率與內(nèi)存運(yùn)行頻率的對(duì)應(yīng)關(guān)系選取所述最大的總線需求頻率所對(duì)應(yīng)的內(nèi)存運(yùn)行頻率。根據(jù)總線支持的頻率等級(jí)以及內(nèi)存的頻率等級(jí)之間的對(duì)應(yīng)關(guān)系，確定預(yù)設(shè)的總線運(yùn)行頻率與內(nèi)存運(yùn)行頻率的對(duì)應(yīng)關(guān)系。根據(jù)預(yù)設(shè)的總線運(yùn)行頻率與內(nèi)存運(yùn)行頻率的對(duì)應(yīng)關(guān)系，匹配出所述最大的總線需求頻率應(yīng)對(duì)應(yīng)的內(nèi)存運(yùn)行頻率。

例如，當(dāng)存儲(chǔ)器為雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(ddrsdram，doubledataratesdram)時(shí)，本發(fā)明實(shí)施例中的內(nèi)存即為ddr內(nèi)存。故當(dāng)總線運(yùn)行頻率為400mhz時(shí)，對(duì)應(yīng)的ddr內(nèi)存運(yùn)行頻率為300mhz；當(dāng)總線運(yùn)行頻率為為300mhz時(shí)，對(duì)應(yīng)的ddr內(nèi)存運(yùn)行頻率為225mhz；當(dāng)總線運(yùn)行頻率為為200mhz時(shí)，對(duì)應(yīng)的ddr內(nèi)存運(yùn)行頻率為150mhz；當(dāng)總線運(yùn)行頻率為為100mhz時(shí)，對(duì)應(yīng)的ddr內(nèi)存運(yùn)行頻率為75mhz。

第一判斷單元103，用于獲取實(shí)時(shí)總線運(yùn)行頻率并判斷所述實(shí)時(shí)總線運(yùn)行頻率與所述最大的總線需求頻率是否相同。

其中，為了更為準(zhǔn)確地調(diào)整總線的運(yùn)行頻率，動(dòng)態(tài)地節(jié)省功耗，需要確定實(shí)時(shí)總線運(yùn)行頻率與各個(gè)處理器的總線需求頻率中的最大的總線需求頻率是否相同。

第二判斷單元104，用于若實(shí)時(shí)總線運(yùn)行頻率與所述最大的總線需求頻率相同，獲取實(shí)時(shí)內(nèi)存運(yùn)行頻率并判斷所述實(shí)時(shí)內(nèi)存運(yùn)行頻率與所述內(nèi)存運(yùn)行頻率是否相同。

其中，當(dāng)實(shí)時(shí)總線運(yùn)行頻率與最大的總線需求頻率相同的時(shí)候，則為了更為準(zhǔn)確地調(diào)整內(nèi)存的運(yùn)行頻率以適應(yīng)實(shí)際需求情況，需要獲取實(shí)時(shí)內(nèi)存運(yùn)行頻率，同時(shí)也要判斷所述實(shí)時(shí)內(nèi)存運(yùn)行頻率與所述內(nèi)存運(yùn)行頻率是否相同。

第一調(diào)整單元105，用于若實(shí)時(shí)內(nèi)存運(yùn)行頻率與所述內(nèi)存運(yùn)行頻率不相同，將所述最大的總線需求頻率所對(duì)應(yīng)的內(nèi)存運(yùn)行頻率確定為新的實(shí)時(shí)內(nèi)存運(yùn)行頻率。

其中，若實(shí)時(shí)內(nèi)存運(yùn)行頻率與上述的最大的總線需求頻率所對(duì)應(yīng)的內(nèi)存運(yùn)行頻不相同，則表示實(shí)時(shí)內(nèi)存運(yùn)行頻率并不能夠適應(yīng)實(shí)際的處理器所需要的運(yùn)行頻率。那么此時(shí)，則需要將所述最大的總線需求頻率所對(duì)應(yīng)的內(nèi)存運(yùn)行頻率確定為新的實(shí)時(shí)內(nèi)存運(yùn)行頻率，從而適應(yīng)實(shí)際需求，以優(yōu)化總線和內(nèi)存的功耗。

同樣的，例如，若此時(shí)的內(nèi)存為ddr內(nèi)存，當(dāng)本發(fā)明實(shí)施例中多個(gè)處理器為中央處理器、圖形處理器、調(diào)制解調(diào)處理器以及無線處理器時(shí)，若某個(gè)時(shí)間這四個(gè)處理器運(yùn)行的頻率分別為1ghz、0.5ghz、0.2ghz以及1.5ghz，同時(shí)對(duì)總線需求頻率依次為300mhz、200mhz、100mhz以及400mhz，那么此時(shí)這四個(gè)處理器中的最大的總線需求頻率即為400mhz，同時(shí)，根據(jù)上述的預(yù)設(shè)的總線運(yùn)行頻率與ddr內(nèi)存運(yùn)行頻率的對(duì)應(yīng)關(guān)系即可以得出最大的總線需求頻率所對(duì)應(yīng)的ddr內(nèi)存運(yùn)行頻率為300mhz。若當(dāng)實(shí)時(shí)總線運(yùn)行頻率也為400mhz，而實(shí)時(shí)ddr內(nèi)存運(yùn)行頻率不為300mhz時(shí)，則可以將300mhz確定為新的實(shí)時(shí)ddr內(nèi)存運(yùn)行頻率，從而可以實(shí)現(xiàn)總線和ddr內(nèi)存的功耗的優(yōu)化。

作為優(yōu)選的，本發(fā)明實(shí)施例所述的裝置還可以包括，

第二調(diào)整單元106，用于若實(shí)時(shí)總線運(yùn)行頻率與所述最大的總線需求頻率不相同，則將所述最大的總線需求頻率確定為新的實(shí)時(shí)總線運(yùn)行頻率。

其中，所述第二判斷單元104，還用于在所述最大的總線需求頻率確定為新的實(shí)時(shí)總線運(yùn)行頻率的情況下，獲取實(shí)時(shí)內(nèi)存運(yùn)行頻率并判斷所述實(shí)時(shí)內(nèi)存運(yùn)行頻率與所述內(nèi)存運(yùn)行頻率是否相同的動(dòng)作。

同理，例如，若此時(shí)的內(nèi)存為ddr內(nèi)存，當(dāng)實(shí)時(shí)總線運(yùn)行頻率與上述實(shí)施例中的四個(gè)處理器在某個(gè)時(shí)間的最大的總線需求頻率400mhz不相同時(shí)，則需要將400mhz確定為新的實(shí)時(shí)總線運(yùn)行頻率。接下來要判斷實(shí)時(shí)ddr內(nèi)存運(yùn)行頻率是否為300mhz，若不是，則將300mhz確定為新的實(shí)時(shí)ddr內(nèi)存運(yùn)行頻率。

本發(fā)明實(shí)施例能夠通過實(shí)時(shí)統(tǒng)計(jì)各個(gè)不同處理器對(duì)總線的運(yùn)行頻率的需求情況，動(dòng)態(tài)地根據(jù)確定的總線的運(yùn)行頻率來調(diào)整內(nèi)存的運(yùn)行頻率，從而可以有效節(jié)省系統(tǒng)功耗，提高內(nèi)存的使用效率。

另外，作為優(yōu)選的，如圖4所示，其是本發(fā)明實(shí)施例提供的裝置100中獲取單元101的子單元的示意框圖，所述獲取單元101具體可以包括以下子單元。

統(tǒng)計(jì)單元101a，用于實(shí)時(shí)統(tǒng)計(jì)每個(gè)處理器的運(yùn)行頻率。其中，每個(gè)處理器的運(yùn)行頻率在不同的時(shí)間有可能是不相同的，故需要實(shí)時(shí)統(tǒng)計(jì)每個(gè)處理器的運(yùn)行頻率。

第一確定單元101b，用于根據(jù)所述運(yùn)行頻率確定每個(gè)處理器對(duì)應(yīng)的總線需求頻率。處理器的不同的運(yùn)行頻率對(duì)于總線需求頻率也是不一樣的，根據(jù)實(shí)際情況可以確定不同的運(yùn)行頻率的處理器對(duì)應(yīng)有相應(yīng)的總線需求頻率。

第二確定單元101c，用于根據(jù)每個(gè)處理器對(duì)應(yīng)的總線需求頻率確定最大的總線需求頻率。當(dāng)確定了每個(gè)處理器對(duì)應(yīng)的總線需求頻率之后，可以根據(jù)相應(yīng)地對(duì)比分析確定出最大的總線需求頻率?？偟膩碚f，可以實(shí)時(shí)確定某一時(shí)間的多個(gè)處理器中的最大的總線需求頻率。

參見圖5，其是本發(fā)明實(shí)施例所提供的一種終端200的示意框圖，如圖所示的終端可以包括多個(gè)處理器201、總線202、內(nèi)存203以及上述任一實(shí)施例中所述的裝置204，每個(gè)處理器201均通過總線202與所述內(nèi)存203電性相連，所述裝置204分別與所述每個(gè)處理器201、所述總線202以及所述內(nèi)存203電性相連，以控制所述總線202的實(shí)時(shí)運(yùn)行頻率以及所述內(nèi)存203的實(shí)時(shí)運(yùn)行頻率。

其中，裝置204能夠?qū)崟r(shí)獲取并分析每個(gè)處理器的實(shí)時(shí)運(yùn)行頻率、總線202的實(shí)時(shí)運(yùn)行頻率以及內(nèi)存203的實(shí)時(shí)運(yùn)行頻率，并根據(jù)分析結(jié)果以及實(shí)際需要的情況控制總線202的實(shí)時(shí)運(yùn)行頻率以及內(nèi)存203的實(shí)時(shí)運(yùn)行頻率，以減少總線以及內(nèi)存的功耗。

參見圖6，作為優(yōu)選的，本實(shí)施例所述的終端跟圖5所述的終端的區(qū)別在于，所述終端還包括一個(gè)微處理器201a，所述微處理器201a用于檢測所述每個(gè)處理器201的實(shí)時(shí)運(yùn)行頻率，并將所述每個(gè)處理器201的實(shí)時(shí)運(yùn)行頻率發(fā)送給所述裝置204以得到每個(gè)處理器201分別對(duì)應(yīng)的總線需求頻率，所述微處理器201a還用于分別檢測所述總線202的實(shí)時(shí)運(yùn)行頻率和內(nèi)存203的實(shí)時(shí)運(yùn)行頻率，并將所述總線202的實(shí)時(shí)運(yùn)行頻率和內(nèi)存203的實(shí)時(shí)運(yùn)行頻率發(fā)送給所述裝置204。其中，設(shè)置一個(gè)微處理器201a，能夠使得監(jiān)測數(shù)據(jù)更為精準(zhǔn)獨(dú)立，方便后續(xù)的數(shù)據(jù)處理分析，從而減少功耗。

參見圖7，是本發(fā)明另一實(shí)施例提供的一種終端的示意框圖。如圖所示的本實(shí)施例中的終端可以包括：一個(gè)或多個(gè)處理器701；一個(gè)或多個(gè)輸入設(shè)備702，一個(gè)或多個(gè)輸出設(shè)備703和存儲(chǔ)器704。上述處理器701、輸入設(shè)備702、輸出設(shè)備703和存儲(chǔ)器704通過總線705連接。存儲(chǔ)器702用于存儲(chǔ)指令，處理器701用于執(zhí)行存儲(chǔ)器702存儲(chǔ)的指令。其中，處理器701用于實(shí)時(shí)獲取多個(gè)處理器分別對(duì)應(yīng)的總線需求頻率并確定最大的總線需求頻率；根據(jù)預(yù)設(shè)規(guī)則選取所述最大的總線需求頻率所對(duì)應(yīng)的內(nèi)存運(yùn)行頻率；獲取實(shí)時(shí)總線運(yùn)行頻率并判斷所述實(shí)時(shí)總線運(yùn)行頻率與所述最大的總線需求頻率是否相同；若實(shí)時(shí)總線運(yùn)行頻率與所述最大的總線需求頻率相同，獲取實(shí)時(shí)內(nèi)存運(yùn)行頻率并判斷所述實(shí)時(shí)內(nèi)存運(yùn)行頻率與所述內(nèi)存運(yùn)行頻率是否相同；若實(shí)時(shí)內(nèi)存運(yùn)行頻率與所述內(nèi)存運(yùn)行頻率不相同，將所述最大的總線需求頻率所對(duì)應(yīng)的內(nèi)存運(yùn)行頻率確定為新的實(shí)時(shí)內(nèi)存運(yùn)行頻率。

處理器701還用于若實(shí)時(shí)總線運(yùn)行頻率與所述最大的總線需求頻率不相同，則將所述最大的總線需求頻率確定為新的實(shí)時(shí)總線運(yùn)行頻率，并返回獲取實(shí)時(shí)內(nèi)存運(yùn)行頻率并判斷所述實(shí)時(shí)內(nèi)存運(yùn)行頻率與所述內(nèi)存運(yùn)行頻率是否相同的步驟。

作為具體的，處理器701還用于實(shí)時(shí)統(tǒng)計(jì)每個(gè)處理器的運(yùn)行頻率；根據(jù)所述運(yùn)行頻率確定每個(gè)處理器對(duì)應(yīng)的總線需求頻率；根據(jù)每個(gè)處理器對(duì)應(yīng)的總線需求頻率確定最大的總線需求頻率。

作為更為具體的，處理器701具體還用于根據(jù)預(yù)設(shè)的總線運(yùn)行頻率與內(nèi)存運(yùn)行頻率的對(duì)應(yīng)關(guān)系選取所述最大的總線需求頻率所對(duì)應(yīng)的內(nèi)存運(yùn)行頻率。

應(yīng)當(dāng)理解，在本發(fā)明實(shí)施例中，所稱處理器701可以是中央處理單元(centralprocessingunit，cpu)，該處理器還可以是其他通用處理器、數(shù)字信號(hào)處理器(digitalsignalprocessor，dsp)、專用集成電路(applicationspecificintegratedcircuit，asic)、現(xiàn)成可編程門陣列(field-programmablegatearray，fpga)或者其他可編程邏輯器件、分立門或者晶體管邏輯器件、分立硬件組件等。通用處理器可以是微處理器或者該處理器也可以是任何常規(guī)的處理器等。

輸入設(shè)備702可以包括觸控板、指紋采傳感器(用于采集用戶的指紋信息和指紋的方向信息)、麥克風(fēng)等，輸出設(shè)備703可以包括顯示器(lcd等)、揚(yáng)聲器等。

該存儲(chǔ)器704可以包括只讀存儲(chǔ)器和隨機(jī)存取存儲(chǔ)器，并向處理器701提供指令和數(shù)據(jù)。存儲(chǔ)器704的一部分還可以包括非易失性隨機(jī)存取存儲(chǔ)器。例如，存儲(chǔ)器704還可以存儲(chǔ)設(shè)備類型的信息。

具體實(shí)現(xiàn)中，本發(fā)明另一實(shí)施例中所描述的處理器701、輸入設(shè)備702、輸出設(shè)備703可執(zhí)行本發(fā)明實(shí)施例提供的控制存儲(chǔ)器的方法的實(shí)施例和另一實(shí)施例中所描述的實(shí)現(xiàn)方式，也可執(zhí)行本發(fā)明實(shí)施例所描述的終端的實(shí)現(xiàn)方式，在此不再贅述。

具體實(shí)現(xiàn)中，本發(fā)明另一實(shí)施例中描述的終端包括但不限于諸如具有觸摸敏感表面(例如，觸摸屏顯示器和/或觸摸板)的移動(dòng)電話、膝上型計(jì)算機(jī)或平板計(jì)算機(jī)之類的其它便攜式設(shè)備。還應(yīng)當(dāng)理解的是，在某些實(shí)施例中，所述設(shè)備并非便攜式通信設(shè)備，而是具有觸摸敏感表面(例如，觸摸屏顯示器和/或觸摸板)的臺(tái)式計(jì)算機(jī)。

本領(lǐng)域普通技術(shù)人員可以意識(shí)到，結(jié)合本文中所公開的實(shí)施例描述的各示例的單元及算法步驟，能夠以電子硬件、計(jì)算機(jī)軟件或者二者的結(jié)合來實(shí)現(xiàn)，為了清楚地說明硬件和軟件的可互換性，在上述說明中已經(jīng)按照功能一般性地描述了各示例的組成及步驟。這些功能究竟以硬件還是軟件方式來執(zhí)行，取決于技術(shù)方案的特定應(yīng)用和設(shè)計(jì)約束條件。專業(yè)技術(shù)人員可以對(duì)每個(gè)特定的應(yīng)用來使用不同方法來實(shí)現(xiàn)所描述的功能，但是這種實(shí)現(xiàn)不應(yīng)認(rèn)為超出本發(fā)明的范圍。

所屬領(lǐng)域的技術(shù)人員可以清楚地了解到，為了描述的方便和簡潔，上述描述的終端和單元的具體工作過程，可以參考前述方法實(shí)施例中的對(duì)應(yīng)過程，在此不再贅述。

在本申請所提供的幾個(gè)實(shí)施例中，應(yīng)該理解到，所揭露的裝置、終端和方法，可以通過其它的方式實(shí)現(xiàn)。例如，以上所描述的裝置和終端實(shí)施例僅僅是示意性的，例如，所述單元的劃分，僅僅為一種邏輯功能劃分，實(shí)際實(shí)現(xiàn)時(shí)可以有另外的劃分方式，例如多個(gè)單元或組件可以結(jié)合或者可以集成到另一個(gè)系統(tǒng)，或一些特征可以忽略，或不執(zhí)行。另外，所顯示或討論的相互之間的耦合或直接耦合或通信連接可以是通過一些接口、裝置或單元的間接耦合或通信連接，也可以是電的，機(jī)械的或其它的形式連接。

本發(fā)明實(shí)施例方法中的步驟可以根據(jù)實(shí)際需要進(jìn)行順序調(diào)整、合并和刪減。

本發(fā)明實(shí)施例裝置和終端中的單元可以根據(jù)實(shí)際需要進(jìn)行合并、劃分和刪減。

所述作為分離部件說明的單元可以是或者也可以不是物理上分開的，作為單元顯示的部件可以是或者也可以不是物理單元，即可以位于一個(gè)地方，或者也可以分布到多個(gè)網(wǎng)絡(luò)單元上?？梢愿鶕?jù)實(shí)際的需要選擇其中的部分或者全部單元來實(shí)現(xiàn)本發(fā)明實(shí)施例方案的目的。

另外，在本發(fā)明各個(gè)實(shí)施例中的各功能單元可以集成在一個(gè)處理單元中，也可以是各個(gè)單元單獨(dú)物理存在，也可以是兩個(gè)或兩個(gè)以上單元集成在一個(gè)單元中。上述集成的單元既可以采用硬件的形式實(shí)現(xiàn)，也可以采用軟件功能單元的形式實(shí)現(xiàn)。

所述集成的單元如果以軟件功能單元的形式實(shí)現(xiàn)并作為獨(dú)立的產(chǎn)品銷售或使用時(shí)，可以存儲(chǔ)在一個(gè)計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)中?；谶@樣的理解，本發(fā)明的技術(shù)方案本質(zhì)上或者說對(duì)現(xiàn)有技術(shù)做出貢獻(xiàn)的部分，或者該技術(shù)方案的全部或部分可以以軟件產(chǎn)品的形式體現(xiàn)出來，該計(jì)算機(jī)軟件產(chǎn)品存儲(chǔ)在一個(gè)存儲(chǔ)介質(zhì)中，包括若干指令用以使得一臺(tái)計(jì)算機(jī)設(shè)備(可以是個(gè)人計(jì)算機(jī)，服務(wù)器，或者網(wǎng)絡(luò)設(shè)備等)執(zhí)行本發(fā)明各個(gè)實(shí)施例所述方法的全部或部分步驟。而前述的存儲(chǔ)介質(zhì)包括：u盤、移動(dòng)硬盤、只讀存儲(chǔ)器(rom，read-onlymemory)、隨機(jī)存取存儲(chǔ)器(ram，randomaccessmemory)、磁碟或者光盤等各種可以存儲(chǔ)程序代碼的介質(zhì)。

以上所述，僅為本發(fā)明的具體實(shí)施方式，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到各種等效的修改或替換，這些修改或替換都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)以權(quán)利要求的保護(hù)范圍為準(zhǔn)。