技術(shù)領(lǐng)域

本發(fā)明涉及計(jì)算機(jī)應(yīng)用技術(shù)領(lǐng)域，具體地說是一種實(shí)用性強(qiáng)、系統(tǒng)驗(yàn)證平臺(tái)及方法。

背景技術(shù)：

在SOC的設(shè)計(jì)中，通常需要將用戶設(shè)計(jì)的邏輯掛接到一些標(biāo)準(zhǔn)的高性能的總線上，在驗(yàn)證所設(shè)計(jì)邏輯時(shí)，不僅要對(duì)此邏輯進(jìn)行單獨(dú)的模塊級(jí)驗(yàn)證，還要進(jìn)行總線到外設(shè)這一系統(tǒng)性的驗(yàn)證以確定整條鏈路的聯(lián)通。以Altera公司的FPGA器件Cyclone V為例，HPS與FPGA通過AXI總線互聯(lián)，用戶設(shè)計(jì)的邏輯需要掛接到這一總線上最終與終端上的外設(shè)通信。AXI總線是AMBA系列中面向高帶寬高性能的版本，滿足超高性能和復(fù)雜SOC設(shè)計(jì)的需求，現(xiàn)有的系統(tǒng)級(jí)驗(yàn)證技術(shù)中，通常是通過利用一些廠商的BFM進(jìn)行驗(yàn)證，如圖1所示，通過基于AXI總線的BFM直接掛接到用戶設(shè)計(jì)完成這一系統(tǒng)級(jí)的驗(yàn)證，這種技術(shù)雖然能夠較方便的實(shí)現(xiàn)驗(yàn)證，但是BFM通常需要購買，且可替換性較差，增加了設(shè)計(jì)成本，兼容性低。

為此，提出一種適用于敏捷開發(fā)的自動(dòng)化測試方法及模型，來解決上述問題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的技術(shù)任務(wù)是針對(duì)以上不足之處，提供一種實(shí)用性強(qiáng)、系統(tǒng)驗(yàn)證平臺(tái)及方法。

一種系統(tǒng)驗(yàn)證平臺(tái)，包括：

axi總線主機(jī)模型，其定義的讀寫任務(wù)實(shí)現(xiàn)其連接的整個(gè)系統(tǒng)通路的激勵(lì)；

axi-apb轉(zhuǎn)接橋，將axi總線主機(jī)模型發(fā)送的激勵(lì)通過axi總線信號(hào)轉(zhuǎn)換為apb信號(hào)用于之后的傳輸；

i2c主機(jī)，連接到axi-apb轉(zhuǎn)接橋上并接收傳來的apb激勵(lì)信號(hào)，并將apb信號(hào)轉(zhuǎn)換后通過i2c信號(hào)線傳遞給i2c從機(jī)模型；

i2c從機(jī)模型接收i2c主機(jī)的信息，完成數(shù)據(jù)的存儲(chǔ)或讀取、響應(yīng)ack。

axi總線主機(jī)模型包括讀寫任務(wù)task模塊；存儲(chǔ)內(nèi)部地址、數(shù)據(jù)信息的寄存器reg，該寄存器reg包括addr、data、valid寄存器；axi信號(hào)線；

當(dāng)進(jìn)行系統(tǒng)驗(yàn)證時(shí)，通過axi協(xié)議創(chuàng)建的讀寫任務(wù)作用于寄存器reg，對(duì)包括addr、data、valid的寄存器reg進(jìn)行數(shù)據(jù)的寫入或讀出，產(chǎn)生相應(yīng)的axi標(biāo)準(zhǔn)信號(hào)awaddr、awdata、raddr、rdata，繼而連接到用戶設(shè)計(jì)的axi-apb轉(zhuǎn)接橋。

所述i2c主機(jī)為用戶設(shè)計(jì)的i2c主機(jī)邏輯，內(nèi)核端口為apb，與上述axi-apb轉(zhuǎn)接橋互聯(lián)，輸出i2c協(xié)議標(biāo)準(zhǔn)的SCL與SDA。

所述i2c從機(jī)模型，與i2c主機(jī)輸出的SCL與SDA信號(hào)線連接，其內(nèi)部包含狀態(tài)機(jī)與若干寄存器以實(shí)現(xiàn)數(shù)據(jù)的寫入、讀出、響應(yīng)ack。

所述i2c從機(jī)模型的結(jié)構(gòu)包括，

主狀態(tài)機(jī)，根據(jù)標(biāo)準(zhǔn)i2c協(xié)議創(chuàng)建，用于設(shè)備地址判斷、讀寫判斷、寄存器地址接收、寫數(shù)據(jù)、讀數(shù)據(jù)，完成對(duì)i2c總線的讀寫以及下述寄存器的操作，從而實(shí)現(xiàn)標(biāo)準(zhǔn)i2c的傳輸；

計(jì)數(shù)器，通過計(jì)算SDA線上高電平的個(gè)數(shù)實(shí)現(xiàn)計(jì)數(shù)；

移位寄存器，通過計(jì)數(shù)器計(jì)數(shù)操作后，將特定需要的某些數(shù)據(jù)信息移位存儲(chǔ)用于比較、儲(chǔ)存；

寫寄存器，用于將寫操作時(shí)的數(shù)據(jù)進(jìn)行存儲(chǔ)；

讀寄存器，存儲(chǔ)在讀操作時(shí)讀出到總線的數(shù)據(jù)；

該i2c從機(jī)模型結(jié)構(gòu)中的各個(gè)部分均以SCL時(shí)鐘為基準(zhǔn)工作。

整個(gè)系統(tǒng)驗(yàn)證平臺(tái)通過軟件模塊鏈接控制起來，該軟件模塊提供時(shí)鐘、測試激勵(lì)的輸入、結(jié)果的輸出，具體為，定義、復(fù)位時(shí)鐘，通過寫函數(shù)從輸入端口輸入激勵(lì)，讀函數(shù)從輸出端口讀出寄存器的數(shù)據(jù)用于結(jié)果分析，該分析的內(nèi)容包括i2c從機(jī)模型的設(shè)備地址、寄存器地址、數(shù)據(jù)。

一種系統(tǒng)驗(yàn)證方法，其實(shí)現(xiàn)過程為，通過配置一主機(jī)模型，然后對(duì)該主機(jī)模型施加測試激勵(lì)，通過該主機(jī)模型的輸入端口對(duì)待驗(yàn)證終端設(shè)備進(jìn)行數(shù)據(jù)的寫入，通過該主機(jī)模型的輸出端口對(duì)待驗(yàn)證終端設(shè)備進(jìn)行數(shù)據(jù)的讀出以及信號(hào)線狀態(tài)的讀取，最后通過信號(hào)線狀態(tài)或者模型中讀出的數(shù)據(jù)驗(yàn)證用戶邏輯的設(shè)計(jì)是否正確。

所述主機(jī)模型為axi總線主機(jī)模型，該axi總線主機(jī)模型通過axi-apb轉(zhuǎn)接橋、i2c 主機(jī)將施加的測試激勵(lì)傳輸給待驗(yàn)證終端設(shè)備，該待驗(yàn)證終端設(shè)備為i2c從機(jī)設(shè)備模型；在進(jìn)行系統(tǒng)驗(yàn)證時(shí)，通過在軟件模塊中調(diào)用讀寫函數(shù)寫入需要的測試激勵(lì)或者讀出結(jié)果數(shù)據(jù)。

基于上述系統(tǒng)，創(chuàng)建axi總線主機(jī)模型實(shí)現(xiàn)axi總線主機(jī)端測試激勵(lì)的產(chǎn)生，i2c從機(jī)設(shè)備模型模擬系統(tǒng)終端從機(jī)外設(shè)，系統(tǒng)通路中的axi-apb轉(zhuǎn)接橋與i2c主機(jī)為接入系統(tǒng)的用戶邏輯，其中axi-apb轉(zhuǎn)接橋完成信號(hào)類型的轉(zhuǎn)換，i2c主機(jī)表示用戶設(shè)計(jì)的接口邏輯。

基于上述結(jié)構(gòu)，系統(tǒng)驗(yàn)證的具體過程包括以下步驟：

一、axi總線主機(jī)模型，根據(jù)標(biāo)準(zhǔn)的axi協(xié)議創(chuàng)建讀寫任務(wù)函數(shù)read和write，對(duì)axi總線中包括awaddr、awdata、raddr、rdata的信號(hào)操作，實(shí)現(xiàn)對(duì)掛接到axi總線上設(shè)備的讀寫；

二、然后axi總線主機(jī)模型、axi-apb轉(zhuǎn)接橋通過標(biāo)準(zhǔn)的axi信號(hào)掛接到axi總線并相互通信連接，該axi-apb轉(zhuǎn)接橋輸出apb信號(hào)，內(nèi)部完成axi信號(hào)到apb信號(hào)的轉(zhuǎn)換，將axi總線主機(jī)模型傳來的axi激勵(lì)轉(zhuǎn)換為apb激勵(lì)用于后續(xù)設(shè)備；

三、i2c主機(jī)掛接到axi-apb轉(zhuǎn)接橋上，其內(nèi)部實(shí)現(xiàn)一個(gè)標(biāo)準(zhǔn)的i2c，將apb信號(hào)轉(zhuǎn)換為i2c信號(hào)通過SCL與SDA線傳輸；

四、i2c從機(jī)設(shè)備模型根據(jù)標(biāo)準(zhǔn)i2c協(xié)議創(chuàng)建，并連接到上述SCL和SDA線上，完成數(shù)據(jù)的存儲(chǔ)、讀取、響應(yīng)ack，實(shí)現(xiàn)完整i2c功能點(diǎn)的驗(yàn)證。

本發(fā)明的一種系統(tǒng)驗(yàn)證平臺(tái)及方法，具有以下優(yōu)點(diǎn)：

該發(fā)明的一種系統(tǒng)驗(yàn)證平臺(tái)及方法，該系統(tǒng)驗(yàn)證平臺(tái)結(jié)構(gòu)簡單清晰，各個(gè)模塊獨(dú)立，根據(jù)不同需求自由替換，通過簡單配置可以準(zhǔn)確驗(yàn)證整條系統(tǒng)通路的正確性，實(shí)用性強(qiáng)，靈活性強(qiáng)，易于實(shí)現(xiàn)，易于推廣。

附圖說明

為了更清楚的說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單的介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

附圖1為現(xiàn)有驗(yàn)證結(jié)構(gòu)示意圖。

附圖2為本發(fā)明驗(yàn)證平臺(tái)示意圖。

附圖3為axi總線主機(jī)模型的結(jié)構(gòu)示意圖。

附圖4為i2c從機(jī)模型的結(jié)構(gòu)示意圖。

具體實(shí)施方式

為了使本技術(shù)領(lǐng)域的人員更好地理解本發(fā)明方案，下面結(jié)合附圖和具體實(shí)施方式對(duì)本發(fā)明作進(jìn)一步的詳細(xì)說明。顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

如附圖1所示，一種系統(tǒng)驗(yàn)證平臺(tái)，包括：

axi master model，axi總線主機(jī)模型，包含相關(guān)端口的定義、初始化及讀寫函數(shù)，嚴(yán)格根據(jù)axi協(xié)議創(chuàng)建，為整個(gè)系統(tǒng)驗(yàn)證平臺(tái)提供激勵(lì)輸入。

axi-apb bridge，axi-apb轉(zhuǎn)接橋，提供axi到apb接口信號(hào)的轉(zhuǎn)換以連接之后掛接的設(shè)備，這一部分需輸出標(biāo)準(zhǔn)的apb信號(hào)。

i2c master，i2c主機(jī)，用戶設(shè)計(jì)的i2c主機(jī)邏輯，內(nèi)核端口為apb，與上述轉(zhuǎn)接橋互聯(lián)，輸出i2c協(xié)議標(biāo)準(zhǔn)的SCL與SDA。

i2c slave model，i2c從機(jī)模型，通過主機(jī)輸出的SCL與SDA連接，內(nèi)部包含狀態(tài)機(jī)與若干寄存器以實(shí)現(xiàn)數(shù)據(jù)的寫入、讀出、響應(yīng)ack等。

system top，系統(tǒng)驗(yàn)證平臺(tái)頂層，為連接以上各個(gè)模塊的軟件系統(tǒng)。定義、復(fù)位時(shí)鐘，通過寫函數(shù)從輸入端口輸入激勵(lì)，讀函數(shù)從輸出端口讀出相關(guān)寄存器的數(shù)據(jù)用于結(jié)果分析，對(duì)于i2c設(shè)備包含設(shè)備地址、寄存器地址、數(shù)據(jù)等。

現(xiàn)在參考圖3，為axi總線主機(jī)模型的結(jié)構(gòu)示意圖。模型結(jié)構(gòu)主要包括讀寫任務(wù)task，內(nèi)部地址、數(shù)據(jù)等寄存器reg，axi信號(hào)線。通過axi協(xié)議創(chuàng)建的讀寫任務(wù)作用于addr、data、valid等寄存器，對(duì)這些寄存器進(jìn)行數(shù)據(jù)的寫入或讀出，產(chǎn)生相應(yīng)的axi標(biāo)準(zhǔn)信號(hào)awaddr、awdata、raddr、rdata...，繼而連接到用戶設(shè)計(jì)的axi-apb轉(zhuǎn)接橋。在system top中只需調(diào)用模型中的讀寫函數(shù)寫入需要的測試激勵(lì)或者讀出結(jié)果數(shù)據(jù)。

所述i2c主機(jī)為用戶設(shè)計(jì)的i2c主機(jī)邏輯，內(nèi)核端口為apb，與上述axi-apb轉(zhuǎn)接橋互聯(lián)，輸出i2c協(xié)議標(biāo)準(zhǔn)的SCL與SDA。

所述i2c從機(jī)模型，與i2c主機(jī)輸出的SCL與SDA信號(hào)線連接，其內(nèi)部包含狀態(tài)機(jī)與若干寄存器以實(shí)現(xiàn)數(shù)據(jù)的寫入、讀出、響應(yīng)ack。

現(xiàn)在參考圖4，為i2c slave model結(jié)構(gòu)示意圖。FSM為主狀態(tài)機(jī)，根據(jù)標(biāo)準(zhǔn)i2c協(xié)議創(chuàng)建，包含設(shè)備地址判斷、讀寫判斷、寄存器地址接收、寫數(shù)據(jù)、讀數(shù)據(jù)等一系列狀態(tài)，包括對(duì)i2c總線的讀寫以及相關(guān)寄存器的操作，從而實(shí)現(xiàn)標(biāo)準(zhǔn)i2c的傳輸；Counter為計(jì)數(shù)器，通過計(jì)算SDA線上高電平的個(gè)數(shù)實(shí)現(xiàn)計(jì)數(shù)；SR為移位寄存器，通過Counter計(jì)數(shù)操作后將特定需要的某些數(shù)據(jù)信息移位存儲(chǔ)用于比較、儲(chǔ)存；Mem_Write和Mem_Read為讀寫寄存器，寫寄存器用于將寫操作時(shí)的數(shù)據(jù)進(jìn)行存儲(chǔ)，讀寄存器存儲(chǔ)了一些數(shù)據(jù)在讀操作時(shí)讀出到總線。結(jié)構(gòu)中的各個(gè)部分均以SCL時(shí)鐘為基準(zhǔn)工作，內(nèi)部寄存器在主狀態(tài)機(jī)中進(jìn)行相關(guān)操作后實(shí)現(xiàn)需要的i2c傳輸過程。

本發(fā)明提出的系統(tǒng)驗(yàn)證平臺(tái)中，各個(gè)模塊結(jié)構(gòu)相互獨(dú)立。創(chuàng)建axi master model實(shí)現(xiàn)axi總線主機(jī)端測試激勵(lì)的產(chǎn)生，i2c slave model模擬系統(tǒng)終端從機(jī)外設(shè)，系統(tǒng)通路中的axi-apb bridge與i2c master為接入系統(tǒng)的用戶邏輯，axi-apb轉(zhuǎn)接橋主要完成信號(hào)類型的轉(zhuǎn)換，i2c master表示用戶設(shè)計(jì)的接口邏輯。整條系統(tǒng)通路結(jié)構(gòu)清晰，搭建過程簡單，在system top中寫入i2c接口的相關(guān)測試激勵(lì)，經(jīng)測試可以成功驗(yàn)證i2c接口讀寫的有效性及邊界性等功能點(diǎn)，打通整條鏈路。特別的，系統(tǒng)平臺(tái)的高層為axi總線，axi master model，axi-apb bridge可以重復(fù)使用，相應(yīng)用戶設(shè)計(jì)的邏輯可以根據(jù)需要進(jìn)行替換，只要滿足接口類型的一致性，從而達(dá)到本發(fā)明提供的系統(tǒng)平臺(tái)的目的。

參考圖2，為整體系統(tǒng)驗(yàn)證平臺(tái)的示意圖。system top為整個(gè)系統(tǒng)頂層。axi master model是axi總線的主機(jī)模型，根據(jù)標(biāo)準(zhǔn)的axi協(xié)議創(chuàng)建讀寫任務(wù)函數(shù)read和write，對(duì)axi總線中的awaddr、awdata、raddr、rdata...信號(hào)操作，實(shí)現(xiàn)對(duì)掛接到axi總線上設(shè)備的讀寫。axi-apb bridge為轉(zhuǎn)接橋，通過標(biāo)準(zhǔn)的axi信號(hào)掛接到axi總線，輸出apb信號(hào)，內(nèi)部完成axi信號(hào)到apb信號(hào)的轉(zhuǎn)換，將主機(jī)傳來的axi激勵(lì)轉(zhuǎn)換為apb激勵(lì)用于后續(xù)設(shè)備。i2c master是用戶設(shè)計(jì)的接口邏輯，掛接到轉(zhuǎn)接橋上，內(nèi)部實(shí)現(xiàn)一個(gè)標(biāo)準(zhǔn)的i2c，將apb信號(hào)轉(zhuǎn)換為i2c信號(hào)通過SCL與SDA線傳輸。i2c slave model是i2c從機(jī)設(shè)備模型，根據(jù)標(biāo)準(zhǔn)i2c協(xié)議創(chuàng)建，可以例化多個(gè)從機(jī)連接到SCL和SDA上，完成數(shù)據(jù)的存儲(chǔ)、讀取、響應(yīng)ack等實(shí)現(xiàn)完整i2c功能點(diǎn)的驗(yàn)證。

一種系統(tǒng)驗(yàn)證方法，本發(fā)明為解決背景技術(shù)中提到的問題，取消BFM部分，提供AXI-APB轉(zhuǎn)接橋以及AXI總線的主機(jī)模型，鏈接起整個(gè)系統(tǒng)設(shè)計(jì)，消除了對(duì)于BFM的依賴，且各個(gè)模塊可以根據(jù)需要進(jìn)行替換、配置，靈活性強(qiáng)。

其實(shí)現(xiàn)過程為，通過配置一主機(jī)模型，然后對(duì)該主機(jī)模型施加測試激勵(lì)，通過該主機(jī)模型的輸入端口對(duì)待驗(yàn)證終端設(shè)備進(jìn)行數(shù)據(jù)的寫入，通過該主機(jī)模型的輸出端口對(duì)待驗(yàn)證終端設(shè)備進(jìn)行數(shù)據(jù)的讀出以及信號(hào)線狀態(tài)的讀取，最后通過信號(hào)線狀態(tài)或者模型中讀出的數(shù)據(jù)驗(yàn)證用戶邏輯的設(shè)計(jì)是否正確。

所述主機(jī)模型為axi總線主機(jī)模型，根據(jù)axi總線主機(jī)模型定義的讀寫任務(wù)實(shí)現(xiàn)整個(gè)系統(tǒng)通路的激勵(lì)；上述主機(jī)的激勵(lì)通過axi-apb轉(zhuǎn)接橋?qū)xi總線信號(hào)轉(zhuǎn)換為apb信號(hào)用于之后的傳輸；連接到axi-apb轉(zhuǎn)接橋上的i2c主機(jī)接收傳來的激勵(lì)信號(hào)轉(zhuǎn)換后通過SCL與SDA線傳遞給i2c從機(jī)設(shè)備；i2c從機(jī)模型接收主機(jī)的信息，完成數(shù)據(jù)的存儲(chǔ)或讀取、響應(yīng)ack等；system top鏈接起整個(gè)系統(tǒng)驗(yàn)證平臺(tái)，提供時(shí)鐘、測試激勵(lì)的輸入、結(jié)果的輸出等。

基于上述系統(tǒng)，創(chuàng)建axi總線主機(jī)模型實(shí)現(xiàn)axi總線主機(jī)端測試激勵(lì)的產(chǎn)生，i2c從機(jī)設(shè)備模型模擬系統(tǒng)終端從機(jī)外設(shè)，系統(tǒng)通路中的axi-apb轉(zhuǎn)接橋與i2c主機(jī)為接入系統(tǒng)的用戶邏輯，其中axi-apb轉(zhuǎn)接橋完成信號(hào)類型的轉(zhuǎn)換，i2c主機(jī)表示用戶設(shè)計(jì)的接口邏輯。

為完成對(duì)終端設(shè)備i2c slave model的讀寫，在axi總線的前端主機(jī)模型（axi master model）中施加相應(yīng)的測試激勵(lì)，通過axi-apb bridge、i2c maser傳輸給slave，整個(gè)傳輸包括通過axi的輸入端口對(duì)slave進(jìn)行數(shù)據(jù)的寫入，通過axi的輸出端口對(duì)slave進(jìn)行數(shù)據(jù)的讀出以及相關(guān)狀態(tài)的讀取，至此整條系統(tǒng)通路打通，通過信號(hào)線狀態(tài)或者模型中讀出的數(shù)據(jù)驗(yàn)證用戶邏輯的設(shè)計(jì)是否正確，在創(chuàng)建的模型中可以配置相關(guān)寄存器以完成不同測試點(diǎn)的驗(yàn)證工作。

基于上述結(jié)構(gòu)，系統(tǒng)驗(yàn)證的具體過程包括以下步驟：

一、axi總線主機(jī)模型，根據(jù)標(biāo)準(zhǔn)的axi協(xié)議創(chuàng)建讀寫任務(wù)函數(shù)read和write，對(duì)axi總線中包括awaddr、awdata、raddr、rdata的信號(hào)操作，實(shí)現(xiàn)對(duì)掛接到axi總線上設(shè)備的讀寫；

二、然后axi總線主機(jī)模型、axi-apb轉(zhuǎn)接橋通過標(biāo)準(zhǔn)的axi信號(hào)掛接到axi總線并相互通信連接，該axi-apb轉(zhuǎn)接橋輸出apb信號(hào)，內(nèi)部完成axi信號(hào)到apb信號(hào)的轉(zhuǎn)換，將axi總線主機(jī)模型傳來的axi激勵(lì)轉(zhuǎn)換為apb激勵(lì)用于后續(xù)設(shè)備；

三、i2c主機(jī)掛接到axi-apb轉(zhuǎn)接橋上，其內(nèi)部實(shí)現(xiàn)一個(gè)標(biāo)準(zhǔn)的i2c，將apb信號(hào)轉(zhuǎn)換為i2c信號(hào)通過SCL與SDA線傳輸；

四、i2c從機(jī)設(shè)備模型根據(jù)標(biāo)準(zhǔn)i2c協(xié)議創(chuàng)建，并連接到上述SCL和SDA線上，完成數(shù)據(jù)的存儲(chǔ)、讀取、響應(yīng)ack，實(shí)現(xiàn)完整i2c功能點(diǎn)的驗(yàn)證。

本說明書中各個(gè)實(shí)施例采用遞進(jìn)的方式描述，每個(gè)實(shí)施例重點(diǎn)說明的都是與其它實(shí)施例的不同之處，各個(gè)實(shí)施例之間相同或相似部分互相參見即可。對(duì)于實(shí)施例公開的裝置而言，由于其與實(shí)施例公開的方法相對(duì)應(yīng)，所以描述的比較簡單，相關(guān)之處參見方法部分說明即可。

以上對(duì)本發(fā)明所提供的一種系統(tǒng)驗(yàn)證平臺(tái)及方法進(jìn)行了詳細(xì)介紹。本文中應(yīng)用了具體個(gè)例對(duì)本發(fā)明的原理及實(shí)施方式進(jìn)行了闡述，以上實(shí)施例的說明只是用于幫助理解本發(fā)明的方法及其核心思想。應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以對(duì)本發(fā)明進(jìn)行若干改進(jìn)和修飾，這些改進(jìn)和修飾也落入本發(fā)明權(quán)利要求的保護(hù)范圍內(nèi)。