1.一種硬件地址編址電路，其特征在于，包括：
位于硬件上的控制端口和N個地址端口；N大于等于1；
所述控制端口分別與所述N個地址端口中的每個地址端口電連接；
所述N個地址端口中的每個地址端口的外接電路為以下至少一種：接地電路、浮空電路和接電源電路；其中，每個地址端口的外接電路由所述硬件地址編址電路所要表示的硬件地址決定。
2.如權(quán)利要求1所述的電路，其特征在于，所述控制端口通過分壓電阻與地址端口電連接。
3.一種設(shè)備，其特征在于，包含權(quán)利要求1或2所述的硬件地址編址電路和處理器；
所述處理器與所述硬件地址編址電路電連接；
所述處理器，用于向所述硬件地址編址電路的控制端口發(fā)送切換指令；
所述控制端口，用于根據(jù)所述切換指令，依設(shè)定規(guī)則發(fā)送控制信號，以更新所述硬件地址編址電路的N個地址端口的輸入信號；
所述處理器，還用于讀取所述N個地址端口的輸入信號，并根據(jù)所述輸入信號確定所述硬件地址編址電路的硬件地址。
4.如權(quán)利要求3所述的設(shè)備，其特征在于，所述設(shè)定規(guī)則為依次發(fā)送高電平信號和低電平信號；
所述處理器，具體用于分別讀取所述控制端口發(fā)送高電平信號時所述N個地址端口的第一輸入信號；及，讀取所述控制端口發(fā)送低電平信號時所述N個地址端口的第二輸入信號。
5.如權(quán)利要求4所述的設(shè)備，其特征在于，所述處理器，具體用于
針對每一個地址端口，根據(jù)該端口的第一輸入信號和該端口的第二輸入信號獲取該端口的地址信息；
根據(jù)所述N個地址端口的地址信息確定所述硬件地址編址電路所表示的硬件地址。
6.一種制作硬件地址編址電路的方法，其特征在于，包括：
將位于硬件上的控制端口分別與位于所述硬件上的N個地址端口中的每個地址端口電連接，N大于等于1；
制作每個地址端口的外接電路，所述外接電路為以下至少一種：接地電路、浮空電路和接電源電路；其中，每個地址接口的外接電路由所述硬件地址編址電路所要表示的硬件地址決定；
將所述N個地址端口中的每個地址端口與對應(yīng)的外接電路電連接。
7.如權(quán)利要求6所述的方法，其特征在于，將位于硬件上的控制端口分別與位于所述硬件上的N個地址端口中的每個地址端口電連接，包括：
將所述控制端口分別通過分壓電阻與所述N個地址端口中的每個地址端口電連接。
8.一種獲取硬件地址的方法，其特征在于，適用于權(quán)利要求3至權(quán)利要求5任一所述的設(shè)備，包括：
所述處理器向所述硬件地址編址電路的控制端口發(fā)送切換指令；
所述控制端口根據(jù)所述切換指令，依設(shè)定規(guī)則發(fā)送控制信號，以更新所述硬件地址編址電路的N個地址端口的輸入信號；
所述處理器依所述設(shè)定規(guī)則讀取所述N個地址端口的輸入信號，并根據(jù)所述輸入信號確定所述硬件地址編址電路的硬件地址。
9.如權(quán)利要求8所述的方法，其特征在于，所述控制端口根據(jù)所述切換指令，依設(shè)定規(guī)則發(fā)送控制信號，以更新所述硬件地址編址電路的N個地址端口的輸入信號，包括：
所述設(shè)定規(guī)則為依次發(fā)送高電平信號和低電平信號；
所述處理器依所述設(shè)定規(guī)則讀取所述N個地址端口的輸入信號，包括：
所述處理器分別讀取所述控制端口發(fā)送高電平信號時所述N個地址端口的第一輸入信號；及，讀取所述控制端口發(fā)送低電平信號時所述N個地址端口的第二輸入信號。
10.如權(quán)利要求9所述的方法，其特征在于，所述根據(jù)所述輸入信號確定所述硬件地址編址電路的硬件地址，包括：
所述處理器針對每一個地址端口，根據(jù)該端口的第一輸入信號和該端口的第二輸入信號獲取該端口的地址信息；
所述處理器根據(jù)所述N個地址端口的地址信息確定所述硬件地址編址電路所表示的硬件地址。