技術(shù)總結(jié)
本申請(qǐng)?zhí)峁┮环N記錄PCIE設(shè)備錯(cuò)誤信息的方法，應(yīng)用于主控板的CPU，所述CPU通過(guò)PCIE總線(xiàn)與單板中的PCIE設(shè)備傳輸報(bào)文；所述方法可以包括：當(dāng)由所述PCIE設(shè)備發(fā)生錯(cuò)誤導(dǎo)致所述CPU產(chǎn)生緩存錯(cuò)誤的信息時(shí)，向預(yù)配置的可編程邏輯器件下發(fā)記錄指令，以使得所述可編程邏輯器件將統(tǒng)計(jì)的交互信息記錄到預(yù)設(shè)內(nèi)存空間中，以供分析所述PCIE設(shè)備的錯(cuò)誤發(fā)生原因；其中，所述交互信息為所述CPU與所述PCIE設(shè)備之間傳輸?shù)膱?bào)文的相關(guān)信息。在本申請(qǐng)的技術(shù)方案中，通過(guò)可編程邏輯器件將統(tǒng)計(jì)的交互信息記錄到預(yù)設(shè)內(nèi)存空間中，后續(xù)當(dāng)需要分析PCIE設(shè)備的錯(cuò)誤發(fā)生原因時(shí)，提取并分析預(yù)設(shè)內(nèi)存空間中的交互信息即可。

技術(shù)研發(fā)人員：王芬芬
受保護(hù)的技術(shù)使用者：杭州迪普科技股份有限公司
文檔號(hào)碼：201610911064
技術(shù)研發(fā)日：2016.10.19
技術(shù)公布日：2017.03.15