技術(shù)領(lǐng)域

本發(fā)明構(gòu)思涉及一種處理器和/或操作處理器的方法，更具體地講，涉及一種時(shí)鐘管理單元、包括時(shí)鐘管理單元的集成電路、片上系統(tǒng)和/或操作片上系統(tǒng)的方法。

背景技術(shù)：

當(dāng)經(jīng)由處理器實(shí)現(xiàn)軟件時(shí)，會(huì)發(fā)生在相當(dāng)短的時(shí)間段期間無(wú)操作(NOP)被執(zhí)行時(shí)處理器等待的情況。當(dāng)處理器等待硬件操作(諸如，中斷處理)完成時(shí)，或當(dāng)因當(dāng)前執(zhí)行的硬件操作的期望完成時(shí)間短而難以調(diào)用另一功能時(shí)，使用軟件延遲功能(諸如NOP功能)。然而，即使執(zhí)行軟件延遲功能，處理器也因時(shí)鐘的觸發(fā)而不必需地耗電。

技術(shù)實(shí)現(xiàn)要素：

至少一個(gè)實(shí)施例涉及一種集成電路。

在一個(gè)實(shí)施例中，所述集成電路包括：時(shí)鐘產(chǎn)生器，被配置為選擇性地產(chǎn)生第一時(shí)鐘；處理器，被配置為執(zhí)行操作；時(shí)鐘管理電路。時(shí)鐘管理電路被配置為從處理器接收時(shí)鐘管理信息，并基于時(shí)鐘管理信息和第一時(shí)鐘選擇性地產(chǎn)生第二時(shí)鐘。處理器被配置為基于第二時(shí)鐘執(zhí)行一些操作。

在另一實(shí)施例中，所述集成電路包括：處理器，被配置為基于時(shí)鐘信號(hào)執(zhí)行操作。所述集成電路還包括：時(shí)鐘管理電路，被配置為從處理器接收時(shí)鐘管理信息，并被配置為基于時(shí)鐘管理信息在一個(gè)時(shí)間段內(nèi)暫停向處理器發(fā)送時(shí)鐘信號(hào)。

至少一個(gè)實(shí)施例涉及一種時(shí)鐘管理電路。

在一個(gè)實(shí)施例中，所述時(shí)鐘管理電路包括：時(shí)鐘門控電路，被配置為接收第一時(shí)鐘，并被配置為基于第一時(shí)鐘和控制信號(hào)選擇性地產(chǎn)生第二時(shí)鐘。所述時(shí)鐘管理電路還包括：控制電路，被配置為基于從處理器接收的時(shí)鐘管理信息產(chǎn)生控制信號(hào)。

至少一個(gè)實(shí)施例涉及一種管理時(shí)鐘的方法。

在一個(gè)實(shí)施例中，所述管理時(shí)鐘的方法包括：在從處理器接收的時(shí)鐘管理信息中指示的時(shí)間段內(nèi)，通過(guò)電路暫停向處理器提供時(shí)鐘。

附圖說(shuō)明

從以下結(jié)合附圖的詳細(xì)描述，本發(fā)明構(gòu)思的示例實(shí)施例將被更清楚地理解，在附圖中：

圖1示出根據(jù)示例實(shí)施例的包括時(shí)鐘管理單元的集成電路的配置；

圖2示出根據(jù)另一示例實(shí)施例的包括時(shí)鐘管理單元的集成電路的配置；

圖3示出根據(jù)示例實(shí)施例的包括時(shí)鐘管理單元的處理器的配置；

圖4示出根據(jù)示例實(shí)施例定義的延遲指令的配置；

圖5示出根據(jù)示例實(shí)施例的時(shí)鐘管理單元的配置；

圖6示出根據(jù)示例實(shí)施例的圖5中示出的時(shí)鐘門控電路的配置；

圖7示出根據(jù)另一示例實(shí)施例的圖5中示出的時(shí)鐘門控電路的配置；

圖8示出根據(jù)另一示例實(shí)施例的圖5中示出的時(shí)鐘門控電路的配置；

圖9是根據(jù)另一示例實(shí)施例的用于描述在處理器中執(zhí)行延遲指令的處理的指令流水線狀態(tài)圖；

圖10是根據(jù)另一示例實(shí)施例的用于描述在處理器中執(zhí)行延遲指令的處理的指令流水線狀態(tài)圖；

圖11是根據(jù)另一示例實(shí)施例的用于描述在處理器中執(zhí)行延遲指令的處理的指令流水線狀態(tài)圖；

圖12是根據(jù)另一示例實(shí)施例的用于描述在處理器中執(zhí)行延遲指令的處理的指令流水線狀態(tài)圖；

圖13是根據(jù)示例實(shí)施例的時(shí)鐘管理單元的輸入/輸出時(shí)鐘信號(hào)的狀態(tài)圖；

圖14是當(dāng)處理器根據(jù)如圖9所示的指令流水線狀態(tài)執(zhí)行延遲指令時(shí)包括時(shí)鐘管理單元的集成電路的主要的信號(hào)的波形圖；

圖15是當(dāng)處理器根據(jù)如圖10所示的指令流水線狀態(tài)執(zhí)行延遲指令時(shí)包括時(shí)鐘管理單元的集成電路的主要的信號(hào)的波形圖；

圖16是當(dāng)處理器根據(jù)如圖11所示的指令流水線狀態(tài)執(zhí)行延遲指令時(shí)包括時(shí)鐘管理單元的集成電路的主要的信號(hào)的波形圖；

圖17是當(dāng)處理器根據(jù)如圖12所示的指令流水線狀態(tài)執(zhí)行延遲指令時(shí)包括時(shí)鐘管理單元的集成電路的主要的信號(hào)的波形圖；

圖18是根據(jù)示例實(shí)施例的在集成電路中執(zhí)行的時(shí)鐘管理方法的流程圖；

圖19是根據(jù)另一示例實(shí)施例的在集成電路中執(zhí)行的時(shí)鐘管理方法的流程圖；

圖20示出根據(jù)示例實(shí)施例的應(yīng)用時(shí)鐘管理單元的片上系統(tǒng)的配置；

圖21示出根據(jù)另一示例實(shí)施例的應(yīng)用時(shí)鐘管理單元的片上系統(tǒng)的配置；

圖22示出根據(jù)另一示例實(shí)施例的應(yīng)用時(shí)鐘管理單元的片上系統(tǒng)的配置；

圖23示出根據(jù)另一示例實(shí)施例的應(yīng)用時(shí)鐘管理單元的片上系統(tǒng)的配置。

具體實(shí)施方式

這里公開了發(fā)明構(gòu)思的詳細(xì)的示例實(shí)施例。然而，在此公開的具體結(jié)構(gòu)和功能細(xì)節(jié)僅是代表描述發(fā)明構(gòu)思的示例實(shí)施例的目的。然而，發(fā)明構(gòu)思的示例實(shí)施例可以以許多替換形式來(lái)實(shí)現(xiàn)，并且不應(yīng)理解為僅限于在此闡述的實(shí)施例。

因此，雖然發(fā)明構(gòu)思的示例實(shí)施例能夠具有各種修改和替換形式，但是在附圖中以示例的方式來(lái)示出本發(fā)明構(gòu)思的實(shí)施例，并且在此將詳細(xì)描述所述實(shí)施例。然而，應(yīng)該理解的是，并不意圖將發(fā)明構(gòu)思的示例實(shí)施例限制為公開的特定形式，而是恰恰相反，發(fā)明構(gòu)思的示例實(shí)施例將涵蓋落入發(fā)明構(gòu)思的示例實(shí)施例的范圍內(nèi)的所有修改、等同物和替代物。在附圖的整個(gè)描述中，同樣的附圖標(biāo)記表示同樣的元件。

將理解的是，雖然在這里可使用術(shù)語(yǔ)第一、第二等來(lái)描述各種元件，但是這些元件不應(yīng)該受這些術(shù)語(yǔ)限制。這些術(shù)語(yǔ)僅用于將一個(gè)元件與另一個(gè)元件區(qū)分開。例如，在不脫離發(fā)明構(gòu)思的示例實(shí)施例的范圍的情況下，第一元件可以被稱為第二元件，類似地，第二元件可以被稱為第一元件。如在這里使用的，術(shù)語(yǔ)“和/或”包括一個(gè)或更多個(gè)相關(guān)列出項(xiàng)的任意和全部組合。

將理解的是，當(dāng)元件被稱作“連接”或“結(jié)合”到另一元件時(shí)，該元件可以直接連接到或結(jié)合到所述另一元件，或者可以存在中間元件。相反，當(dāng)元件被稱為“直接連接”或“直接結(jié)合”到另一元件時(shí)，不存在中間元件。用于描述元件之間關(guān)系的其他詞語(yǔ)應(yīng)該以類似的方式進(jìn)行解釋(例如，“在……之間”與“直接在……之間”，“相鄰于”與“直接相鄰于”等)。

在這里使用的術(shù)語(yǔ)僅出于描述具體實(shí)施例的目的，并非意圖限制發(fā)明構(gòu)思的示例實(shí)施例。如這里所使用的，除非上下文另外明確指出，否則單數(shù)形式的“一個(gè)(種)”和“所述(該)”也意圖包括復(fù)數(shù)形式。還將理解的是，當(dāng)在此使用術(shù)語(yǔ)“包括”和/或“包含”時(shí)，說(shuō)明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個(gè)或更多個(gè)其它特征、整體、步驟、操作、元件、組件和/或其它們的組。

還應(yīng)當(dāng)注意到，在某些可選實(shí)施中，標(biāo)注的功能/行為可以不按附圖中標(biāo)注的順序發(fā)生。例如，連續(xù)示出的兩個(gè)圖實(shí)際上可基本同時(shí)被執(zhí)行，或者有時(shí)可按相反順序被執(zhí)行，這取決于涉及的功能/行為。

參照發(fā)明構(gòu)思的理想實(shí)施例(和中間結(jié)構(gòu))的示意圖解在此描述發(fā)明構(gòu)思的示例實(shí)施例。由此，預(yù)計(jì)會(huì)出現(xiàn)例如由制造技術(shù)和/或公差引起的圖例的形狀的變化。因此，發(fā)明構(gòu)思的示例實(shí)施例不應(yīng)該被解釋為局限于在此示出的區(qū)域的具體形狀，而將包括例如由制造導(dǎo)致的形狀的偏差。

現(xiàn)在將參照附圖更充分地描述本發(fā)明構(gòu)思，在附圖中示出了根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例。然而，可以以許多不同的形式來(lái)實(shí)現(xiàn)本發(fā)明構(gòu)思，并且本發(fā)明構(gòu)思不應(yīng)該被解釋為限制于這里闡述的示例實(shí)施例；相反，提供這些實(shí)施例以使得本公開將是全面和完整的，并且這些實(shí)施例將向本領(lǐng)域技術(shù)人員充分傳達(dá)本發(fā)明構(gòu)思的范圍。在附圖中，為了清楚，可以夸大層和區(qū)域的大小和相對(duì)大小。貫穿整個(gè)說(shuō)明書，附圖中的相同標(biāo)號(hào)表示相同的元件。在附圖中，為了清楚，可放大或減小層和區(qū)域的長(zhǎng)度和大小。當(dāng)諸如“……中的至少一個(gè)”的表達(dá)出現(xiàn)在一列元件之后時(shí)，其修飾整列元件而不修飾列中的單個(gè)元件。

這里使用的術(shù)語(yǔ)僅為了描述特定實(shí)施例，而不意圖對(duì)本發(fā)明構(gòu)思進(jìn)行限制。單數(shù)表述包括復(fù)數(shù)表述表達(dá)，除非兩種表述方式在上下文彼此不同。例如，如這里所使用的，除非上下文另外明確指示，否則單數(shù)形式也意圖包括復(fù)數(shù)形式。將理解，當(dāng)在這里使用諸如“包含”、“包括”和“具有”的術(shù)語(yǔ)時(shí)，指示存在指出的特征、整體、步驟、操作、元件、組件或者它們的組合。但不排除存在或添加一個(gè)或多個(gè)其它特征、整體、步驟、操作、元件、組件或者它們的組合。

除非另外定義，否則這里使用的包括技術(shù)和科學(xué)術(shù)語(yǔ)的所有術(shù)語(yǔ)具有與本發(fā)明構(gòu)思所屬領(lǐng)域的普通技術(shù)人員通常理解的含義相同的含義。還將理解，諸如通用字典中定義的術(shù)語(yǔ)應(yīng)被解釋為具有與現(xiàn)有技術(shù)的上下文中的含義一致的含義，除非在這里明確定義，否則這些術(shù)語(yǔ)將不被解釋為理想的或過(guò)于正式的含義。

圖1示出根據(jù)示例實(shí)施例的集成電路1000A的配置。

參照?qǐng)D1，集成電路1000A可包括處理器100A和時(shí)鐘產(chǎn)生單元200。處理器100A可包括核處理器110和時(shí)鐘管理單元120。

例如，處理器100A可應(yīng)用于智能電話、平板個(gè)人計(jì)算機(jī)(PC)、數(shù)碼相機(jī)、移動(dòng)裝置、機(jī)頂盒、智能卡系統(tǒng)、服務(wù)器系統(tǒng)和其他各種電子裝置。

時(shí)鐘產(chǎn)生單元200可產(chǎn)生輸入到處理器100A的第一時(shí)鐘信號(hào)CLK1_IN。時(shí)鐘產(chǎn)生單元200可產(chǎn)生具有用于處理器100A的操作的頻率的第一時(shí)鐘信號(hào)CLK1_IN。例如，時(shí)鐘產(chǎn)生單元200可以是任何公知振蕩電路。

可選擇地，時(shí)鐘產(chǎn)生單元200可被安裝在集成電路1000A的外部。在這種情況下，從時(shí)鐘產(chǎn)生單元200輸出的第一時(shí)鐘信號(hào)CLK1_IN可通過(guò)連接集成電路1000A與時(shí)鐘產(chǎn)生單元200的信號(hào)線被處理器100A接收。

核處理器110還可被稱為中央處理器(CPU)。核處理器110可基于編程的軟件控制構(gòu)成集成電路1000A的組件的操作。例如，核處理器110可包括寄存器塊、指令解碼器、算術(shù)邏輯單元(ALU)、控制單元等。

核處理器110可基于由時(shí)鐘管理單元120發(fā)送的第一時(shí)鐘信號(hào)CLK1_OUT，根據(jù)指令流水線順序地執(zhí)行包括指令取出操作、指令解碼操作和指令執(zhí)行操作的三級(jí)操作。

可選擇地，當(dāng)采用二級(jí)指令流水線時(shí)，核處理器110可順序地執(zhí)行包括指令取出操作和指令執(zhí)行操作的二級(jí)操作?？蛇x擇地，當(dāng)采用四級(jí)指令流水線時(shí)，核處理器110可順序地執(zhí)行包括指令取出操作、指令解碼操作、操作數(shù)取出操作和指令執(zhí)行操作的四級(jí)操作。除了上述指令流水線方案之外，還可采用各種指令流水線方案。

當(dāng)處理器100A實(shí)現(xiàn)軟件時(shí)，可存在出現(xiàn)在不執(zhí)行操作時(shí)核處理器110等待的時(shí)間段的情況。例如，所述情況可包括等待硬件操作(諸如，中斷處理)的完成的情況，或因當(dāng)前被驅(qū)動(dòng)的硬件操作的期望完成時(shí)間短而難以調(diào)用另一功能的情況。

在這種情況下，核處理器110可使用延遲功能來(lái)執(zhí)行根據(jù)無(wú)操作(NOP)處理的延時(shí)操作。即使當(dāng)執(zhí)行了根據(jù)NOP處理的延遲操作時(shí)，核處理器110也可使用時(shí)鐘信號(hào)。因此，可產(chǎn)生功耗。

根據(jù)示例實(shí)施例，當(dāng)出現(xiàn)在不執(zhí)行操作時(shí)核處理器110等待的時(shí)間段時(shí)，可根據(jù)初始設(shè)置延遲指令I(lǐng)NS_DLY，通過(guò)使用包括計(jì)時(shí)器電路的硬件來(lái)執(zhí)行延遲操作和時(shí)鐘門控操作，以保持指令流水線的同時(shí)減少功耗。例如，根據(jù)示例實(shí)施例，延遲指令I(lǐng)NS_DLY可被定義為特定指令。

當(dāng)初始設(shè)置延遲指令I(lǐng)NS_DLY被調(diào)用時(shí)，核處理器110可產(chǎn)生與延遲指令相應(yīng)的時(shí)鐘控制因子信息INF_CG，并將時(shí)鐘控制因子信息INF_CG傳送到時(shí)鐘管理單元120。

例如，核處理器110可基于對(duì)延遲指令I(lǐng)NS_DLY進(jìn)行解碼的結(jié)果，產(chǎn)生時(shí)鐘控制因子信息INF_CG。例如，時(shí)鐘控制因子信息INF_CG可包括關(guān)于延時(shí)時(shí)間段(或延遲時(shí)間段)的長(zhǎng)度的信息。時(shí)鐘控制因子信息INF_CG還可包括以下項(xiàng)中的至少一個(gè)：時(shí)鐘分頻比設(shè)置信息、強(qiáng)制門控(force gating)信息和狀態(tài)信息。

時(shí)鐘分頻比設(shè)置信息是這樣的信息：所述信息用于確定哪個(gè)分頻比用于對(duì)第一時(shí)鐘信號(hào)CLK1_IN進(jìn)行分頻以降低第一時(shí)鐘信號(hào)CLK1_IN的頻率，以便在時(shí)鐘管理單元120的計(jì)時(shí)器電路中產(chǎn)生用于時(shí)間測(cè)量的時(shí)鐘信號(hào)。

強(qiáng)制門控(force gating)信息可以是用于雖然在由延遲指令I(lǐng)NS_DLY的執(zhí)行觸發(fā)的延時(shí)時(shí)間段期間產(chǎn)生中斷但是忽略中斷的功能設(shè)置信息。狀態(tài)信息可以是用于向核處理器110通知時(shí)鐘管理單元120的當(dāng)前狀態(tài)的功能設(shè)置信息。例如，狀態(tài)信息可以是用于支持以下功能的設(shè)置信息：當(dāng)執(zhí)行延遲指令I(lǐng)NS_DLY時(shí)在延時(shí)時(shí)間段期間，當(dāng)核處理器110因中斷而再次操作時(shí)，由時(shí)鐘管理單元120向核處理器110通知延遲時(shí)間還剩多少。

時(shí)鐘管理單元120可在目標(biāo)時(shí)間段期間執(zhí)行切斷向核處理器110發(fā)送第一時(shí)鐘信號(hào)CLK1_OUT的時(shí)鐘門控操作，其中，目標(biāo)時(shí)間段基于當(dāng)延遲指令I(lǐng)NS_DLY被核處理器110執(zhí)行時(shí)從核處理器110接收的時(shí)鐘控制因子信息INF_CG被確定。因此，在目標(biāo)時(shí)間段期間，被執(zhí)行時(shí)鐘門控操作的第一時(shí)鐘信號(hào)CLK1_OUT可被發(fā)送到核處理器100的時(shí)鐘信號(hào)線。例如，目標(biāo)時(shí)間段是延時(shí)時(shí)間段并且可根據(jù)時(shí)鐘控制因子信息INF_CG被確定為從延遲指令I(lǐng)NS_DLY被執(zhí)行的時(shí)間至與延時(shí)時(shí)間段的長(zhǎng)度相應(yīng)的時(shí)間的時(shí)間段。

可選擇地，當(dāng)延遲指令I(lǐng)NS_DLY被調(diào)用時(shí)，核處理器110可照常將延遲指令I(lǐng)NS_DLY傳送到時(shí)鐘管理單元120。在這種情況下，時(shí)鐘管理單元120可對(duì)接收的延遲指令I(lǐng)NS_DLY進(jìn)行解碼并基于解碼結(jié)果執(zhí)行時(shí)鐘門控操作。

如上所述，可通過(guò)由硬件實(shí)現(xiàn)的時(shí)鐘管理單元120(諸如計(jì)時(shí)器電路)來(lái)執(zhí)行延遲操作和時(shí)鐘門控操作。

例如，當(dāng)強(qiáng)制門控信息被設(shè)置以優(yōu)選地在延時(shí)時(shí)間段處理中斷時(shí)，時(shí)鐘管理單元120可如下操作。

當(dāng)在目標(biāo)時(shí)間段(即，基于延遲指令I(lǐng)NS_DLY確定的延遲時(shí)間段)期間接收到中斷信號(hào)INT時(shí)，時(shí)鐘管理單元120可執(zhí)行恢復(fù)向核處理器110發(fā)送第一時(shí)鐘信號(hào)CLK1_IN的操作。在即使核處理器110根據(jù)中斷信號(hào)INT完成中斷任務(wù)之后目標(biāo)時(shí)間段仍未過(guò)去的情況下，時(shí)鐘管理單元120可恢復(fù)切斷向核處理器110發(fā)送第一時(shí)鐘信號(hào)CLK1_IN的時(shí)鐘門控操作。

當(dāng)在開始執(zhí)行延遲指令I(lǐng)NS_DLY的時(shí)間與開始執(zhí)行切斷向核處理器110發(fā)送第一時(shí)鐘信號(hào)CLK1_IN的時(shí)鐘門控操作的時(shí)間之間的時(shí)間段期間中斷被產(chǎn)生時(shí)，時(shí)鐘管理單元120可執(zhí)行允許向核處理器110發(fā)送第一時(shí)鐘信號(hào)CLK1_IN的操作，直到正被執(zhí)行的中斷被完成為止。

雖然未示出，但是時(shí)鐘管理單元120可從核處理器110接收指示中斷任務(wù)的完成的控制信號(hào)。

當(dāng)強(qiáng)制門控信息被設(shè)置以忽略在延時(shí)時(shí)間段期間產(chǎn)生的中斷時(shí)，即使在目標(biāo)時(shí)間段期間接收到中斷信號(hào)INT，時(shí)鐘管理單元120也可不允許向核處理器110發(fā)送第一時(shí)鐘信號(hào)CLK1_IN。

在完成根據(jù)延遲指令I(lǐng)NS_DLY的執(zhí)行的時(shí)鐘門控操作之后，核處理器110可執(zhí)行在延遲指令I(lǐng)NS_DLY之后被執(zhí)行的隨后的指令的執(zhí)行。根據(jù)指令流水線處理，核處理器110可同時(shí)執(zhí)行對(duì)延遲指令I(lǐng)NS_DLY進(jìn)行解碼的操作和取出在延遲指令I(lǐng)NS_DLY之后被執(zhí)行的隨后的指令的操作。核處理器110可同時(shí)執(zhí)行運(yùn)行延遲指令I(lǐng)NS_DLY的操作和對(duì)隨后的指令進(jìn)行解碼的操作。核處理器110可完成根據(jù)延遲指令I(lǐng)NS_DLY的執(zhí)行的時(shí)鐘門控操作并執(zhí)行運(yùn)行解碼的隨后的指令的操作。因此，可在保持指令流水線的同時(shí)通過(guò)硬件電路實(shí)現(xiàn)精確的延時(shí)操作和時(shí)鐘門控操作。

圖2示出根據(jù)另一示例實(shí)施例的包括時(shí)鐘管理單元300的集成電路1000B的配置。

參照?qǐng)D2，集成電路1000B可包括處理器100B、時(shí)鐘產(chǎn)生單元200和時(shí)鐘管理單元300。

由于已參照?qǐng)D1描述了時(shí)鐘產(chǎn)生單元200，因此將省略對(duì)其的多余描述。類似于集成電路1000A，時(shí)鐘產(chǎn)生單元200可被安裝在集成電路1000B的外部。在這種情況下，從時(shí)鐘產(chǎn)生單元200輸出的第一時(shí)鐘信號(hào)CLK1_IN可通過(guò)連接集成電路1000B與時(shí)鐘產(chǎn)生單元200的信號(hào)線被集成電路1000B的時(shí)鐘管理單元300接收。

處理器100B可根據(jù)指令流水線基于第一時(shí)鐘信號(hào)CLK1_OUT執(zhí)行指令處理。處理器100B可包括核處理器。處理器100B的示例可包括單核處理器或多核處理器。例如，處理器100B可應(yīng)用于智能電話、平板個(gè)人計(jì)算機(jī)(PC)、數(shù)碼相機(jī)、移動(dòng)裝置、機(jī)頂盒、智能卡系統(tǒng)、服務(wù)器系統(tǒng)和其它各種電子裝置。

當(dāng)初始設(shè)置延遲指令I(lǐng)NS_DLY被調(diào)用時(shí)，處理器100B可產(chǎn)生與延遲指令I(lǐng)NS_DLY相應(yīng)的時(shí)鐘控制因子信息INF_CG，并將產(chǎn)生的時(shí)鐘控制因子信息INF_CG傳送到時(shí)鐘管理單元300。例如，處理器100B可基于對(duì)延遲指令I(lǐng)NS_DLY進(jìn)行解碼的結(jié)果產(chǎn)生時(shí)鐘控制因子信息INF_CG，并將產(chǎn)生的時(shí)鐘控制因子信息INF_CG傳送到時(shí)鐘管理單元300。由于已參照?qǐng)D1描述了時(shí)鐘控制因子信息INF_CG，因此省略對(duì)其的多余描述。

可選擇地，當(dāng)延遲指令I(lǐng)NS_DLY被調(diào)用時(shí)，處理器100B可照常將延遲指令I(lǐng)NS_DLY傳送到時(shí)鐘管理單元300。

時(shí)鐘管理單元300可在目標(biāo)時(shí)間段期間執(zhí)行切斷第一時(shí)鐘信號(hào)CLK1_OUT的發(fā)送的時(shí)鐘門控操作，其中，目標(biāo)時(shí)間段基于當(dāng)延遲指令I(lǐng)NS_DLY被處理器100B執(zhí)行時(shí)從處理器100B接收的時(shí)鐘控制因子信息INF_CG被確定。因此，在目標(biāo)時(shí)間段期間，被執(zhí)行時(shí)鐘門控操作的第一時(shí)鐘信號(hào)CLK1_OUT可被發(fā)送到處理器100B的時(shí)鐘輸入端子。

當(dāng)延遲指令I(lǐng)NS_DLY被從處理器100B傳送到時(shí)鐘管理單元300時(shí)，時(shí)鐘管理單元300可對(duì)接收的延遲指令I(lǐng)NS_DLY進(jìn)行解碼，并基于解碼結(jié)果執(zhí)行時(shí)鐘門控操作。結(jié)果，可通過(guò)由硬件實(shí)現(xiàn)的時(shí)鐘管理單元300來(lái)執(zhí)行延遲操作和時(shí)鐘門控操作。

例如，當(dāng)根據(jù)延遲指令I(lǐng)NS_DLY的強(qiáng)制門控信息被設(shè)置以優(yōu)選地在延時(shí)時(shí)間段處理中斷時(shí)，時(shí)鐘管理單元300可如下操作。

中斷信號(hào)INT可被施加到處理器100B和時(shí)鐘管理單元300兩者。

當(dāng)在目標(biāo)時(shí)間段(即，基于延遲指令I(lǐng)NS_DLY確定的延遲時(shí)間段)期間接收到中斷信號(hào)INT時(shí)，時(shí)鐘管理單元300可執(zhí)行恢復(fù)向處理器100B發(fā)送第一時(shí)鐘信號(hào)CLK1_IN的操作。也就是說(shuō)，當(dāng)接收到中斷信號(hào)INT時(shí)，第一時(shí)鐘信號(hào)CLK1_IN可被開啟，并可被輸出到時(shí)鐘管理單元300。此外，從時(shí)鐘管理單元300輸出的第一時(shí)鐘信號(hào)CLK1_OUT可被發(fā)送到處理器100B。

因此，處理器100B可根據(jù)中斷信號(hào)執(zhí)行中斷任務(wù)。當(dāng)即使處理器100B完成中斷任務(wù)時(shí)目標(biāo)時(shí)間段仍未過(guò)去時(shí)，時(shí)鐘管理單元300可恢復(fù)切斷第一時(shí)鐘信號(hào)CLK1_IN的時(shí)鐘門控操作。如所示出的那樣，處理器100B可向時(shí)鐘管理單元300提供控制信號(hào)CTL_SIG，控制信號(hào)CTL_SIG中的至少一個(gè)指示中斷任務(wù)的完成。

當(dāng)在開始執(zhí)行延遲指令I(lǐng)NS_DLY的時(shí)間與開始執(zhí)行切斷第一時(shí)鐘信號(hào)CLK1_IN的時(shí)鐘門控操作的時(shí)間之間的時(shí)間段期間中斷被產(chǎn)生時(shí)，時(shí)鐘管理單元300可執(zhí)行開啟第一時(shí)鐘信號(hào)CLK1_IN的操作以允許第一時(shí)鐘信號(hào)CLK1_IN的發(fā)送，直到正被執(zhí)行的中斷任務(wù)被完成為止。因此，時(shí)鐘管理單元300可將產(chǎn)生時(shí)鐘脈沖的第一時(shí)鐘信號(hào)CLK1_OUT發(fā)送到處理器100B，直到完成中斷任務(wù)為止。

當(dāng)強(qiáng)制門控信息被設(shè)置以忽略在延時(shí)時(shí)間段期間產(chǎn)生的中斷時(shí)，即使在目標(biāo)時(shí)間段期間接收到中斷信號(hào)INT，時(shí)鐘管理單元300也可不暫停時(shí)鐘門控操作。

在完成根據(jù)延遲指令I(lǐng)NS_DLY的執(zhí)行的時(shí)鐘門控操作之后，處理器100B可執(zhí)行在延遲指令I(lǐng)NS_DLY之后被執(zhí)行的隨后的指令的執(zhí)行。根據(jù)指令流水線處理，處理器100B可同時(shí)執(zhí)行對(duì)延遲指令I(lǐng)NS_DLY進(jìn)行解碼的操作和取出在延遲指令I(lǐng)NS_DLY之后被執(zhí)行的隨后的指令的操作。處理器100B可同時(shí)執(zhí)行運(yùn)行延遲指令I(lǐng)NS_DLY的操作和對(duì)隨后的指令進(jìn)行解碼的操作。處理器100B可完成根據(jù)延遲指令I(lǐng)NS_DLY的執(zhí)行的時(shí)鐘門控操作并執(zhí)行運(yùn)行解碼的隨后的指令的操作。

圖3示出根據(jù)示例實(shí)施例的包括時(shí)鐘管理單元120的處理器100A的配置。

參照?qǐng)D3，處理器100A可包括形成核處理器110的至少一部分的寄存器塊111、指令解碼器112、控制單元113、算術(shù)邏輯單元(ALU)114和總線115。處理器100A還包括連接到總線115的時(shí)鐘管理單元120。

包括處理器100A的組件之中的寄存器塊111、指令解碼器112、控制單元113、ALU 114和總線115的配置可被稱為核處理器。

構(gòu)成處理器100A的寄存器塊111、指令解碼器112、控制單元113、ALU114和時(shí)鐘管理單元120可通過(guò)總線115發(fā)送和接收信號(hào)?？刂茊卧?13可執(zhí)行用于控制處理器100A的組件的操作的指令處理操作。

寄存器塊111可包括存儲(chǔ)數(shù)據(jù)的寄存器和存儲(chǔ)指令的寄存器。被控制單元113調(diào)用的指令可被存儲(chǔ)在存儲(chǔ)指令的寄存器中。例如，指令可從連接到處理器100A的高速緩沖存儲(chǔ)器或存儲(chǔ)器被讀取。

指令解碼器112可執(zhí)行對(duì)存儲(chǔ)在寄存器中的指令進(jìn)行解碼的操作?？刂茊卧?13可執(zhí)行解碼的指令。ALU 114可執(zhí)行運(yùn)算功能，諸如算術(shù)運(yùn)算和邏輯運(yùn)算。

當(dāng)被指令解碼器112解碼的指令是延遲指令I(lǐng)NS_DLY時(shí)，控制單元113可基于對(duì)延遲指令I(lǐng)NS_DLY進(jìn)行解碼的結(jié)果產(chǎn)生時(shí)鐘控制因子信息INF_CG并通過(guò)總線115將產(chǎn)生的時(shí)鐘控制因子信息INF_CG傳送到時(shí)鐘管理單元120。由于已參照?qǐng)D1描述了時(shí)鐘控制因子信息INF_CG，因此將省略對(duì)其的多余描述。

可選擇地，當(dāng)延遲指令I(lǐng)NS_DLY被調(diào)用時(shí)，控制單元113可照常將延遲指令I(lǐng)NS_DLY傳送到時(shí)鐘管理單元120。

時(shí)鐘管理單元120可在延遲指令I(lǐng)NS_DLY被執(zhí)行時(shí)，基于從控制單元113接收的時(shí)鐘控制因子信息INF_CG執(zhí)行時(shí)鐘門控操作。以下將詳細(xì)描述在時(shí)鐘管理單元120中執(zhí)行時(shí)鐘門控操作的處理。

圖4示出根據(jù)示例實(shí)施例定義的延遲指令的配置。

參照?qǐng)D4，被定義為在延時(shí)時(shí)間段期間執(zhí)行時(shí)鐘門控操作的延遲指令I(lǐng)NS_DLY可包括例如OP代碼字段11、狀態(tài)字段12、強(qiáng)制門控字段13、時(shí)鐘分頻(dividing)值字段14和計(jì)數(shù)值字段15。

在OP代碼字段11中，表示延遲指令的代碼被寫入。在狀態(tài)字段12中，用于設(shè)置向核處理器110通知時(shí)鐘管理單元120的狀態(tài)信息的功能的信息被寫入。例如，在狀態(tài)字段12中，指示是否支持以下功能的信息被寫入：當(dāng)在執(zhí)行延遲指令I(lǐng)NS_DLY時(shí)在延時(shí)時(shí)間段期間核處理器110因中斷而再次操作時(shí)由時(shí)鐘管理單元120向核處理器110通知延遲時(shí)間還剩多少。在強(qiáng)制門控字段13中，指示是否支持以下功能的信息被寫入：即使在執(zhí)行延遲指令I(lǐng)NS_DLY時(shí)在延時(shí)時(shí)間段期間中斷被產(chǎn)生，也忽略中斷。在時(shí)鐘分頻值字段14中，設(shè)置包括在時(shí)鐘管理單元120中的時(shí)鐘分頻器的時(shí)鐘分頻比率(clock division ratio)的信息被寫入。在計(jì)數(shù)值字段15中，關(guān)于延時(shí)時(shí)間段的長(zhǎng)度的信息被寫入。

圖5示出根據(jù)示例實(shí)施例的時(shí)鐘管理單元120或300的配置。

參照?qǐng)D5，時(shí)鐘管理單元120或300可包括控制電路410和時(shí)鐘門控電路420。

控制電路410可從核處理器110或處理器100B接收延遲指令I(lǐng)NS_DLY或時(shí)鐘控制因子信息INF_CG以及控制信號(hào)CTL_SIG。時(shí)鐘控制因子信息INF_CG可基于對(duì)延遲指令I(lǐng)NS_DLY進(jìn)行解碼的結(jié)果被產(chǎn)生，并可包括關(guān)于延時(shí)時(shí)間段的長(zhǎng)度的信息。時(shí)鐘控制因子信息INF_CG還可包括時(shí)鐘分頻比率設(shè)置信息、強(qiáng)制門控信息和狀態(tài)信息中的至少一個(gè)。

當(dāng)時(shí)鐘控制因子信息INF_CG被接收時(shí)，控制電路410可基于時(shí)鐘控制因子信息INF_CG產(chǎn)生用于執(zhí)行時(shí)鐘門控操作的控制信號(hào)CTL，并可將控制信號(hào)CTL施加到時(shí)鐘門控電路420。由控制電路410產(chǎn)生的控制信號(hào)CTL可包括用于控制構(gòu)成時(shí)鐘門控電路420的組件的一個(gè)或更多個(gè)控制信號(hào)?？刂菩盘?hào)CTL的示例可包括用于測(cè)量作為基于延遲指令I(lǐng)NS_DLY確定的延遲時(shí)間段的目標(biāo)時(shí)間段的計(jì)時(shí)器控制信號(hào)CTL_TIMER、用于控制產(chǎn)生用于時(shí)間測(cè)量的時(shí)鐘信號(hào)的時(shí)鐘分頻器的分頻比率的分頻控制信號(hào)CTL_DIV和用于時(shí)鐘門控的開關(guān)控制信號(hào)CTL_SW。控制電路410可以是邏輯電路，以及控制電路410可以與設(shè)計(jì)選擇有關(guān)。

在延遲指令I(lǐng)NS_DLY被接收的情況下，控制電路410可在由延遲指令I(lǐng)NS_DLY指示的目標(biāo)時(shí)間段期間產(chǎn)生第一類型的控制信號(hào)，在除了目標(biāo)時(shí)間段之外的時(shí)間段期間產(chǎn)生第二類型的控制信號(hào)，當(dāng)在目標(biāo)時(shí)間段期間接收到中斷信號(hào)INT時(shí)產(chǎn)生第三類型的控制信號(hào)，并當(dāng)在目標(biāo)時(shí)間段期間中斷任務(wù)被終止時(shí)產(chǎn)生第四類型的控制信號(hào)。第一類型的控制信號(hào)可具有用于執(zhí)行時(shí)鐘門控操作以使時(shí)鐘脈沖不被從時(shí)鐘門控電路420輸出的邏輯值。第二類型的控制信號(hào)可具有用于允許時(shí)鐘門控電路420輸出時(shí)鐘脈沖的邏輯值。第三類型的控制信號(hào)可具有用于允許時(shí)鐘門控電路420輸出時(shí)鐘脈沖的邏輯值。第四類型的控制信號(hào)可具有用于恢復(fù)時(shí)鐘門控操作的邏輯值。

以下將參照?qǐng)D13至圖17詳細(xì)描述上述各種類型的控制信號(hào)。

時(shí)鐘門控電路420可接收第一時(shí)鐘信號(hào)CLK1_IN。時(shí)鐘門控電路420可根據(jù)由控制電路410施加的控制信號(hào)CTL，通過(guò)使用計(jì)時(shí)器電路測(cè)量時(shí)間。當(dāng)作為測(cè)量時(shí)間的結(jié)果而到達(dá)目標(biāo)時(shí)間段時(shí)，時(shí)鐘門控電路420可將計(jì)時(shí)器期滿信號(hào)S_TE傳送到控制電路410。當(dāng)計(jì)時(shí)器期滿信號(hào)S_TE被接收時(shí)，控制電路410可產(chǎn)生用于終止時(shí)鐘門控操作的控制信號(hào)CTL。換言之，當(dāng)計(jì)時(shí)器期滿信號(hào)S_TE被接收時(shí)，控制電路410可產(chǎn)生用于允許時(shí)鐘門控電路420輸出時(shí)鐘脈沖的控制信號(hào)CTL。

時(shí)鐘門控電路420可根據(jù)由控制電路410施加的控制信號(hào)CTL控制開關(guān)電路以執(zhí)行時(shí)鐘門控操作。將參照?qǐng)D6至圖8詳細(xì)描述時(shí)鐘門控電路420的操作。

圖6示出圖5中示出的時(shí)鐘門控電路的配置的示例420A。

參照?qǐng)D6，時(shí)鐘門控電路420A可包括開關(guān)電路421、時(shí)鐘分頻器422和計(jì)時(shí)器電路423。

第一時(shí)鐘信號(hào)CLK1_IN可被輸入到開關(guān)電路421和時(shí)鐘分頻器422。開關(guān)電路421可根據(jù)由控制電路410施加的開關(guān)控制信號(hào)CTL_SW，執(zhí)行輸出或切斷第一時(shí)鐘信號(hào)CLK1_IN的開關(guān)操作。

例如，開關(guān)電路421可操作為在開關(guān)控制信號(hào)CTL_SW具有第一邏輯狀態(tài)的時(shí)間段中接通，并操作為在開關(guān)控制信號(hào)CTL_SW具有第二邏輯狀態(tài)的時(shí)間段中斷開。因此，在開關(guān)控制信號(hào)CTL_SW具有第一邏輯狀態(tài)的時(shí)間段中，開關(guān)電路421可允許輸入到第一端子P1的第一時(shí)鐘信號(hào)CLK1_IN被輸出到第二端子P2。此外，在開關(guān)控制信號(hào)CTL_SW具有第二邏輯狀態(tài)的時(shí)間段中，開關(guān)電路421可切斷向第二端子P2輸出輸入到第一端子P1的第一時(shí)鐘信號(hào)CLK1_IN。

也就是說(shuō)，針對(duì)從開關(guān)電路421的第二端子P2輸出的第一時(shí)鐘信號(hào)CLK1_OUT，可在開關(guān)控制信號(hào)CTL_SW具有第一邏輯狀態(tài)的時(shí)間段中產(chǎn)生時(shí)鐘脈沖，可在開關(guān)控制信號(hào)CTL_SW具有第二邏輯狀態(tài)的時(shí)間段中不產(chǎn)生時(shí)鐘脈沖。例如，在開關(guān)控制信號(hào)CTL_SW具有第二邏輯狀態(tài)的時(shí)間段中，第一時(shí)鐘信號(hào)CLK1_OUT可具有DC狀態(tài)(例如，0V)。第一時(shí)鐘信號(hào)CLK1_OUT可被輸出到核處理器110的時(shí)鐘輸入端子或處理器100B的時(shí)鐘輸入端子。

時(shí)鐘分頻器422的時(shí)鐘分頻比率可根據(jù)從控制電路410施加的分頻控制信號(hào)CTL_DIV被確定。時(shí)鐘分頻器422可基于確定的時(shí)鐘分頻比率對(duì)第一時(shí)鐘信號(hào)CLK1_IN進(jìn)行分頻，并產(chǎn)生第二時(shí)鐘信號(hào)CLK2。因此，第二時(shí)鐘信號(hào)CLK2可比第一時(shí)鐘信號(hào)CLK1_IN具有更低的頻率。例如，當(dāng)?shù)谝粫r(shí)鐘信號(hào)CLK1_IN的頻率為m，時(shí)鐘分頻比率是n時(shí)，第二時(shí)鐘信號(hào)CLK2的頻率為m/n，其中，m大于0，n大于1。

當(dāng)?shù)竭_(dá)由延遲指令I(lǐng)NS_DLY指示的目標(biāo)時(shí)間段時(shí)，計(jì)時(shí)器電路423可基于第二時(shí)鐘信號(hào)CLK2產(chǎn)生計(jì)時(shí)器期滿信號(hào)S_TE并將產(chǎn)生的計(jì)時(shí)器期滿信號(hào)S_TE傳送到控制電路410。具體地講，計(jì)時(shí)器電路423可從計(jì)時(shí)器控制信號(hào)CTL_TIMER被施加的時(shí)間開始對(duì)第二時(shí)鐘信號(hào)CLK2進(jìn)行計(jì)數(shù)，并當(dāng)計(jì)數(shù)值達(dá)到與目標(biāo)時(shí)間段的長(zhǎng)度相應(yīng)的值(例如，從由控制電路410向計(jì)數(shù)器電路423施加INS_DLY或INF_CG計(jì)數(shù)值15)時(shí)產(chǎn)生計(jì)時(shí)器期滿信號(hào)S_TE。例如，計(jì)時(shí)器控制信號(hào)CTL_TIMER可以是計(jì)時(shí)器使能信號(hào)。

當(dāng)在目標(biāo)時(shí)間段期間中斷未被產(chǎn)生時(shí)，開關(guān)電路421可在目標(biāo)時(shí)間段期間根據(jù)開關(guān)控制信號(hào)CTL_SW不輸出時(shí)鐘脈沖。也就是說(shuō)，開關(guān)電路421可在目標(biāo)時(shí)間段期間，切斷第一時(shí)鐘信號(hào)CLK1_IN的輸出。因此，針對(duì)從開關(guān)電路421輸出的第一時(shí)鐘信號(hào)CLK1_OUT，可在目標(biāo)時(shí)間段期間不產(chǎn)生時(shí)鐘脈沖，并可在除了目標(biāo)時(shí)間段之外的時(shí)間段期間產(chǎn)生時(shí)鐘脈沖。

圖7示出圖5中示出的時(shí)鐘門控電路的配置的另一示例420B。

參照?qǐng)D7，時(shí)鐘門控電路420B可包括開關(guān)電路421和計(jì)時(shí)器電路423。

圖7的時(shí)鐘門控電路420B被配置為在不使用圖6的時(shí)鐘門控電路420的時(shí)鐘分頻器422的情況下，將來(lái)自外部的第二時(shí)鐘信號(hào)CLK2發(fā)送到計(jì)時(shí)器電路423。例如，圖1和圖3的時(shí)鐘管理單元120能夠?qū)⑼獠繒r(shí)鐘作為第二時(shí)鐘信號(hào)CLK2直接發(fā)送到時(shí)鐘門控電路420B的計(jì)時(shí)器電路423。在這種情況下，第二時(shí)鐘信號(hào)CLK2可比第一時(shí)鐘信號(hào)CLK1_IN具有更低的頻率。

由于圖7中示出的開關(guān)電路421和計(jì)時(shí)器電路423的操作與圖6中示出的開關(guān)電路421和計(jì)時(shí)器電路423的操作基本相同，因此將省略對(duì)其的多余描述。

圖8示出圖5中示出的時(shí)鐘門控電路的配置的另一示例420C。

參照?qǐng)D8，時(shí)鐘門控電路420C可包括開關(guān)電路421和計(jì)時(shí)器電路423。

根據(jù)圖8的示例實(shí)施例，時(shí)鐘分頻器422'被安裝在時(shí)鐘門控電路420C的外部。例如，在構(gòu)成圖1和圖3的時(shí)鐘管理單元120的時(shí)鐘門控電路420C中，時(shí)鐘分頻器422'可被設(shè)計(jì)為安裝在處理器100A的外部。輸入到時(shí)鐘分頻器422'的時(shí)鐘信號(hào)可以是第一時(shí)鐘信號(hào)CLK1_IN或第三時(shí)鐘信號(hào)CLK3。第三時(shí)鐘信號(hào)CLK3可具有與第一時(shí)鐘信號(hào)CLK1_IN不同的頻率。

由于圖8中示出的開關(guān)電路421、時(shí)鐘分頻器422'和計(jì)時(shí)器電路423的操作與圖6中示出的開關(guān)電路421、時(shí)鐘分頻器422和計(jì)時(shí)器電路423的操作基本相同，因此將省略對(duì)其的多余描述。

將參照指令流水線狀態(tài)圖和主要信號(hào)的波形圖描述根據(jù)各種條件在圖1或圖2的處理器100A或100B中處理延遲指令的操作和時(shí)鐘管理單元120或300中的時(shí)鐘門控處理操作。

圖9是根據(jù)示例實(shí)施例的用于描述在處理器中執(zhí)行延遲指令的處理的指令流水線狀態(tài)圖。

參照?qǐng)D9，存在這樣的指令流水線狀態(tài)圖：在所述指令流水線狀態(tài)圖中，基于延遲指令I(lǐng)NS_DLY確定的延遲時(shí)間段是T6與T7之間的時(shí)間段，并且在T6與T7之間的時(shí)間段期間中斷不被產(chǎn)生，或者，在延遲指令I(lǐng)NS_DLY的強(qiáng)制門控字段13中，支持以下功能的信息被設(shè)置：即使在執(zhí)行延遲指令I(lǐng)NS_DLY時(shí)在延時(shí)時(shí)間段期間中斷被產(chǎn)生，也忽略中斷。

在T1與T2之間的時(shí)間段中，取出第一指令I(lǐng)NS_F1的操作FE被執(zhí)行。

在T2與T3之間的時(shí)間段中，對(duì)第一指令I(lǐng)NS_F1進(jìn)行解碼的操作DE和取出第二指令I(lǐng)NS_F2的操作可被一起執(zhí)行。

在T3與T4之間的時(shí)間段中，執(zhí)行第一指令I(lǐng)NS_F1的操作EX、對(duì)第二指令I(lǐng)NS_F2進(jìn)行解碼的操作和取出延遲指令I(lǐng)NS_DLY的操作可被一起執(zhí)行。

在T4與T5之間的時(shí)間段中，執(zhí)行第二指令I(lǐng)NS_F2的操作EX、對(duì)延遲指令I(lǐng)NS_DLY進(jìn)行解碼的操作和取出第三指令I(lǐng)NS_F3的操作可被一起執(zhí)行。

在T5與T6之間的時(shí)間段中，執(zhí)行延遲指令I(lǐng)NS_DLY的操作EX、對(duì)第三指令I(lǐng)NS_F3進(jìn)行解碼的操作和取出第四指令I(lǐng)NS_F4的操作可被一起執(zhí)行。

由于在強(qiáng)制門控字段13中，支持即使在執(zhí)行延遲指令I(lǐng)NS_DLY時(shí)在延時(shí)時(shí)間段期間中斷被產(chǎn)生也忽略中斷的功能的信息被設(shè)置，因此基于延遲指令I(lǐng)NS_DLY執(zhí)行時(shí)鐘門控操作而不管在T6與T7之間的時(shí)間段期間是否產(chǎn)生了中斷。因此，在T6與T7之間的時(shí)間段中，時(shí)鐘脈沖可不被發(fā)送到核處理器110或處理器100B。

當(dāng)處理器100A或100B基于如圖9所示的指令流水線狀態(tài)圖處理指令時(shí)，輸入到時(shí)鐘管理單元120或300的第一時(shí)鐘信號(hào)CLK1_IN的波形以及從時(shí)鐘管理單元120或300輸出并被發(fā)送到核處理器110和處理器100B的第一時(shí)鐘信號(hào)CLK1_OUT的波形在圖13中被示出。

從圖13可以看出，針對(duì)第一時(shí)鐘信號(hào)CLK1_OUT，在T6與T7之間的時(shí)間段期間時(shí)鐘脈沖不被產(chǎn)生。也就是說(shuō)，在T6與T7之間的時(shí)間段期間，時(shí)鐘脈沖可不被發(fā)送到核處理器110或處理器100B。

當(dāng)處理器100A或100B基于如圖9所示的指令流水線狀態(tài)圖處理指令時(shí)，由時(shí)鐘管理單元120或300產(chǎn)生的主要的信號(hào)的波形圖在圖14中被示出。

參照?qǐng)D14，可在時(shí)間T6產(chǎn)生計(jì)時(shí)器控制信號(hào)CTL_TIMER。因此，計(jì)時(shí)器電路423可根據(jù)計(jì)時(shí)器控制信號(hào)CTL_TIMER開始計(jì)數(shù)操作。在時(shí)間T6，開關(guān)控制信號(hào)CTL_SW可從“高”狀態(tài)轉(zhuǎn)變?yōu)椤暗汀睜顟B(tài)。開關(guān)控制信號(hào)CTL_SW可保持“低”狀態(tài)，直到計(jì)時(shí)器期滿信號(hào)S_TE被產(chǎn)生為止。在計(jì)時(shí)器期滿信號(hào)S_TE被產(chǎn)生的時(shí)間T7，開關(guān)控制信號(hào)CTL_SW可從“低”狀態(tài)轉(zhuǎn)變?yōu)椤案摺睜顟B(tài)。

因此，在開關(guān)控制信號(hào)CTL_SW具有“低”狀態(tài)的T6與T7之間的時(shí)間段中，時(shí)鐘管理單元120或300的開關(guān)電路421可斷開，在開關(guān)控制信號(hào)CTL_SW具有“高”狀態(tài)的時(shí)間段中，開關(guān)電路421可接通。因此，在T6與T7之間的時(shí)間段中，針對(duì)第一時(shí)鐘信號(hào)CLK1_OUT，時(shí)鐘脈沖可不被產(chǎn)生。因此，在T6與T7之間的時(shí)間段中，時(shí)鐘脈沖可不被發(fā)送到核處理器110或處理器100B。

再次參照?qǐng)D9，在根據(jù)延遲指令I(lǐng)NS_DLY的執(zhí)行的時(shí)鐘門控操作被完成之后，在T7與T8之間的時(shí)間段中，執(zhí)行第三指令I(lǐng)NS_F3的操作和對(duì)第四指令I(lǐng)NS_F4進(jìn)行解碼的操作可被一起執(zhí)行。如上所述，在延遲指令I(lǐng)NS_DLY的執(zhí)行期間，指令流水線結(jié)構(gòu)可不被打破。也就是說(shuō)，處理器100A或100B可識(shí)別在T6與T7之間的時(shí)間段(即，延時(shí)時(shí)間段)期間延遲指令I(lǐng)NS_DLY被執(zhí)行。在根據(jù)延遲指令I(lǐng)NS_DLY的執(zhí)行的時(shí)鐘門控操作被完成之后，在T7與T8之間的時(shí)間段中，處理器100A或100B可執(zhí)行運(yùn)行第三指令I(lǐng)NS_F3并對(duì)第四指令I(lǐng)NS_F4進(jìn)行解碼的操作。在T8與T9之間的時(shí)間段中，執(zhí)行第四指令I(lǐng)NS_F4的操作可被執(zhí)行。

圖10是根據(jù)另一示例實(shí)施例的用于描述在處理器中執(zhí)行延遲指令的處理的指令流水線狀態(tài)圖。

參照?qǐng)D10，存在這樣的指令流水線狀態(tài)圖：在所述指令流水線狀態(tài)圖中，基于延遲指令I(lǐng)NS_DLY確定的延遲時(shí)間段是T6與T7之間的時(shí)間段，并且在T6與T7之間的時(shí)間段期間中斷被產(chǎn)生，并且在延遲指令I(lǐng)NS_DLY的強(qiáng)制門控字段13中，不支持以下功能的信息被設(shè)置：在執(zhí)行延遲指令I(lǐng)NS_DLY時(shí)在延時(shí)時(shí)間段期間忽略中斷。

圖10中所示的T1與T6之間的時(shí)間段中的指令流水線狀態(tài)可與圖9中示出的指令流水線狀態(tài)相同。

在T5與T6之間的時(shí)間段中，執(zhí)行延遲指令I(lǐng)NS_DLY的操作EX、對(duì)第三指令I(lǐng)NS_F3進(jìn)行解碼的操作和取出第四指令I(lǐng)NS_F4的操作可被一起執(zhí)行。

當(dāng)處理器100A或100B基于如圖10所示的指令流水線狀態(tài)圖處理指令時(shí)，由時(shí)鐘管理單元120或300產(chǎn)生的主要的信號(hào)的波形圖在圖15中被示出。

參照?qǐng)D15，可在時(shí)間T6產(chǎn)生計(jì)時(shí)器控制信號(hào)CTL_TIMER。因此，計(jì)時(shí)器電路423可根據(jù)計(jì)時(shí)器控制信號(hào)CTL_TIMER開始計(jì)數(shù)操作。在時(shí)間T6，開關(guān)控制信號(hào)CTL_SW可從“高”狀態(tài)轉(zhuǎn)變?yōu)椤暗汀睜顟B(tài)。開關(guān)控制信號(hào)CTL_SW可保持“低”狀態(tài)，直到中斷信號(hào)INT被產(chǎn)生的時(shí)間T6_1a為止。在時(shí)間T6_1a，開關(guān)控制信號(hào)CTL_SW可從“低”狀態(tài)轉(zhuǎn)變?yōu)椤案摺睜顟B(tài)。在時(shí)間T6_1a，中斷狀態(tài)信號(hào)INT_ON可從“低”狀態(tài)轉(zhuǎn)變?yōu)椤案摺睜顟B(tài)。在中斷任務(wù)被執(zhí)行的時(shí)間T6_1a與時(shí)間T6_2a之間的時(shí)間段期間，中斷狀態(tài)信號(hào)INT_ON可保持“高”狀態(tài)。

在從時(shí)間T6_1a至?xí)r間T6_2a的時(shí)間段期間開關(guān)控制信號(hào)CTL_SW可保持“高”狀態(tài)，其中，在時(shí)間T6_2a，中斷狀態(tài)信號(hào)INT_ON轉(zhuǎn)變?yōu)椤暗汀睜顟B(tài)并且控制信號(hào)CTL_SIG指示中斷任務(wù)的完成。在時(shí)間T6_2a，開關(guān)控制信號(hào)CTL_SW可從“高”狀態(tài)轉(zhuǎn)變?yōu)椤暗汀睜顟B(tài)。開關(guān)控制信號(hào)CTL_SW可保持“低”狀態(tài)，直到計(jì)時(shí)器期滿信號(hào)S_TE被產(chǎn)生為止。在計(jì)時(shí)器期滿信號(hào)S_TE被產(chǎn)生的時(shí)間T7，開關(guān)控制信號(hào)CTL_SW可從“低”狀態(tài)轉(zhuǎn)變?yōu)椤案摺睜顟B(tài)。

因此，在開關(guān)控制信號(hào)CTL_SW具有“低”狀態(tài)的T6與T6_1a之間的時(shí)間段以及T6_2a與T7之間的時(shí)間段中，時(shí)鐘管理單元120或300的開關(guān)電路421可斷開，在開關(guān)控制信號(hào)CTL_SW具有“高”狀態(tài)的時(shí)間段中，開關(guān)電路421可接通。

在被確定為延遲時(shí)間段的T6與T7之間的時(shí)間段之中的T6與T6_1a之間的時(shí)間段以及T6_2a與T7之間的時(shí)間段中，時(shí)鐘脈沖可不被從第一時(shí)鐘信號(hào)CLK1_OUT產(chǎn)生。因此，在T6與T6_1a之間的時(shí)間段以及T6_2a與T7之間的時(shí)間段中，時(shí)鐘脈沖可不被發(fā)送到核處理器110或處理器100B。在被確定為延遲時(shí)間段的T6與T7之間的時(shí)間段之中的中斷處理因中斷的產(chǎn)生而被執(zhí)行的T6_1a與T6_2a之間的時(shí)間段中，時(shí)鐘脈沖可作為第一時(shí)鐘信號(hào)CLK1_OUT被產(chǎn)生。因此，在T6_1a與T6_2a之間的時(shí)間段中，時(shí)鐘脈沖可被正常發(fā)送到核處理器110或處理器100B。

再次參照?qǐng)D10，在基于延遲指令I(lǐng)NS_DLY被確定為延遲時(shí)間段的T6與T7之間的時(shí)間段之中的T6_1a與T6_2a之間的時(shí)間段中，核處理器110或處理器100B可基于中斷的產(chǎn)生根據(jù)中斷指令I(lǐng)NS_INT，執(zhí)行處理中斷任務(wù)的中斷服務(wù)例程ISR。

在根據(jù)延遲指令I(lǐng)NS_DLY的執(zhí)行的時(shí)鐘門控操作被完成之后，在T7與T8之間的時(shí)間段中，核處理器110或處理器100B可執(zhí)行取出第三指令I(lǐng)NS_F3的操作。由于在T6_1a與T6_2a之間的時(shí)間段中中斷服務(wù)例程已被執(zhí)行，因此取出第三指令I(lǐng)NS_F3的操作可被重新執(zhí)行。在T9與T10之間的時(shí)間段中，對(duì)第三指令I(lǐng)NS_F3進(jìn)行解碼的操作和取出第四指令I(lǐng)NS_F4的操作可被一起執(zhí)行。在T9與T10之間的時(shí)間段中，執(zhí)行第三指令I(lǐng)NS_F3的操作和對(duì)第四指令I(lǐng)NS_F4進(jìn)行解碼的操作可被一起執(zhí)行。

圖11是根據(jù)另一示例實(shí)施例的用于描述在處理器中執(zhí)行延遲指令的處理的指令流水線狀態(tài)圖。

參照?qǐng)D11，存在這樣的指令流水線狀態(tài)圖：在所述指令流水線狀態(tài)圖中，基于延遲指令I(lǐng)NS_DLY確定的延遲時(shí)間段是T6與T7之間的時(shí)間段，在T6與T7之間的時(shí)間段期間中斷被產(chǎn)生，在延遲時(shí)間段之后在T6與T7之間的時(shí)間段期間產(chǎn)生的中斷任務(wù)被完成，并且在延遲指令I(lǐng)NS_DLY的強(qiáng)制門控字段13中，不支持以下功能的信息被設(shè)置：在執(zhí)行延遲指令I(lǐng)NS_DLY時(shí)在延時(shí)時(shí)間段期間忽略中斷。

圖11中所示的T1與T6之間的時(shí)間段中的指令流水線狀態(tài)可與圖9中示出的指令流水線狀態(tài)相同。

在T5與T6之間的時(shí)間段中，執(zhí)行延遲指令I(lǐng)NS_DLY的操作EX、對(duì)第三指令I(lǐng)NS_F3進(jìn)行解碼的操作和取出第四指令I(lǐng)NS_F4的操作可被一起執(zhí)行。

當(dāng)處理器100A或100B基于如圖11所示的指令流水線狀態(tài)圖處理指令時(shí)，由時(shí)鐘管理單元120或300產(chǎn)生的主要的信號(hào)的波形圖在圖16中被示出。

參照?qǐng)D16，可在時(shí)間T6產(chǎn)生計(jì)時(shí)器控制信號(hào)CTL_TIMER。因此，計(jì)時(shí)器電路423可根據(jù)計(jì)時(shí)器控制信號(hào)CTL_TIMER開始計(jì)數(shù)操作。在時(shí)間T6，開關(guān)控制信號(hào)CTL_SW可從“高”狀態(tài)轉(zhuǎn)變?yōu)椤暗汀睜顟B(tài)。開關(guān)控制信號(hào)CTL_SW可保持“低”狀態(tài)，指到中斷信號(hào)INT被產(chǎn)生的時(shí)間T6_1b為止。在時(shí)間T6_1b，開關(guān)控制信號(hào)CTL_SW可從“低”狀態(tài)轉(zhuǎn)變?yōu)椤案摺睜顟B(tài)。在時(shí)間T6_1b，中斷狀態(tài)信號(hào)INT_ON可從“低”狀態(tài)轉(zhuǎn)變?yōu)椤案摺睜顟B(tài)。在中斷任務(wù)被執(zhí)行的時(shí)間T6_1b與時(shí)間T8之間的時(shí)間段期間，中斷狀態(tài)信號(hào)INT_ON可保持“高”狀態(tài)。

由于表示中斷任務(wù)被完成的時(shí)間T8晚于時(shí)間T7，因此從時(shí)間T6_1b延遲指令I(lǐng)NS_DLY被執(zhí)行開始，開關(guān)控制信號(hào)CTL_SW可保持“高”狀態(tài)，其中，在時(shí)間T8，中斷狀態(tài)信號(hào)INT_ON從“高”狀態(tài)轉(zhuǎn)變?yōu)椤暗汀睜顟B(tài)。

因此，在開關(guān)控制信號(hào)CTL_SW具有“低”狀態(tài)的T6與T6_1b之間的時(shí)間段中，時(shí)鐘管理單元120或300的開關(guān)電路421可斷開，在開關(guān)控制信號(hào)CTL_SW具有“高”狀態(tài)的時(shí)間段中，開關(guān)電路421可接通。

在被確定為延遲時(shí)間段的T6與T7之間的時(shí)間段中的T6與T6_1b之間的時(shí)間段中，時(shí)鐘脈沖可不被作為第一時(shí)鐘信號(hào)CLK1_OUT產(chǎn)生。因此，在T6與T6_1b之間的時(shí)間段中，時(shí)鐘脈沖可不被發(fā)送到核處理器110或處理器100B。在被確定為延遲時(shí)間段的T6與T7之間的時(shí)間段之中的中斷處理因中斷的產(chǎn)生而被執(zhí)行的T6_1b與T7之間的時(shí)間段中，時(shí)鐘脈沖可作為第一時(shí)鐘信號(hào)CLK1_OUT被產(chǎn)生。因此，在T6_1b與T7之間的時(shí)間段中，時(shí)鐘脈沖可被正常發(fā)送到核處理器110或處理器100B。

再次參照?qǐng)D11，在基于延遲指令I(lǐng)NS_DLY被確定為延遲時(shí)間段的T6與T7之間的時(shí)間段之中的T6_1b與T7之間的時(shí)間段中，核處理器110或處理器100B可基于中斷的產(chǎn)生根據(jù)中斷指令I(lǐng)NS_INT，執(zhí)行處理中斷任務(wù)的中斷服務(wù)例程ISR。

由于在時(shí)間T7在T6與T7之間的時(shí)間段中產(chǎn)生的中斷任務(wù)未被完成，因此核處理器110或處理器100B可繼續(xù)執(zhí)行中斷服務(wù)例程ISR，直到時(shí)間T8為止。

在中斷服務(wù)例程ISR的執(zhí)行被完成之后，在T8與T9之間的時(shí)間段中，核處理器110或處理器100B可執(zhí)行取出第三指令I(lǐng)NS_F3的操作。由于在T6_1a與T8之間的時(shí)間段中中斷服務(wù)例程已被執(zhí)行，因此取出第三指令I(lǐng)NS_F3的操作可被重新執(zhí)行。在T9與T10之間的時(shí)間段中，對(duì)第三指令I(lǐng)NS_F3進(jìn)行解碼的操作和取出第四指令I(lǐng)NS_F4的操作可被一起執(zhí)行。在T10與T11之間的時(shí)間段中，執(zhí)行第三指令I(lǐng)NS_F3的操作和對(duì)第四指令I(lǐng)NS_F4進(jìn)行解碼的操作可被一起執(zhí)行。

圖12是根據(jù)另一示例實(shí)施例的用于描述在處理器中執(zhí)行延遲指令的處理的指令流水線狀態(tài)圖。

參照?qǐng)D12，存在這樣的指令流水線狀態(tài)圖：在所述指令流水線狀態(tài)圖中，基于延遲指令I(lǐng)NS_DLY確定的延遲時(shí)間段是T6與T7之間的時(shí)間段，在延遲指令I(lǐng)NS_DLY被執(zhí)行的T6與T7之間的時(shí)間段期間中斷被產(chǎn)生，并且在延遲指令I(lǐng)NS_DLY的強(qiáng)制門控字段13中，不支持以下功能的信息被設(shè)置：在執(zhí)行延遲指令I(lǐng)NS_DLY時(shí)在延時(shí)時(shí)間段期間忽略中斷。

圖12中所示的T1與T5之間的時(shí)間段中的指令流水線狀態(tài)可與圖9中示出的指令流水線狀態(tài)相同。

參照?qǐng)D12，在T5與T6之間的時(shí)間段中，執(zhí)行延遲指令I(lǐng)NS_DLY的操作EX、對(duì)第三指令I(lǐng)NS_F3進(jìn)行解碼的操作和取出第四指令I(lǐng)NS_F4的操作可被一起執(zhí)行。在延遲指令I(lǐng)NS_DLY被執(zhí)行的T5與T6之間的時(shí)間段中，中斷可被產(chǎn)生。也就是說(shuō)，在從開始執(zhí)行延遲指令I(lǐng)NS_DLY的時(shí)間T5至開始執(zhí)行時(shí)鐘門控操作的時(shí)間T6的時(shí)間段期間，中斷可被產(chǎn)生。

當(dāng)處理器100A或100B基于如圖12所示的指令流水線狀態(tài)圖處理指令時(shí)，由時(shí)鐘管理單元120或300產(chǎn)生的主要的信號(hào)的波形圖在圖17中被示出。

參照?qǐng)D17，在時(shí)間T5_1c中斷信號(hào)INT可被產(chǎn)生，并且在時(shí)間T5_1c中斷狀態(tài)信號(hào)INT_ON可從“低”狀態(tài)轉(zhuǎn)變?yōu)椤案摺睜顟B(tài)。因此，核處理器110或處理器100B可基于在時(shí)間T5_1c產(chǎn)生的中斷信號(hào)執(zhí)行中斷服務(wù)例程ISR。

此外，時(shí)鐘管理單元120或300可根據(jù)延遲指令I(lǐng)NS_DLY的執(zhí)行，執(zhí)行用于時(shí)鐘門控處理的操作。也就是說(shuō)，計(jì)時(shí)器電路423可根據(jù)計(jì)時(shí)器控制信號(hào)CTL_TIMER開始計(jì)數(shù)操作。

由于在時(shí)間T6中斷狀態(tài)信號(hào)INT_ON處于“高”狀態(tài)，因此開關(guān)控制信號(hào)CTL_SW可照常保持“高”狀態(tài)。也就是說(shuō)，在時(shí)間T6，開關(guān)控制信號(hào)CTL_SW可不從“高”狀態(tài)轉(zhuǎn)變?yōu)椤暗汀睜顟B(tài)。

在中斷任務(wù)被執(zhí)行的時(shí)間T5_1c與時(shí)間T6_1c之間的時(shí)間段期間，中斷狀態(tài)信號(hào)INT_ON可保持“高”狀態(tài)。由于中斷任務(wù)被完成的時(shí)間T6_1c在作為基于延遲指令I(lǐng)NS_DLY被確定的延遲時(shí)間段的T6與T7之間的時(shí)間段內(nèi)，因此在時(shí)間T6_1c，開關(guān)控制信號(hào)CTL_SW可從“高”狀態(tài)轉(zhuǎn)變?yōu)椤暗汀睜顟B(tài)。

開關(guān)控制信號(hào)CTL_SW可保持“低”狀態(tài)，直到計(jì)時(shí)器期滿信號(hào)S_TE被產(chǎn)生為止。在計(jì)時(shí)器期滿信號(hào)S_TE被產(chǎn)生的時(shí)間T7，開關(guān)控制信號(hào)CTL_SW可從“低”狀態(tài)轉(zhuǎn)變?yōu)椤案摺睜顟B(tài)。

因此，在開關(guān)控制信號(hào)CTL_SW具有“低”狀態(tài)的T6_1c與T7之間的時(shí)間段中，時(shí)鐘管理單元120或300的開關(guān)電路421可斷開，在開關(guān)控制信號(hào)CTL_SW具有“高”狀態(tài)的時(shí)間段中，開關(guān)電路421可接通。

在被確定為延遲時(shí)間段的T6與T7之間的時(shí)間段中的T6_1c與T7之間的時(shí)間段中，時(shí)鐘脈沖可不被作為第一時(shí)鐘信號(hào)CLK1_OUT產(chǎn)生。因此，在T6_1c與T7之間的時(shí)間段中，時(shí)鐘脈沖可不被發(fā)送到核處理器110或處理器100B。在被確定為延遲時(shí)間段的T6與T7之間的時(shí)間段之中的中斷處理因中斷的產(chǎn)生而被執(zhí)行的T6與T6_1c之間的時(shí)間段中，時(shí)鐘脈沖可作為第一時(shí)鐘信號(hào)CLK1_OUT被產(chǎn)生。因此，在T6與T6_1c之間的時(shí)間段中，時(shí)鐘脈沖可被正常發(fā)送到核處理器110或處理器100B。

再次參照?qǐng)D12，在基于延遲指令I(lǐng)NS_DLY被確定為延遲時(shí)間段的T6與T7之間的時(shí)間段之中的T6與T6_1c之間的時(shí)間段中，核處理器110或處理器100B可基于中斷的產(chǎn)生根據(jù)中斷指令I(lǐng)NS_INT，執(zhí)行處理中斷任務(wù)的中斷服務(wù)例程ISR。也就是說(shuō)，在T5_1c與T6_1c之間的時(shí)間段中，核處理器110或處理器100B可執(zhí)行中斷服務(wù)例程ISR。

在根據(jù)延遲指令I(lǐng)NS_DLY的執(zhí)行的時(shí)鐘門控操作被完成之后，在T7與T8之間的時(shí)間段中，核處理器110或處理器100B可執(zhí)行取出第三指令I(lǐng)NS_F3的操作。由于在T5_1c與T6_1c之間的時(shí)間段中中斷服務(wù)例程已被執(zhí)行，因此取出第三指令I(lǐng)NS_F3的操作可被重新執(zhí)行。在T9與T10之間的時(shí)間段中，對(duì)第三指令I(lǐng)NS_F3進(jìn)行解碼的操作和取出第四指令I(lǐng)NS_F4的操作可被一起執(zhí)行。在T9與T10之間的時(shí)間段中，執(zhí)行第三指令I(lǐng)NS_F3的操作和對(duì)第四指令I(lǐng)NS_F4進(jìn)行解碼的操作可被一起執(zhí)行。

將描述在包括圖1和圖2所示的集成電路的各種類型的集成電路中執(zhí)行的時(shí)鐘管理方法。為了便于描述，以下將參照?qǐng)D2的集成電路描述時(shí)鐘管理方法。

圖18是根據(jù)示例實(shí)施例的在集成電路中執(zhí)行的時(shí)鐘管理方法的流程圖。

參照?qǐng)D18，存在這樣的指令流水線狀態(tài)圖：在所述指令流水線狀態(tài)圖中，在基于延遲指令I(lǐng)NS_DLY確定的延遲時(shí)間段期間中斷不被產(chǎn)生，并且，在延遲指令I(lǐng)NS_DLY的強(qiáng)制門控字段13中，支持以下功能的信息被設(shè)置：即使在執(zhí)行延遲指令I(lǐng)NS_DLY時(shí)在延時(shí)時(shí)間段期間中斷被產(chǎn)生，也忽略中斷。

在操作S101，處理器100B可確定延遲指令I(lǐng)NS_DLY是否被調(diào)用。例如，當(dāng)存在不執(zhí)行任何操作時(shí)處理器等待的時(shí)間段時(shí)，延遲指令I(lǐng)NS_DLY被調(diào)用。

在操作S102，當(dāng)在處理器100B中延遲指令I(lǐng)NS_DLY被調(diào)用時(shí)，時(shí)鐘管理單元300的控制電路410可設(shè)置計(jì)時(shí)器期滿時(shí)間T_exp。例如，控制電路410可基于從處理器100B接收的延遲指令I(lǐng)NS_DLY或通過(guò)對(duì)延遲指令I(lǐng)NS_DLY進(jìn)行解碼產(chǎn)生的時(shí)鐘控制因子信息INF_CG，來(lái)設(shè)置計(jì)時(shí)器期滿時(shí)間T_exp。

在操作S103，時(shí)鐘管理單元300的控制電路410可確定在處理器100B中延遲指令I(lǐng)NS_DLY是否被執(zhí)行。

在操作S104，當(dāng)在處理器100B中延遲指令I(lǐng)NS_DLY被執(zhí)行時(shí)，時(shí)鐘管理單元300的計(jì)時(shí)器電路423可開始時(shí)間測(cè)量操作。例如，當(dāng)延遲指令I(lǐng)NS_DLY被執(zhí)行時(shí)，可通過(guò)開始對(duì)具有比由處理器100B使用的時(shí)鐘頻率更低的頻率的時(shí)鐘信號(hào)進(jìn)行計(jì)數(shù)的操作來(lái)開始時(shí)間測(cè)量操作。

在操作S105，在計(jì)時(shí)器電路423開始時(shí)間測(cè)量操作之后，時(shí)鐘管理單元300可在開關(guān)電路421中執(zhí)行時(shí)鐘門控操作?？蛇x擇地，可在計(jì)時(shí)器電路423中開始時(shí)間測(cè)量操作的同時(shí)在開關(guān)電路421中執(zhí)行時(shí)鐘門控操作。時(shí)鐘門控操作可以是切斷向處理器100B發(fā)送時(shí)鐘信號(hào)的操作。因此，在時(shí)鐘門控操作被執(zhí)行的時(shí)間段中，在處理器100B的時(shí)鐘輸入端子無(wú)法檢測(cè)到時(shí)鐘脈沖。

在操作S106，時(shí)鐘管理單元300的控制電路410可確定由計(jì)時(shí)器電路423測(cè)量的時(shí)間是否達(dá)到計(jì)時(shí)器期滿時(shí)間T_exp。

當(dāng)由計(jì)時(shí)器電路423測(cè)量的時(shí)間沒有達(dá)到計(jì)時(shí)器期滿時(shí)間T_exp時(shí)，可繼續(xù)執(zhí)行切斷向處理器100B發(fā)送時(shí)鐘信號(hào)的時(shí)鐘門控操作。

在操作S107，當(dāng)由計(jì)時(shí)器電路423測(cè)量的時(shí)間達(dá)到計(jì)時(shí)器期滿時(shí)間T_exp時(shí)，向處理器100B發(fā)送時(shí)鐘信號(hào)的時(shí)鐘開啟處理可被執(zhí)行。當(dāng)達(dá)到計(jì)時(shí)器期滿時(shí)間T_exp時(shí)，時(shí)鐘信號(hào)可被正常發(fā)送到處理器100B。也就是說(shuō)，當(dāng)達(dá)到計(jì)時(shí)器期滿時(shí)間T_exp時(shí)，可在處理器100B的時(shí)鐘輸入端子檢測(cè)到時(shí)鐘脈沖。

圖19是根據(jù)另一示例實(shí)施例的在集成電路中執(zhí)行的時(shí)鐘管理方法的流程圖。

圖19是在以下情況下的時(shí)鐘管理方法的流程圖：在延遲指令I(lǐng)NS_DLY的強(qiáng)制門控字段13中，不支持即使在執(zhí)行延遲指令I(lǐng)NS_DLY時(shí)在延時(shí)時(shí)間段期間中斷被產(chǎn)生，也忽略中斷的功能的信息被設(shè)置。

在操作S201，處理器100B可確定延遲指令I(lǐng)NS_DLY是否被調(diào)用。例如，當(dāng)存在不執(zhí)行任何操作時(shí)處理器等待的時(shí)間段時(shí)，延遲指令I(lǐng)NS_DLY被調(diào)用。

在操作S202，當(dāng)在處理器100B中延遲指令I(lǐng)NS_DLY被調(diào)用時(shí)，時(shí)鐘管理單元300的控制電路410可設(shè)置計(jì)時(shí)器期滿時(shí)間T_exp。例如，控制電路410可基于從處理器100B接收的延遲指令I(lǐng)NS_DLY或通過(guò)對(duì)延遲指令I(lǐng)NS_DLY進(jìn)行解碼產(chǎn)生的時(shí)鐘控制因子信息INF_CG，來(lái)設(shè)置計(jì)時(shí)器期滿時(shí)間T_exp。

在操作S203，時(shí)鐘管理單元300的控制電路410可確定在處理器100B中延遲指令I(lǐng)NS_DLY是否被執(zhí)行。

在操作S204，當(dāng)在處理器100B中延遲指令I(lǐng)NS_DLY被執(zhí)行時(shí)，時(shí)鐘管理單元300的計(jì)時(shí)器電路423從處理器接收通知并可開始時(shí)間測(cè)量操作。例如，當(dāng)延遲指令I(lǐng)NS_DLY被執(zhí)行時(shí)，可通過(guò)開始對(duì)具有比由處理器100B使用的時(shí)鐘頻率更低的頻率的時(shí)鐘信號(hào)進(jìn)行計(jì)數(shù)的操作來(lái)開始時(shí)間測(cè)量操作。

在操作S205，在開始時(shí)間測(cè)量操作之后，時(shí)鐘管理單元300可在執(zhí)行時(shí)鐘門控操作之前確定處理器100B是否處于中斷狀態(tài)。

在操作S206，當(dāng)處理器100B處于中斷狀態(tài)時(shí)，時(shí)鐘管理單元300可確定正被執(zhí)行的任務(wù)是否在中斷服務(wù)例程ISR上。

在操作S207，當(dāng)正被執(zhí)行的任務(wù)在中斷服務(wù)例程ISR上時(shí)，時(shí)鐘管理單元300可執(zhí)行時(shí)鐘門控操作。正被執(zhí)行的任務(wù)在中斷服務(wù)例程ISR上可表示在中斷服務(wù)上延遲指令I(lǐng)NS_DLY正在被執(zhí)行。因此，可基于延遲指令I(lǐng)NS_DLY的執(zhí)行來(lái)執(zhí)行切斷向處理器100B發(fā)送時(shí)鐘信號(hào)的時(shí)鐘門控操作。

在操作S215，確定計(jì)時(shí)器電路423是否已達(dá)到計(jì)時(shí)器期滿時(shí)間T_exp。如果沒有達(dá)到，則重復(fù)操作S215。如果達(dá)到，則處理進(jìn)行到操作S214。

在操作S208，當(dāng)正被執(zhí)行的任務(wù)沒有在中斷服務(wù)例程ISR上時(shí)，時(shí)鐘管理單元300可確定中斷任務(wù)是否被完成。也就是說(shuō)，當(dāng)正被執(zhí)行的任務(wù)沒有在中斷服務(wù)例程ISR上時(shí)，這表示在如圖10所示延遲指令I(lǐng)NS_DLY被執(zhí)行的T5與T6之間的時(shí)間段中中斷被產(chǎn)生。在這種情況下，時(shí)鐘門控操作被暫停，至到中斷任務(wù)被完成為止。

在操作S209，當(dāng)在操作S208確定中斷任務(wù)被完成時(shí)，時(shí)鐘管理單元300可確定由計(jì)時(shí)器電路423測(cè)量的時(shí)間是否達(dá)到計(jì)時(shí)器期滿時(shí)間T_exp。

在操作S214，當(dāng)在操作S209確定由計(jì)時(shí)器電路423測(cè)量的時(shí)間達(dá)到計(jì)時(shí)器期滿時(shí)間T_exp時(shí)，時(shí)鐘管理單元300可保持用于向處理器100B發(fā)送時(shí)鐘信號(hào)的時(shí)鐘開啟處理的執(zhí)行。

當(dāng)在操作S209確定由計(jì)時(shí)器電路423測(cè)量的時(shí)間沒有達(dá)到計(jì)時(shí)器期滿時(shí)間T_exp時(shí)，在操作S210，時(shí)鐘管理單元300可執(zhí)行切斷向處理器100B發(fā)送時(shí)鐘信號(hào)的時(shí)鐘門控操作。

在操作S211，時(shí)鐘管理單元300可在執(zhí)行時(shí)鐘門控操作的同時(shí)確定由計(jì)時(shí)器電路423測(cè)量的時(shí)間是否達(dá)到計(jì)時(shí)器期滿時(shí)間T_exp。

在操作S212，當(dāng)在S211確定由計(jì)時(shí)器電路423測(cè)量的時(shí)間沒有達(dá)到計(jì)時(shí)器期滿時(shí)間T_exp時(shí)，時(shí)鐘管理單元300可確定是否從處理器100B請(qǐng)求了中斷。例如，當(dāng)時(shí)鐘管理單元300接收到中斷信號(hào)時(shí)，可確定從處理器100B請(qǐng)求了中斷。

當(dāng)在操作S212確定沒有請(qǐng)求中斷時(shí)，時(shí)鐘管理單元300可在執(zhí)行時(shí)鐘門控操作的同時(shí)在操作S211確定是否達(dá)到計(jì)時(shí)器期滿時(shí)間T_exp。

當(dāng)在操作S212確定請(qǐng)求了中斷時(shí)，在操作S213，時(shí)鐘管理單元300可執(zhí)行用于向處理器100B發(fā)送時(shí)鐘信號(hào)的時(shí)鐘開啟處理。

在執(zhí)行時(shí)鐘開啟處理之后，時(shí)鐘管理單元300可執(zhí)行確定針對(duì)請(qǐng)求的中斷的中斷任務(wù)是否被完成的操作S208。

當(dāng)在操作S211確定由計(jì)時(shí)器電路423測(cè)量的時(shí)間達(dá)到計(jì)時(shí)器期滿時(shí)間T_exp時(shí)，在操作S216，時(shí)鐘管理單元300可執(zhí)行向處理器100B發(fā)送時(shí)鐘信號(hào)的時(shí)鐘開啟處理。

圖20示出根據(jù)示例實(shí)施例的應(yīng)用時(shí)鐘管理單元的片上系統(tǒng)2000A的配置。

參照?qǐng)D20，片上系統(tǒng)2000A可包括包含嵌入式時(shí)鐘管理單元2110A的處理器2100A、存儲(chǔ)器2200、多個(gè)功能塊2300-1至2300-N和總線2400。

處理器2100A可控制通過(guò)總線2400連接的存儲(chǔ)器2200和多個(gè)功能塊2300-1至2300-N的操作。處理器2100A可應(yīng)用于智能電話、平板個(gè)人計(jì)算機(jī)(PC)、數(shù)碼相機(jī)、移動(dòng)裝置、機(jī)頂盒、智能卡系統(tǒng)、服務(wù)器系統(tǒng)和其它各種電子裝置。

例如，當(dāng)延時(shí)功能的執(zhí)行被執(zhí)行時(shí)，處理器2100A可執(zhí)行從存儲(chǔ)器2200讀取延遲指令I(lǐng)NS_DLY并將延遲指令I(lǐng)NS_DLY存儲(chǔ)在處理器2100A的指令寄存器中的指令取出操作。處理器2100A可對(duì)存儲(chǔ)在指令寄存器中的延遲指令I(lǐng)NS_DLY進(jìn)行解碼并執(zhí)行所述延遲指令I(lǐng)NS_DLY。

參照?qǐng)D1所述的時(shí)鐘管理單元120可被用作時(shí)鐘管理單元2110A。因此，時(shí)鐘管理單元2110A可在延遲指令I(lǐng)NS_DLY被處理器2100A執(zhí)行時(shí)，在延時(shí)時(shí)間段期間執(zhí)行時(shí)鐘門控操作。

存儲(chǔ)器2200可包括存儲(chǔ)片上系統(tǒng)2000A的操作需的指令、數(shù)據(jù)或程序代碼的SRAM或DRAM。存儲(chǔ)器2200可包括非易失性存儲(chǔ)器。存儲(chǔ)在存儲(chǔ)器2200中的指令可包括根據(jù)示例實(shí)施例的執(zhí)行延遲功能的延遲指令I(lǐng)NS_DLY。例如，延遲指令I(lǐng)NS_DLY可具有與如圖4所示的結(jié)構(gòu)相同的結(jié)構(gòu)。

功能塊2300-1至2300-N可以是執(zhí)行支持片上系統(tǒng)2000A的各種功能的塊。例如，功能塊2300-1至2300-N可包括調(diào)制解調(diào)器、存儲(chǔ)器控制器、數(shù)字信號(hào)處理器、通用串行總線控制器、外圍計(jì)算機(jī)互連接口等。

圖21示出根據(jù)示例實(shí)施例的應(yīng)用時(shí)鐘管理單元的片上系統(tǒng)2000B的配置。

參照?qǐng)D21，片上系統(tǒng)2000B可包括處理器2100B、時(shí)鐘管理單元2110B、存儲(chǔ)器2200、多個(gè)功能塊2300-1至2300-N和總線2400。

由于已參照?qǐng)D20描述了存儲(chǔ)器2200和多個(gè)功能塊2300-1至2300-N，因此將省略對(duì)它們的多余描述。

處理器2100B可控制通過(guò)總線2400連接的時(shí)鐘管理單元2110B、存儲(chǔ)器2200和多個(gè)功能塊2300-1至2300-N的操作。處理器2100B可應(yīng)用于智能電話、平板個(gè)人計(jì)算機(jī)(PC)、數(shù)碼相機(jī)、移動(dòng)裝置、機(jī)頂盒、智能卡系統(tǒng)、服務(wù)器系統(tǒng)和其它各種電子裝置。

例如，當(dāng)延時(shí)功能的執(zhí)行被執(zhí)行時(shí)，處理器2100B可執(zhí)行從存儲(chǔ)器2200讀取延遲指令I(lǐng)NS_DLY并將延遲指令I(lǐng)NS_DLY存儲(chǔ)在處理器2100B的指令寄存器中的指令取出操作。處理器2100B可對(duì)存儲(chǔ)在指令寄存器中的延遲指令I(lǐng)NS_DLY進(jìn)行解碼并執(zhí)行所述延遲指令I(lǐng)NS_DLY。

參照?qǐng)D2所述的時(shí)鐘管理單元300可被用作時(shí)鐘管理單元2110B。因此，時(shí)鐘管理單元2110B可在延遲指令I(lǐng)NS_DLY被處理器2100B執(zhí)行時(shí)，在延時(shí)時(shí)間段期間執(zhí)行時(shí)鐘門控操作。

圖22示出根據(jù)另一示例實(shí)施例的應(yīng)用時(shí)鐘管理單元的片上系統(tǒng)3000A的配置。

參照?qǐng)D22，片上系統(tǒng)3000A可包括包含嵌入式時(shí)鐘管理單元3110A的處理器3100A、存儲(chǔ)器3200、多個(gè)功能塊3300-1至3300-N、輸入/輸出(I/O)控制器3400、I/O橋3500、多個(gè)I/O裝置3600-1至3600-K和總線3700。

由于存儲(chǔ)器3200和多個(gè)功能塊3300-1至3300-N具有與圖20中示出的存儲(chǔ)器2200和多個(gè)功能塊2300-1至2300-N的配置相同的配置，因此將省略對(duì)它們的多余描述。

處理器3100A可控制通過(guò)總線3700連接的存儲(chǔ)器3200、多個(gè)功能塊3300-1至3300-N和I/O控制器3400的操作。處理器3100A可應(yīng)用于智能電話、平板個(gè)人計(jì)算機(jī)(PC)、數(shù)碼相機(jī)、移動(dòng)裝置、機(jī)頂盒、智能卡系統(tǒng)、服務(wù)器系統(tǒng)和其它各種電子裝置。

例如，當(dāng)延時(shí)功能的執(zhí)行被執(zhí)行時(shí)，處理器3100A可執(zhí)行從存儲(chǔ)器3200讀取延遲指令I(lǐng)NS_DLY并將延遲指令I(lǐng)NS_DLY存儲(chǔ)在處理器3100A的指令寄存器中的指令取出操作。處理器3100A可對(duì)存儲(chǔ)在指令寄存器中的延遲指令I(lǐng)NS_DLY進(jìn)行解碼并執(zhí)行所述延遲指令I(lǐng)NS_DLY。

參照?qǐng)D1所述的時(shí)鐘管理單元120可被用作時(shí)鐘管理單元3110A。因此，時(shí)鐘管理單元3110A可在延遲指令I(lǐng)NS_DLY被處理器3100A執(zhí)行時(shí)，在延時(shí)時(shí)間段期間執(zhí)行時(shí)鐘門控操作。

I/O控制器3400可執(zhí)行控制I/O裝置3600-1至3600-K的操作。I/O控制器3400可從處理器3100A接收I/O命令，并基于接收的I/O命令控制I/O裝置3600-1至3600-K。

I/O橋3500可執(zhí)行控制處理器3100A與I/O裝置3600-1至3600-K之間的數(shù)據(jù)通信的通道的操作。例如，I/O橋3500可包括PCIe橋。

I/O裝置3600-1至3600-K的示例可包括存儲(chǔ)器裝置、固態(tài)驅(qū)動(dòng)器(SSD)、智能卡和數(shù)碼相機(jī)。

圖23示出根據(jù)另一示例實(shí)施例的應(yīng)用時(shí)鐘管理單元的片上系統(tǒng)3000B的配置。

參照?qǐng)D23，片上系統(tǒng)3000B可包括處理器3100B、時(shí)鐘管理單元3110B、存儲(chǔ)器3200、多個(gè)功能塊3300-1至3300-N、輸入/輸出(I/O)控制器3400、I/O橋3500、多個(gè)I/O裝置3600-1至3600-K和總線3700。

存儲(chǔ)器3200和多個(gè)功能塊3300-1至3300-N具有與圖20中示出的存儲(chǔ)器2200和多個(gè)功能塊2300-1至2300-N的配置相同的配置。由于已參照?qǐng)D22描述了I/O控制器3400、I/O橋3500和多個(gè)I/O裝置3600-1至3600-K，因此將省略對(duì)它們的多余描述。

處理器3100B可控制通過(guò)總線3700連接的時(shí)鐘管理單元3110B、存儲(chǔ)器3200、多個(gè)功能塊3300-1至3300-N和I/O控制器3400的操作。處理器3100B可應(yīng)用于智能電話、平板個(gè)人計(jì)算機(jī)(PC)、數(shù)碼相機(jī)、移動(dòng)裝置、機(jī)頂盒、智能卡系統(tǒng)、服務(wù)器系統(tǒng)和其它各種電子裝置。

例如，當(dāng)延時(shí)功能的執(zhí)行被執(zhí)行時(shí)，處理器3100B可執(zhí)行從存儲(chǔ)器3200讀取延遲指令I(lǐng)NS_DLY并將延遲指令I(lǐng)NS_DLY存儲(chǔ)在處理器3100B的指令寄存器中的指令取出操作。處理器3100B可對(duì)存儲(chǔ)在指令寄存器中的延遲指令I(lǐng)NS_DLY進(jìn)行解碼并執(zhí)行所述延遲指令I(lǐng)NS_DLY。

參照?qǐng)D2所述的時(shí)鐘管理單元300可被用作時(shí)鐘管理單元3110B。因此，時(shí)鐘管理單元3110B可在延遲指令I(lǐng)NS_DLY被處理器3100B執(zhí)行時(shí)，在延時(shí)時(shí)間段期間執(zhí)行時(shí)鐘門控操作。

雖然已參照本發(fā)明構(gòu)思的示例實(shí)施例具體示出和描述了本發(fā)明構(gòu)思，但是將理解，在不脫離權(quán)利要求的精神和范圍的情況下，可在形式和細(xì)節(jié)上做出各種改變。